CN114551102A - 多层电子组件及其制造方法 - Google Patents

多层电子组件及其制造方法 Download PDF

Info

Publication number
CN114551102A
CN114551102A CN202111319223.0A CN202111319223A CN114551102A CN 114551102 A CN114551102 A CN 114551102A CN 202111319223 A CN202111319223 A CN 202111319223A CN 114551102 A CN114551102 A CN 114551102A
Authority
CN
China
Prior art keywords
multilayer electronic
internal electrodes
electronic component
electrode
ceramic additive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111319223.0A
Other languages
English (en)
Inventor
郑在勋
罗炫雄
车润聢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN114551102A publication Critical patent/CN114551102A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/652—Reduction treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Structural Engineering (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本公开提供一种多层电子组件及其制造方法。所述多层电子组件包括：主体，包括介电层以及与所述介电层交替设置的内电极；以及外电极，设置在所述主体上并连接到所述内电极。包含Sn和Ni的复合层设置在所述内电极和所述介电层之间的界面处。所述内电极包括中央部以及在所述复合层和所述内电极的所述中央部之间的界面部。所述界面部包括陶瓷添加剂。

Description

多层电子组件及其制造方法
本申请要求于2020年11月19日在韩国知识产权局提交的第10-2020-0155173号韩国专利申请的优先权的权益，该韩国专利申请的公开内容通过引用被全部包含于此。
技术领域
本公开涉及一种多层电子组件及其制造方法。
背景技术
多层陶瓷电容器(MLCC)(一种多层电子组件)是安装在各种类型的电子产品(包括诸如液晶显示器(LCD)和等离子体显示面板(PDP)的图像显示装置、计算机、智能手机、移动电话等)的印刷电路板上用于充电或放电的片式电容器。
这种多层陶瓷电容器由于其诸如小型化、高电容和易于安装的优点而可用作各种电子装置的组件。近年来，随着诸如计算机和移动装置等电子装置小型化，对多层陶瓷电容器的小型化和实现高电容的需求也在增加。
为了实现多层陶瓷电容器的小型化和高电容，需要减小内电极和介电层的厚度的技术。
然而，随着内电极和介电层变得更薄，内电极连接度可能劣化，并且平滑度可能减小，因此可靠性可能劣化。
发明内容
本公开的一方面在于改善多层电子组件的可靠性。
本公开的一方面在于改善内电极的电极连接度。
本公开的一方面在于增大内电极的平滑度。
本公开的另一方面在于提供一种具有高可靠性、小尺寸并且具有高电容的多层电子组件。
然而，本公开的目的不限于以上描述，并且在描述本公开的具体实施例的过程中将更容易理解。
根据本公开的一方面，一种多层电子组件可包括：主体，包括介电层以及与所述介电层交替设置的内电极；以及外电极，设置在所述主体上并连接到所述内电极。包含Sn和Ni的复合层可设置在所述内电极和所述介电层之间的界面处，所述内电极可包括中央部以及在所述复合层和所述内电极的所述中央部之间的界面部。所述界面部可包括陶瓷添加剂。
根据本公开的一方面，一种制造多层电子组件的方法包括以下操作：制备陶瓷生片；将用于内电极的膏涂覆到所述陶瓷生片以形成内电极图案；堆叠形成有所述内电极图案的所述陶瓷生片以形成层叠体；初次烧制所述层叠体；二次烧制被初次烧制的层叠体；烧结被二次烧制的层叠体以形成包括介电层和内电极的主体；以及在所述主体上形成外电极。用于所述内电极的所述膏可包含Sn粉末颗粒、陶瓷添加剂和导电粉末颗粒。所述导电粉末颗粒可具有核-壳结构。所述核包含Ni，所述壳可包含Ni、S和O。
根据本公开的一方面，一种多层电子组件可包括：主体，包括介电层以及与所述介电层交替设置的内电极；以及外电极，设置在所述主体上并连接到所述内电极。所述内电极可包括中央部以及与所述介电层间隔开并且包括陶瓷添加剂的界面部，所述界面部设置在所述介电层和所述内电极的所述中央部之间。所述界面部中的所述陶瓷添加剂的面积％可大于所述内电极的所述中央部中的所述陶瓷添加剂的面积％。
附图说明
通过结合附图以及以下具体实施方式，本公开的以上和其他方面、特征和优点将被更清楚地理解，在附图中：
图1示意性示出了根据本公开的实施例的多层电子组件的立体图；
图2示意性示出了沿着图1的线I-I'截取的截面图；
图3示意性示出了沿着图1的线II-II'截取的截面图；
图4是示意性示出根据本公开的实施例的堆叠有介电层和内电极的主体的分解立体图；
图5是示出图2的放大区域P1的示图；
图6是示出图5的放大区域P2的示图；
图7A是示出Sn和Ni的润湿性的示图，图7B是示出Sn和BaTiO3的润湿性的示图；
图8至图11是示出根据本公开的另一实施例的制造多层电子组件的方法的示图；
图12是示出用扫描电子显微镜(SEM)扫描比较示例的截面的图像的示图；
图13是示出用扫描电子显微镜(SEM)扫描发明的示例的截面的图像的示图；以及
图14是图13中的内电极和介电层之间的界面的放大图。
具体实施方式
在下文中，将参照附图如下描述本公开的实施例。然而，本公开可以以许多不同的形式例示，并且不应被解释为局限于在此阐述的具体实施例。更确切地说，提供这些实施例使得本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达本公开的范围。在附图中，为了清楚起见，可夸大要素的形状和尺寸。此外，在附图中，在发明构思的相同范围内具有相同功能的要素将由相同的附图标记表示。
在附图中，为了清楚地描述本公开，将省略不相关的描述，并且为了清楚地表达多个层和区域，可放大厚度。将使用相同的附图标记来描述在相同构思的范围内具有相同功能的相同要素。在整个说明书中，除非另有具体说明，否则当组件被称为“包括”或“包含”时，意味着该组件也可包括其他组件，而不是排除其他组件。
在附图中，第一方向可被定义为堆叠方向或厚度方向T，第二方向可被定义为长度方向L，第三方向可被定义为宽度方向W。
多层电子组件
图1示意性示出了根据本公开的实施例的多层电子组件的立体图。
图2示意性示出了沿着图1的线I-I'截取的截面图。
图3示意性示出了沿着图1的线II-II'截取的截面图。
图4是示意性示出根据本公开的实施例的堆叠有介电层和内电极的主体的分解立体图。
图5是示出图2的放大区域P1的示图。
图6是示出图5的放大区域P2的示图。
在下文中，将参照图1至图6详细地描述根据本公开的实施例的多层电子组件。
根据本公开的实施例，多层电子组件100包括：主体110，包括介电层111以及与介电层111交替设置的内电极121和122；以及外电极131和132，设置在主体上并连接到内电极，包含Sn和Ni的复合层CL设置在内电极和介电层之间的界面处，内电极121和122包括与复合层CL相邻的界面部IP以及设置在界面部之间的中央部CP，并且界面部IP包括陶瓷添加剂23。
主体110通过交替地堆叠介电层111以及内电极121和122而形成。
主体110的具体形状没有特别限制，但是如图所示，主体110可具有六面体形状或与其类似的形状。由于主体110中包括的陶瓷粉末颗粒在烧结工艺期间的收缩，主体110可具有基本上六面体的形状，而不具有包括完全直线的六面体形状。
主体110可具有在第一方向上彼此相对的第一表面1和第二表面2、连接到第一表面1和第二表面2并且在第二方向上彼此相对的第三表面3和第四表面4以及连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在第三方向上彼此相对的第五表面5和第六表面6。
形成主体110的多个介电层111可处于烧结状态，并且相邻的介电层111可一体化到在不使用扫描电子显微镜(SEM)的情况下难以确认它们之间的边界的程度。
根据本公开的实施例，用于形成介电层111的原料没有特别限制，只要可利用其获得足够的电容即可。例如，可使用钛酸钡基材料、铅复合钙钛矿基材料、钛酸锶基材料等。钛酸钡基材料可包括BaTiO3基陶瓷粉末颗粒，并且陶瓷粉末颗粒的示例可包括BaTiO3或者钙(Ca)、锆(Zr)等部分溶在BaTiO3中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1-xCax)(Ti1-yZry)O3、Ba(Ti1-yZry)O3等。
根据本公开的目的，可将各种陶瓷添加剂、有机溶剂、粘合剂、分散剂等添加到诸如钛酸钡(BaTiO3)的粉末颗粒作为用于形成介电层111的材料。
此外，介电层111的厚度td没有特别限制。
然而，通常，当介电层形成为厚度小于0.6μm时，特别地，当介电层的厚度小于或等于0.41μm时，存在可靠性可能劣化的问题。
如下所述，根据本公开的实施例，由于可在使内电极在厚度方向上的收缩最大化以使内电极更薄的同时改善内电极连接度和平滑度，因此即使当介电层非常薄时，也可有效地改善可靠性。因此，即使当介电层的厚度小于或等于0.41μm时，也可确保足够的可靠性。
因此，当介电层111的厚度小于或等于0.41μm时，可显著改善根据本公开的改善可靠性的效果。
介电层111的厚度td可表示设置在第一内电极121与第二内电极122之间的介电层111的平均厚度。
可通过用扫描电子显微镜(SEM)扫描主体的在长度方向和厚度方向(L-T方向)上的截面的图像来测量介电层111的平均厚度。
例如，关于从通过用扫描电子显微镜(SEM)扫描在主体110的在宽度方向上的中央部分中截取的在长度方向和厚度方向(L-T方向)上的截面而获得的图像中提取的任意介电层111，可通过在长度方向上的30个等间隔的点处测量其厚度来测量平均值。
可在电容形成部A处测量具有等间隔的30个点处测量的厚度，电容形成部A表示内电极121和122彼此叠置的区域。
主体110可包括电容形成部A以及形成在电容形成部A的上部和下部的覆盖部112和113，电容形成部A设置在主体110中并且包括设置成彼此相对的第一内电极121和第二内电极122，且介电层111介于第一内电极121和第二内电极122之间，并且在电容形成部A中形成有电容。
另外，电容形成部A是对电容器的电容形成有贡献的部分，并且可通过重复堆叠多个第一内电极121和第二内电极122而形成，且介电层111介于第一内电极121和第二内电极122之间。
上覆盖部112和下覆盖部113可分别通过在电容形成部A的在厚度方向上的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成，并且上覆盖部112和下覆盖部113可用于基本上防止由于物理应力或化学应力对内电极的损坏。
上覆盖部112和下覆盖部113可不包括内电极，并且可包括与介电层111的材料相同的材料。
也就是说，上覆盖部112和下覆盖部113可包括陶瓷材料，例如，钛酸钡(BaTiO3)基陶瓷材料。
此外，覆盖部112和113的厚度不需要特别限制。然而，覆盖部112和113的厚度tp可小于或等于20μm，以更容易地实现多层电子组件的小型化和高电容。
另外，边缘部114和115可设置在电容形成部A的侧表面上。
边缘部114和115可包括设置在主体110的第六表面6上的边缘部114和设置在主体110的第五表面5上的边缘部115。也就是说，边缘部114和115可设置在主体110的在宽度方向上的两个侧表面上。
如图3中所示，边缘部114和115可表示在主体110的沿着在宽度-厚度(W-T)方向截取的截面中第一内电极121和第二内电极122的两个端部与主体110的界面之间的区域。
边缘部114和115可基本上用于防止由于物理应力或化学应力对内电极的损坏。
边缘部114和115可通过将用于形成内电极的导电膏(即，下文所述的用于内电极的膏)涂覆到陶瓷生片的除了将要形成边缘部的区域之外的区域来形成。
另外，为了抑制内电极121和122的台阶部，在内电极被切割以暴露于层压后的主体的第五表面5和第六表面6之后，边缘部114和115还可通过在电容形成部A的在宽度方向上的两个侧表面上堆叠单个介电层或者两个或更多个介电层来形成。
内电极121和122可与介电层111交替地设置。
内电极121和122可包括第一内电极121和第二内电极122。第一内电极121和第二内电极122可交替地设置成彼此相对且介电层111介于第一内电极121和第二内电极122之间，并且第一内电极121和第二内电极122可分别暴露于主体110的第三表面3和第四表面4。
参照图2，第一内电极121可与第四表面4间隔开并且通过第三表面3暴露，第二内电极122可与第三表面3间隔开并且通过第四表面4暴露。
在这种情况下，第一内电极121和第二内电极122可通过设置在它们之间的介电层111彼此电分离。
参照图4，主体110可通过以下方式形成：交替堆叠印刷有第一内电极121的陶瓷生片和印刷有第二内电极122的陶瓷生片，然后烧结。
参照图6，包含Sn和Ni的复合层CL可设置在内电极121和122与介电层111之间的界面处，并且内电极121和122可包括与复合层CL相邻的界面部IP，以及设置在界面部之间的中央部CP，并且界面部IP可包括陶瓷添加剂23。
存在较薄地印刷用于形成内电极的导电膏并烧结而形成内电极的方法作为用于使内电极121和122变薄的常规方法。然而，利用该方法，由于在烧结期间在所有方向上发生收缩，因此存在可能发生电极断开现象的问题，并且存在内电极的平滑度劣化的问题。
在本公开中，通过控制烧结期间的收缩行为，可在使内电极变薄的同时改善内电极连接度和平滑度。
在烧结期间，在第一方向、第二方向和第三方向上通常发生15％至25％的收缩，但是在本公开中，在烧结期间，通过使内电极在第一方向(厚度方向)上的收缩最大化，并抑制其在第二方向和/或第三方向(长度方向和/或宽度方向)上的收缩，可在使内电极变薄的同时改善内电极连接度和平滑度。
图7A是示出Sn和Ni的润湿性的示图，图7B是示出Sn和BaTiO3的润湿性的示图。参照图7A和图7B，可看出，Sn和Ni具有高润湿性(接触角θ1小于或等于90度)，Sn和BaTiO3具有低润湿性(接触角θ2超过90度)。由于包含Sn和Ni的复合层CL与陶瓷添加剂23的润湿性低，因此复合层CL可用作屏障以抑制陶瓷添加剂23向介电层111的移动，因此陶瓷添加剂23可被束缚在界面部IP中。
陶瓷添加剂23被束缚在界面部IP中以抑制横向方向上的烧结收缩，并且中央部CP被界面部IP约束以引起厚度方向上的收缩加强。因此，可在使内电极变薄的同时改善内电极连接度和平滑度。
在实施例中，界面部IP可以是从复合层CL与内电极121和122之间的界面到内电极的厚度的1/3的深度的区域。
也就是说，当内电极在第一方向上被分成三个部分时，其可具有中央部CP设置在界面部IP之间的形式。
此外，界面部IP可包括5面积％至15面积％的陶瓷添加剂23。
当界面部IP处的陶瓷添加剂23小于5面积％时，通过陶瓷添加剂23抑制横向方向上的烧结收缩的效果可能不足，并且当陶瓷添加剂超过15面积％时，陶瓷添加剂含量太高，这对于内电极的变薄可能是相当不利的。
关于从通过用扫描电子显微镜(SEM)扫描在主体110的在第三方向(宽度方向)上的中央部分中截取的在第一方向和第二方向(厚度方向和长度方向)上的截面而获得的图像中提取的任意五个内电极，界面部IP中包括的陶瓷添加剂的面积％可通过测量在内电极的厚度的直至1/3的区域中由陶瓷添加剂占据的面积来计算。
在中央部CP中也可包括一些陶瓷添加剂，但是中央部CP中包括的陶瓷添加剂可比界面部IP中包括的陶瓷添加剂少。在一个示例中，在中央部CP的一个单位面积中由陶瓷添加剂占据的面积可小于在界面部IP的一个单位面积中由陶瓷添加剂占据的面积。可选地，在中央部CP中可不包括陶瓷添加剂。
关于具体的示例，中央部CP中的陶瓷添加剂的面积％可小于或等于界面部IP中的陶瓷添加剂23的面积％的1/2。另外，中央部CP中的陶瓷添加剂的面积％可小于5面积％。
在实施例中，复合层CL的Sn浓度可大于或等于中央部CP的Sn浓度的5倍。
这是因为当复合层CL的Sn浓度小于中央部CP的Sn浓度的5倍时，陶瓷添加剂23被束缚在界面部IP中的效果可能不足。
例如，关于从通过用扫描电子显微镜(SEM)扫描主体110的在第三方向(宽度方向)上的中央部分中截取的在第一方向和第二方向(厚度和长度方向)上的截面而获得的图像中提取的任意五个内电极，可沿着内电极的厚度方向进行能量分散X射线光谱仪(EDS)线扫描分析，可测量中央部CP的Sn浓度和复合层CL的Sn浓度，并可测量平均值。
在一个实施例中，复合层CL可以以Ni3Sn的形式包括Sn和Ni。
复合层CL中包括的Ni3Sn可通过以下方式确认：通过选定区域差异(SAD)图案分析来分析内电极121和122与介电层111之间的界面。
在一个实施例中，界面部IP中包括的陶瓷添加剂23可以是BaTiO3。
由于BaTiO3与Sn的润湿性高，因此可更显著地改善通过包括Ni和Sn的复合层CL抑制陶瓷添加剂23移动到介电层111的效果。
在实施例中，内电极121和122可包含Ni作为主成分。内电极121和122中包含的Sn在232℃或更高的温度下熔化，并移动到界面部以形成Ni-Sn金属间化合物。另外，内电极121和122可包括Ni作为主成分，并且还可包括铜(Cu)、钯(Pd)、银(Ag)、金(Au)、铂(Pt)、锡(Sn)、钨(W)、钛(Ti)及它们的合金中的一种或更多种。
在一个实施例中，复合层CL的厚度可以是10nm至30nm，例如，复合层CL的平均厚度可以是10nm至30nm。
当复合层CL的厚度小于10nm时，作为屏障的作用可能不足。当其厚度超过30nm时，存在可能发生由于过早烧结收缩引起的分层缺陷。
此外，内电极121和122的厚度te不需要特别限制。
然而，通常，当内电极121和122形成为厚度小于0.6μm时，特别地，当内电极121和122的厚度小于或等于0.41μm时，存在内电极连接度和平滑度劣化的问题。
如上所述，根据本公开的实施例，由于可在使内电极在厚度方向上的收缩最大化以使内电极变薄的同时增大内电极连接度和平滑度，因此即使当内电极121和122的厚度为0.41μm时，也可确保优异的内电极连接度和平滑度。
因此，当内电极121和122的厚度小于或等于0.41μm时，可更显著地改善根据本公开的效果，并且可更容易地实现电容器组件的小型化和高电容。
内电极121和122的厚度te可表示内电极121和122的平均厚度。
内电极121和122的平均厚度可通过用扫描电子显微镜(SEM)扫描主体的在长度方向和厚度方向(第二方向-第一方向)上的截面来测量。
例如，关于从在宽度方向上的中央部分中截取的主体110的在长度方向和宽度方向上的截面的用扫描电子显微镜(SEM)扫描的图像中提取的任意内电极121和122，可通过在长度方向上的30个等间隔的点处测量厚度来测量平均值。
在一个实施例中，内电极121和122的内电极连接度可大于或等于85％。
内电极连接度可被定义为实际形成内电极的部分的长度与内电极的总长度的比。
例如，如果在内电极121的任意一点处测量的总电极的长度被定义为b，并且实际形成内电极的部分的长度分别为e1、e2、e3和e4，则内电极连接度可表示为e/b，其是通过将实际形成的内电极的长度(e＝e1+e2+e3+e4)的总和除以总电极长度b而获得的值。
当内电极连接度小于85％时，可能难以确保足够的电容。
根据本公开的实施例，由于可通过使内电极在厚度方向上的收缩最大化来使内电极变薄，因此可改善内电极连接度，使得内电极连接度可确保为大于或等于85％。
不需要特别限制内电极连接度的上限，但是考虑制造工艺等，其上限可以是97％。
外电极131和132设置在主体110上并连接到内电极121和122。
如图2中所示，外电极131和132可分别设置在主体110的第三表面3和第四表面4上，并且可包括分别连接到第一内电极121和第二内电极122的第一外电极131和第二外电极132。
在本实施例中，描述了多层电子组件100具有两个外电极131和132的结构，但是外电极131和132的数量或形状可根据内电极121和122的形状或任意其他目的而改变。
此外，外电极131和132可使用诸如金属等的任意材料形成，只要它们具有导电性即可，并可考虑电特性和结构稳定性来确定具体材料，并且外电极131和132可具有多层结构。
例如，外电极131和132可包括：电极层131a和132a，设置在主体110上；以及镀层131b和132b，形成在电极层131a和132a上。
对于电极层131a和132a的更具体的示例，电极层131a和132a可以是包括导电金属和玻璃的烧制电极，或者是包括导电金属和树脂的树脂基电极。
另外，电极层131a和132a可具有烧制电极和树脂基电极顺序形成在主体上的形式。另外，电极层131a和132a可通过将包括导电金属的片转印到主体上，或者通过将包括导电金属的片转印到烧结电极上来形成。
具有优异导电性的材料可用作电极层131a和132a中包括的导电金属，并且该材料没有特别限制。例如，导电金属可以是镍(Ni)、铜(Cu)及它们的合金中的一种或更多种。
镀层131b和132b用于改善安装特性。镀层131b和132b的类型没有特别限制，可以是包括Ni、Sn、Pd及它们的合金中的一种或更多种的镀层，并且可利用多个层形成。
关于镀层131b和132b的更具体的示例，镀层131b和132b可以是Ni镀层或Sn镀层，或者可具有以下形式：Ni镀层和Sn镀层顺序地形成在电极层131a和132a上或者Sn镀层、Ni镀层和Sn镀层顺序地形成。此外，镀层131b和132b还可包括多个Ni镀层和/或多个Sn镀层。
多层电子组件100的尺寸不需要特别限制。
然而，为了同时实现小型化和高电容，由于需要通过减小介电层和内电极的厚度来增加堆叠层的数量，因此在尺寸为0402(长度×宽度为0.4mm×0.2mm)或更小的多层电子组件100中，可更显著地改善根据本公开的可靠性改善效果。
因此，考虑制造误差和外电极的尺寸等，当多层电子组件100的长度小于或等于0.44mm并且宽度小于或等于0.22mm时，可更显著地改善根据本公开的可靠性改善效果。这里，多层电子组件100的长度可指的是多层电子组件100在第二方向上的尺寸，多层电子组件100的宽度可指的是多层电子组件100在第三方向上的尺寸。
制造多层电子组件的方法
图8至图11是示出根据本公开的另一实施例的制造多层电子组件的方法的示图。
在下文中，将参照图8至图11描述根据本公开的另一实施例的制造多层电子组件的方法。
根据本公开的另一方面，一种制造多层电子组件的方法包括以下操作：制备陶瓷生片；将用于内电极的膏涂覆在陶瓷生片上以形成内电极图案；将形成有内电极图案的陶瓷生片堆叠以形成层叠体；初次烧制层叠体；二次烧制被初次烧制的层叠体；烧结被二次烧制的层叠体以形成包括介电层和内电极的主体；以及在主体上形成外电极。用于内电极的膏包括Sn粉末颗粒22、陶瓷添加剂23和导电粉末颗粒21，并且导电粉末颗粒21具有核21a-壳21b结构，并且核21a包含Ni，壳21b包含Ni、S和O。
制备陶瓷生片的操作
首先，制备用于形成介电层111的陶瓷生片。
陶瓷生片用于形成主体110的介电层111，并且可通过混合陶瓷粉末颗粒11、聚合物和溶剂来制备浆料。可通过用刮刀法将浆料制造成具有预定厚度的片形状来形成陶瓷生片。
形成内电极图案的操作
此后，通过将用于内电极的导电膏印刷至预定厚度而在陶瓷生片中的每个的至少一个表面上形成内电极。可使用丝网印刷法或凹版印刷法作为用于内电极的导电膏的印刷方法。
用于内电极的膏可包括Sn粉末颗粒、陶瓷添加剂和导电粉末颗粒，导电粉末颗粒具有核-壳结构，核可包含Ni，壳可包含Ni、S和O。由于内电极使用用于内电极的膏形成，因此在烧结期间内电极在第一方向(厚度方向)上的收缩可最大化，并且可抑制内电极在第二方向和第三方向(长度方向和宽度方向)上的收缩，使得可在使内电极变薄的同时改善内电极连接度和平滑度。另外，可更容易地实现上述根据本公开的实施例的多层电子组件的内电极结构。
图8示出了在包括陶瓷粉末颗粒11的陶瓷生片上印刷包括Sn粉末颗粒22、陶瓷添加剂23和导电粉末颗粒21的用于内电极的导电膏。导电粉末颗粒21具有核21a-壳21b结构，核21a包含Ni，壳21b包含Ni、S和O。
壳21b中包含的Ni、S和O可用于延迟Ni在低温下的收缩。
当壳具有不包含S的Ni-O结构时，由于在二次烧制开始时表面O与C反应产生CO、CO2等，因此难以延迟Ni的收缩。
另一方面，根据本公开，当壳21b包含Ni、S和O时，S和O牢固地结合以使得在二次烧制开始时保持氧化膜，从而延迟Ni的收缩。此外，通过延迟Ni颗粒之间的团聚或颈缩(necking)，可提供陶瓷添加剂23可通过其移动到内电极的界面部的路径。
在实施例中，导电粉末颗粒的平均尺寸可小于100nm，并且陶瓷添加剂可具有5nm至10nm的平均尺寸。
为了形成薄的内电极，使用细粒度的导电粉末颗粒是有利的。在一般细粒度的导电粉末颗粒的情况下，烧结收缩起始温度可移动到较低的温度，并且一般细粒度的导电粉末颗粒与介电层之间的烧结起始温度的差异可能增大，使得可能发生诸如分层的缺陷。
然而，根据本公开的导电粉末颗粒21的壳21b中包含的Ni、S和O可用于延迟Ni在低温下的收缩，因此即使当使用小于100nm的细粉末颗粒时，也可抑制诸如分层的缺陷。
在一个实施例中，在核-壳结构中，壳21b可包含1000ppm至2000ppm的S。
随着导电粉末颗粒变得更细，需要更高含量的S以获得足够的收缩延迟效果。在平均粒径小于或等于100nm的导电粉末颗粒中，当涂覆大于或等于1000ppm的S时，收缩延迟效果可以是足够的，并且如果S超过2000ppm，则收缩延迟效果可能没有显著差异。
在一个实施例中，Ni-O可设置在壳21b的表面上。当纳米尺寸的金属粉末颗粒暴露于大气时，通过与氧反应而发生放热反应，Ni-O可设置在壳21b的表面上以防止放热反应的发生。
在一个实施例中，与100wt％的导电粉末颗粒21相比，Sn粉末颗粒22可以是0.3wt％至1.0wt％。如果Sn粉末颗粒22小于0.3wt％，则可能不足以将复合层CL形成为厚度大于或等于10nm，并且如果Sn粉末颗粒22超过1.0wt％，则复合层CL可能过度形成为厚度大于或等于30nm。烧结收缩的加速可能导致分层缺陷。
在一个实施例中，与100wt％的导电粉末颗粒21相比，陶瓷添加剂23可以是5wt％至20wt％。当使用平均粒径小于或等于100nm的导电粉末颗粒作为内电极121和122的主成分时，与100wt％的导电粉末颗粒相比，需要大于或等于5wt％的陶瓷添加剂，并且随着平均粒径减小，需要更高含量的陶瓷添加剂来抑制烧结收缩。与100wt％的导电粉末颗粒相比，当陶瓷添加剂的比例超过20wt％时，可能不利于使内电极变薄。
在一个实施例中，陶瓷添加剂23可以是BaTiO3。
由于BaTiO3与Sn的润湿性高，因此通过包含Ni和Sn的复合层CL抑制陶瓷添加剂23向陶瓷生片移动的效果可更显著。
形成层叠体的操作
通过堆叠形成有内电极图案的陶瓷生片来形成层叠体。可在堆叠方向(第一方向)上压制层叠体并对层叠体加压。
在这种情况下，可通过切割与一个多层电子组件的主体对应的每个区域来将堆叠体切割成坯片。此外，内电极图案的一端可被切割成通过在第二方向上的两个端表面交替地暴露。
初次烧制操作
此后，可执行初次烧制层叠体的操作。
参照图9，在初次烧制操作中，具有低熔点的Sn粉末颗粒22以液体形式移动到与陶瓷生片的界面，并且由于Sn与陶瓷粉末颗粒11的润湿性低，因此Sn以层形状22'设置在界面处。
在一个实施例中，初次烧制操作可在250℃至350℃的温度下并在强还原气氛中执行。在以上温度范围内，Sn粉末颗粒可具有液体形式，并且由于Sn具有高氧化反应性，因此可通过在强还原气氛中的热处理来防止Sn氧化。
在这种情况下，用于防止Sn氧化的强还原气氛可以是混合有氮气(N2)气体和氢气(H2)气体的气体气氛，基于氮气气体和氢气气体总和的100体积％，强还原气氛具有0.2体积％至1.0体积％的氢气气体。
二次烧制操作
此后，可执行二次烧制被初次烧制的层叠体的操作。
当导电粉末颗粒21的壳21b包含Ni、S和O时，由于S和O牢固地结合，因此，因为在二次烧制的起始阶段可保持氧化膜，所以可延迟Ni的收缩。此外，通过延迟Ni颗粒之间的团聚或颈缩，可提供陶瓷添加剂23可通过其移动到内电极的界面部的路径。
图10是示出二次烧制完成的状态的示意图。参照图10，在与陶瓷生片的界面处，Sn层和Ni颗粒反应以形成包含Sn和Ni的复合层CL，并且陶瓷添加剂23移动到内电极与复合层CL的界面。由于包含Sn和Ni的复合层CL与陶瓷添加剂的润湿性低，因此能够防止陶瓷添加剂23朝向陶瓷生片移动，并且用作屏障以使陶瓷添加剂23被束缚在界面部IP处。
在一个实施例中，二次烧制的操作可在600℃至900℃下执行。在以上温度范围内，可促进包含Sn和Ni的复合层CL的形成以及陶瓷添加剂23的移动。
烧结操作
此后，可烧结被二次烧制的层叠体以形成包括介电层和内电极的主体。
参照图11，陶瓷添加剂23被束缚在界面部IP中以抑制横向方向上的烧结收缩，并且中央部CP被界面部IP约束以引起厚度方向上的收缩加强。因此，可在使内电极变薄的同时改善内电极连接度和平滑度。另外，烧结陶瓷粉末颗粒11以形成介电层111。
在实施例中，可在还原气氛中执行烧结工艺。另外，可通过调节升温速率来执行烧结工艺，但不限于此，并且在700℃或更低的温度下升温速率可以是30℃/60s至50℃/60s，并且烧结温度可以是900℃至1300℃。
形成外电极的操作
此后，可执行在主体上形成外电极的操作。
在这种情况下，可覆盖第一内电极121和第二内电极122的暴露于主体的在第二方向上的两个端表面的暴露部，以形成电连接到第一内电极的第一外电极131和电连接到第二内电极的第二外电极132。
另外，如果需要，第一外电极131和第二外电极132的表面可用镍、锡或钯镀覆。
(示例)
在通过堆叠印刷有用于内电极的导电膏的陶瓷生片形成层叠体之后，执行初次烧制操作、二次烧制操作和烧结操作，并且形成外电极，以制备发明示例和比较示例的样品片。在发明示例和比较示例中，可以以相同的方式应用除了用于内电极的导电膏之外的其他条件。
在比较示例中，使用包括平均尺寸为60nm的Ni粉末颗粒和作为陶瓷添加剂的平均尺寸为10nm的BaTiO3粉末颗粒的用于内电极的导电膏。
在发明示例中，使用包括具有核-壳结构的导电粉末颗粒、陶瓷添加剂和Sn粉末颗粒的用于内电极的导电膏，所述核包括Ni，所述壳包括Ni、S和O。导电粉末颗粒的平均尺寸为60nm，陶瓷添加剂的平均尺寸为10nm，Sn粉末颗粒的平均尺寸为60nm，并且与100wt％的导电粉末颗粒相比，添加1wt％的Sn粉末颗粒。此外，陶瓷添加剂是BaTiO3。
比较图12(比较示例)和图13(发明示例)，在图12和图13中用扫描电子显微镜(SEM)扫描从样品片的中央沿着第一方向和第二方向截取的样品片的截面的图像，与比较示例相比，在发明示例的情况下，可看出显著改善了内电极的平滑度。
另外，在截面图像中，相对于全部内电极的总长度测量实际形成内电极的部分的长度，并获得每个内电极的电极连接度，然后获得平均值。证实了在发明示例中内电极连接度为93％，在比较示例中内电极连接度为84％，证实了内电极连接度提高了9％。
此外，与比较示例相比，发明示例的内电极的平均厚度降低了5.8％。
参照将图13中的内电极和介电层之间的界面放大的图14，可确认包含Ni和Sn的复合层设置在介电层和内电极之间的界面处，并且共有材料(内电极的陶瓷添加剂)被束缚在内电极的界面部处。
关于从通过扫描发明示例的主体的在第三方向(宽度方向)上的中央部分处截取的第一方向和第二方向(厚度方向和长度方向)上的截面而获得的图像中提取的五个任意内电极，测量在深度为内电极厚度的1/3的区域(界面部)中由陶瓷添加剂占据的面积，并在下表1中描述每个值和它们的平均值。
[表1]
分类 界面部的陶瓷添加剂的面积％
1 6.5
2 5.1
3 14.9
4 8.8
5 12.5
平均值 9.6
从表1可看出，在发明示例的情况下，界面部IP可包括5面积％至15面积％的陶瓷添加剂23。
关于从通过用扫描电子显微镜(SEM)扫描在主体110的在第三方向(宽度方向)上的中央部分中截取的在第一方向和第二方向(厚度方向和长度方向)上的截面而获得的图像中提取的五个任意内电极，沿着内电极的厚度方向进行能量分散X射线光谱仪(EDS)线扫描分析，并且测量复合层CL中的Sn浓度与中央部CP中的Sn浓度的比，并在下表2中示出每个值和它们的平均值。
[表2]
分类 复合层CL的Sn浓度/中央部CP的Sn浓度
1 5.1
2 6.4
3 5.8
4 5.4
5 5.7
平均值 5.7
参照表2，可看出，复合层CL的Sn浓度大于或等于中央部CP的Sn浓度的5倍。
如上所述，根据本公开的实施例，作为本公开的各种效果之一，可改善多层电子组件的可靠性。
本公开的各种效果之一是使内电极在厚度方向上的收缩最大化并抑制其在长度方向和宽度方向上的收缩，从而使内电极更薄并改善内电极的连接度和平滑度。
虽然上面已经示出和描述了示例性实施例，但对本领域技术人员来说将易于理解的是，在不脱离由所附权利要求限定的本发明的范围的情况下，可进行修改和变型。

Claims (30)

1.一种多层电子组件，包括：
主体，包括介电层以及与所述介电层交替设置的内电极；以及
外电极，设置在所述主体上并连接到所述内电极，
其中，包含Sn和Ni的复合层设置在所述内电极和所述介电层之间的界面处，
其中，所述内电极包括中央部以及在所述复合层和所述内电极的所述中央部之间的界面部，其中，所述界面部包括陶瓷添加剂。
2.根据权利要求1所述的多层电子组件，其中，所述界面部是从所述复合层和所述内电极之间的界面到所述内电极的厚度的1/3的深度的区域。
3.根据权利要求1所述的多层电子组件，其中，所述陶瓷添加剂占所述界面部的5面积％至15面积％。
4.根据权利要求1所述的多层电子组件，其中，所述中央部中的所述陶瓷添加剂的面积％小于或等于所述界面部中的所述陶瓷添加剂的面积％的1/2。
5.根据权利要求1所述的多层电子组件，其中，所述复合层的Sn浓度大于或等于所述中央部的Sn浓度的5倍。
6.根据权利要求1所述的多层电子组件，其中，所述复合层以Ni3Sn的形式包含Sn和Ni。
7.根据权利要求1所述的多层电子组件，其中，所述陶瓷添加剂包括BaTiO3。
8.根据权利要求1所述的多层电子组件，其中，所述内电极包含Ni作为主成分。
9.根据权利要求1所述的多层电子组件，其中，所述复合层的平均厚度为10nm至30nm。
10.根据权利要求1所述的多层电子组件，其中，所述内电极的平均厚度小于或等于0.41μm。
11.根据权利要求1所述的多层电子组件，其中，所述介电层的平均厚度小于或等于0.41μm。
12.根据权利要求1所述的多层电子组件，其中，所述内电极的内电极连接度大于或等于85％，所述内电极连接度为实际形成所述内电极的部分的长度与所述内电极的总长度的比。
13.一种制造多层电子组件的方法，包括以下操作：
制备陶瓷生片；
将用于内电极的膏涂覆到所述陶瓷生片以形成内电极图案；
通过堆叠形成有所述内电极图案的所述陶瓷生片来形成层叠体；
初次烧制所述层叠体；
二次烧制被初次烧制的层叠体；
烧结被二次烧制的层叠体以形成包括介电层和内电极的主体；以及
在所述主体上形成外电极，
其中，用于所述内电极的所述膏包含Sn粉末颗粒、陶瓷添加剂和导电粉末颗粒，
其中，所述导电粉末颗粒具有核-壳结构，所述核包含Ni，所述壳包含Ni、S和O。
14.根据权利要求13所述的制造多层电子组件的方法，其中，所述导电粉末颗粒的平均尺寸小于100nm。
15.根据权利要求13所述的制造多层电子组件的方法，其中，所述壳包含1000ppm至2000ppm的S。
16.根据权利要求13所述的制造多层电子组件的方法，其中，Ni-O设置在所述壳的表面上。
17.根据权利要求13所述的制造多层电子组件的方法，其中，与100wt％的所述导电粉末颗粒相比，所述Sn粉末颗粒为0.3wt％至1.0wt％。
18.根据权利要求13所述的制造多层电子组件的方法，其中，与100wt％的所述导电粉末颗粒相比，所述陶瓷添加剂为5wt％至20wt％。
19.根据权利要求13所述的制造多层电子组件的方法，其中，所述陶瓷添加剂包括BaTiO3。
20.根据权利要求13所述的制造多层电子组件的方法，其中，初次烧制操作在250℃至350℃的温度下并在还原气氛中执行。
21.根据权利要求20所述的制造多层电子组件的方法，其中，所述还原气氛是混合有氮气气体和氢气气体的气体气氛，基于氮气气体和氢气气体总和的100体积％，所述还原气氛具有0.2体积％至1.0体积％的氢气气体。
22.根据权利要求13所述的制造多层电子组件的方法，其中，二次烧制操作在600℃至900℃的温度下执行。
23.根据权利要求13所述的制造多层电子组件的方法，其中，烧结操作在900℃至1300℃的温度下执行。
24.一种多层电子组件，包括：
主体，包括介电层以及与所述介电层交替设置的内电极；以及
外电极，设置在所述主体上并连接到所述内电极，
其中，所述内电极包括中央部以及与所述介电层间隔开并且包括陶瓷添加剂的界面部，所述界面部设置在所述介电层和所述内电极的所述中央部之间，并且
所述界面部中的所述陶瓷添加剂的面积％大于所述内电极的所述中央部中的所述陶瓷添加剂的面积％。
25.根据权利要求24所述的多层电子组件，其中，所述陶瓷添加剂包括BaTiO3。
26.根据权利要求24所述的多层电子组件，其中，所述内电极包含Ni作为主成分。
27.根据权利要求24所述的多层电子组件，其中，所述中央部中的所述陶瓷添加剂的面积％小于或等于所述界面部中的所述陶瓷添加剂的面积％的1/2。
28.根据权利要求24所述的多层电子组件，其中，所述内电极的平均厚度小于或等于0.41μm。
29.根据权利要求24所述的多层电子组件，其中，所述介电层的平均厚度小于或等于0.41μm。
30.根据权利要求24所述的多层电子组件，其中，所述内电极的内电极连接度大于或等于85％，所述内电极连接度为实际形成所述内电极的部分的长度与所述内电极的总长度的比。
CN202111319223.0A 2020-11-19 2021-11-09 多层电子组件及其制造方法 Pending CN114551102A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200155173A KR20220068413A (ko) 2020-11-19 2020-11-19 적층형 전자 부품 및 그 제조 방법
KR10-2020-0155173 2020-11-19

Publications (1)

Publication Number Publication Date
CN114551102A true CN114551102A (zh) 2022-05-27

Family

ID=81587861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111319223.0A Pending CN114551102A (zh) 2020-11-19 2021-11-09 多层电子组件及其制造方法

Country Status (4)

Country Link
US (1) US11955286B2 (zh)
JP (1) JP2022081401A (zh)
KR (1) KR20220068413A (zh)
CN (1) CN114551102A (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3241054B2 (ja) 1991-02-21 2001-12-25 株式会社トーキン 積層セラミックコンデンサ及びその製造方法
KR101843190B1 (ko) * 2011-08-31 2018-03-28 삼성전기주식회사 세라믹 전자부품 및 이의 제조방법
JP5892252B2 (ja) 2012-08-07 2016-03-23 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
KR102212640B1 (ko) 2015-07-06 2021-02-05 삼성전기주식회사 적층 세라믹 전자부품
KR102189801B1 (ko) * 2015-12-28 2020-12-11 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR102105057B1 (ko) * 2018-08-16 2020-04-27 삼성전기주식회사 적층 세라믹 전자부품
KR20190121210A (ko) * 2018-10-17 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법

Also Published As

Publication number Publication date
JP2022081401A (ja) 2022-05-31
US11955286B2 (en) 2024-04-09
KR20220068413A (ko) 2022-05-26
US20220157532A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US9076596B2 (en) Laminated ceramic electronic component having a cover layer with dielectric grains and method of fabricating the same
US9258893B2 (en) Multilayer ceramic electronic part and board having the same mounted thereon
JP6429935B2 (ja) 積層セラミック電子部品及びその製造方法
US20130258546A1 (en) Multilayer ceramic electronic component and fabrication method thereof
US9202629B2 (en) Multilayer ceramic electronic component
US11657975B2 (en) Multi-layer ceramic electronic component
US11495408B2 (en) Multilayer ceramic electronic component including external electrode having surface roughness
CN112309718B (zh) 多层电子组件
US20130148261A1 (en) Conductive paste for external electrode, multilayer ceramic electronic component using the same, and method of manufacturing the same
US20130258551A1 (en) Conductive paste composition for internal electrode and multilayer ceramic electronic component including the same
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US20220093339A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
CN114551102A (zh) 多层电子组件及其制造方法
US12033804B2 (en) Multilayer electronic component
US20230260709A1 (en) Multilayer electronic component
US11488782B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
US20230215650A1 (en) Multilayer electronic component
US20230260708A1 (en) Multilayer electronic component
US20230343514A1 (en) Conductive paste and multilayer electronic component
CN114551094A (zh) 多层电子组件及其制造方法
JP2023092470A (ja) 積層型電子部品
JP2023091706A (ja) 積層セラミック電子部品
CN118053674A (zh) 多层电子组件
CN116417254A (zh) 多层电子组件
CN116266501A (zh) 多层陶瓷电容器及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination