CN114530366A - 采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构 - Google Patents

采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构 Download PDF

Info

Publication number
CN114530366A
CN114530366A CN202210009984.4A CN202210009984A CN114530366A CN 114530366 A CN114530366 A CN 114530366A CN 202210009984 A CN202210009984 A CN 202210009984A CN 114530366 A CN114530366 A CN 114530366A
Authority
CN
China
Prior art keywords
layer
low
diamond
beta
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210009984.4A
Other languages
English (en)
Inventor
张雅超
李一帆
张进成
马金榜
马佩军
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202210009984.4A priority Critical patent/CN114530366A/zh
Publication of CN114530366A publication Critical patent/CN114530366A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02376Carbon, e.g. diamond-like carbon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/16Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02565Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及一种采用低温脉冲层在金刚石上外延β‑Ga2O3薄膜的制备方法及结构,方法包括:制备衬底层(1);在所述衬底层(1)上制备低温脉冲层(2);在所述低温脉冲层(2)上制备薄膜层(3)。本发明解决了高温下无法在金刚石衬底层上外延β‑Ga2O3的问题。本发明解决了高温下无法在金刚石衬底上外延β‑Ga2O3的问题。本发明通过引入低温脉冲层,极大减少了氧气对衬底的刻蚀作用。同时显著提升外延层质量,降低了外延层的位错与缺陷,显著提高氧化镓外延层的热导率,对后续的氧化镓异质外延与大功率以及高频电力电子器件提供了良好的材料性能支撑。

Description

采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及 结构
技术领域
本发明属于半导体器件技术领域,涉及一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构。
背景技术
β-Ga2O3作为超宽禁带半导体,在制作大功率电力电子器件方面拥有良好的击穿电压特性。由于新材料的发展伴随着器件指标的提升,氧化镓外延材料的散热是一个限制其功率和频率特性的关键问题。同时氧化镓同质衬底昂贵,异质外延氧化镓能够有效降低成本,因此探索高质量高热导率的外延衬底材料具有极大的实用价值。
由于金刚石衬底易被氧气和氢气刻蚀,产生较多刻蚀坑。因此无法通过正常手段实现金刚石和氧化镓二者的异质外延。在外延β-Ga2O3的过程中,氧气作为反应源,不可避免与衬底材料接触。
发明内容
为了解决现有技术中存在的上述问题,本发明提供了一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构。本发明要解决的技术问题通过以下技术方案实现:
本发明实施例提供了一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,包括以下步骤:
制备衬底层;
在所述衬底层上制备低温脉冲层;
在所述低温脉冲层上制备薄膜层。
在本发明的一个实施例中,所述衬底层包括金刚石衬底层。
在本发明的一个实施例中,所述薄膜层包括β-Ga2O3薄膜层。
在本发明的一个实施例中,制备衬底层,包括:
清洗所述金刚石衬底层;
利用MOCVD设备对所述金刚石衬底层进行退火处理。
在本发明的一个实施例中,利用MOCVD设备对所述金刚石衬底层进行退火处理,包括:
将清洗后的所述金刚石衬底层放入MOCVD反应室中,设置氮气流量为500-2000sccm,温度为600-900℃,将所述金刚石衬底层热退火15-30min。
在本发明的一个实施例中,在所述衬底层上制备低温脉冲层,包括:
利用MOCVD设备在所述金刚石衬底层上制备低温脉冲层。
在本发明的一个实施例中,利用MOCVD设备在所述金刚石衬底层上制备低温脉冲层,包括:
在MOCVD反应室中,调整TEGa流量为20-60sccm,氧气流量为2000-2600sccm,生长温度为300-500℃,生长压力控制在35-50Torr,在所述金刚石衬底层上生长50-200次脉冲的低温脉冲层,其中,每个脉冲周期分别先后通入Ga和O,Ga和O的通入时间比为3:1。
在本发明的一个实施例中,在所述低温脉冲层上制备薄膜层,包括:
在MOCVD反应室中,设置TEGa的流量、氧气流量和生长压力与生长所述低温脉冲层时相同,且设置生长温度为600-900℃,以在所述低温脉冲层上生长60-90min的β-Ga2O3薄膜层。
在本发明的一个实施例中,所述低温脉冲层的厚度为20-30nm。
本发明的另一个实施例提供的一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的结构,由上述任一项实施例所述的制备方法制备而成,所述结构包括:
衬底层;
低温脉冲层,所述低温脉冲层位于所述衬底层上;
薄膜层,所述薄膜层位于所述低温脉冲层上。
与现有技术相比,本发明的有益效果:
本发明解决了高温下无法在金刚石衬底上外延β-Ga2O3的问题。本发明通过引入低温脉冲层,极大减少了氧气对衬底的刻蚀作用。同时显著提升外延层质量,降低了外延层的位错与缺陷,显著提高氧化镓外延层的热导率,对后续的氧化镓异质外延与大功率以及高频电力电子器件提供了良好的材料性能支撑。
通过以下参考附图的详细说明,本发明的其它方面和特征变得明显。但是应当知道,该附图仅仅为解释的目的设计,而不是作为本发明的范围的限定,这是因为其应当参考附加的权利要求。还应当知道,除非另外指出,不必要依比例绘制附图,它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
图1为本发明实施例提供的一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法的流程示意图;
图2a-图2c为本发明实施例提供的一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法的过程示意图;
图3为本发明实施例提供的一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的结构的示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述,但本发明的实施方式不限于此。
实施例一
请参见图1、图2a-图2c,图1为本发明实施例提供的一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法的流程示意图,图2a-图2c为本发明实施例提供的一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法的过程示意图。本发明提供一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,该制备方法包括以下步骤:
步骤1、制备衬底层1,如图2a所示。
优选地,衬底层1包括金刚石衬底层。
在一个具体实施例中,步骤1可以包括步骤1.1-步骤1.2,其中:
步骤1.1、清洗金刚石衬底层。
步骤1.2、利用MOCVD(Metal-organic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备对金刚石衬底层进行退火处理。
具体地,将清洗后的所述金刚石衬底层放入MOCVD反应室中,设置氮气流量为500-2000sccm,温度为600-900℃,将金刚石衬底层热退火15-30min。
优选地,氮气流量为1050sccm。
优选地,温度为800℃。
步骤2、在衬底层1上制备低温脉冲层2,如图2b所示。
优选地,低温脉冲层2的厚度为20-30nm。过薄的低温脉冲层2不足以提供原子成核位点,而过厚的低温脉冲层2的生长则会导致腔体流场紊乱,同时对后续生长造成不利影响。
在一个具体实施例中,步骤2可以具体包括:
利用MOCVD设备在金刚石衬底层上制备低温脉冲层2。
进一步地,利用MOCVD设备在衬底层1上制备低温脉冲层2,包括:
在MOCVD反应室中,调整TEGa(三乙基镓)流量为20-60sccm,氧气流量为2000-2600sccm,生长温度为300-500℃,生长压力控制在35-50Tor,在金刚石衬底层上生长50-200次脉冲的低温脉冲层2,其中,每个脉冲周期分别先后通入Ga和O,Ga和O的通入时间比为3:1。TEGa流量和通入时间的改变,则不足以获得高质量的预铺层,同时减少压力的改变,与后续生长条件一致,能够保证生长过程的连续性。降低温度同时使用脉冲,能够有效降低外延氧化镓层与金刚石衬底的界面缺陷。
优选地,TEGa流量为40sccm。
优选地,氧气流量为2300sccm。
优选地,生长温度为800℃。
优选地,生长压力为40Torr。
优选地,每个脉冲周期分别先后通入Ga的时间为5秒、O的时间为15秒。
步骤3、在低温脉冲层2上制备薄膜层3,如图2c所示。
优选地,薄膜层3包括β-Ga2O3薄膜层。
在一个具体实施例中,步骤3可以具体包括:
在MOCVD反应室中,设置TEGa的流量、氧气流量和生长压力与生长低温脉冲层2时相同,其可以保持生长参数连续性,且设置生长温度为600-900℃,以在低温脉冲层2上生长60-90min的β-Ga2O3薄膜层。
优选地,生长温度为800℃。
优选地,生长时间为60min。
本发明提出首先在金刚石衬底层上低温生长脉冲层,即在高温生长β-Ga2O3前低温生长多次镓源与氧源分别通入的脉冲层,从而可以显著降低氧气的刻蚀作用,提高外延层质量,这样可以便于进一步继续生长β-Ga2O3单晶薄膜。本发明通过低温脉冲层的处理降低了氧源对金刚石衬底层的刻蚀作用,实现了金刚石衬底层与β-Ga2O3薄膜之间的过渡与生长,进而解决了无法直接在金刚石衬底层上异质外延氧化镓薄膜的问题。
本发明解决了高温下无法在金刚石衬底上外延β-Ga2O3的问题。本发明通过引入低温脉冲层,极大减少了氧气对衬底的刻蚀作用。同时显著提升外延层质量,降低了外延层的位错与缺陷,显著提高氧化镓外延层的热导率,对后续的氧化镓异质外延与大功率以及高频电力电子器件提供了良好的材料性能支撑。
实施例二
本实施例在实施例一所提供的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法的基础上,给出如下一种实施例,该实施例,制作采用800℃生长的β-Ga2O3薄膜层,该制备方法具体包括:
步骤1,对金刚石衬底层进行标准清洗,如图2a所示。
1a)将金刚石衬底层先后放入丙酮、乙醇和去离子水中超声清洗10min;
1b)将清洗后的金刚石衬底层用高纯氮气吹干。
步骤2,对金刚石衬底层进行热退火处理。
具体地,将清洗后的金刚石衬底层放入MOCVD反应室中,设置反应室温度为800℃,N2流量为1050sccm,热退火处理15min。
步骤3,在金刚石衬底层上外延100个周期的低温脉冲层,如图2b所示。
具体地,设置MOCVD反应室温度为400℃,生长压力为40Torr,氧气流量为2300sccm,TEGa流量为40sccm,在金刚石衬底层上外延生长100个周期的低温脉冲层,每个脉冲周期分别先后通入5秒Ga和15秒O。
步骤4,高温生长β-Ga2O3,如图2c所示。
具体地,保持其他的生长参数不改变,设置温度为800℃,继续生长60min的β-Ga2O3薄膜层。
实施例三
请参见图3,图3为本发明实施例提供的一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的结构的示意图。本发明在上述实施例的基础上还提供一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的结构,该采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的结构是由上述实施例所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法制备而成,该结构包括:
衬底层1;
低温脉冲层2,低温脉冲层2位于衬底层1上;
薄膜层3,薄膜层3位于低温脉冲层2上。
优选地,衬底层1包括金刚石衬底层。
优选地,低温脉冲层2的厚度为20-30nm。
优选地,薄膜层3包括β-Ga2O3薄膜层。
本发明解决了高温下无法在金刚石衬底上外延β-Ga2O3的问题。本发明通过引入低温脉冲层,极大减少了氧气对衬底的刻蚀作用。同时显著提升外延层质量,降低了外延层的位错与缺陷,显著提高氧化镓外延层的热导率,对后续的氧化镓异质外延与大功率以及高频电力电子器件提供了良好的材料性能支撑。
在本发明的描述中,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特数据点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特数据点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外,本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明,不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干简单推演或替换,都应当视为属于本发明的保护范围。

Claims (10)

1.一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,包括以下步骤:
制备衬底层(1);
在所述衬底层(1)上制备低温脉冲层(2);
在所述低温脉冲层(2)上制备薄膜层(3)。
2.根据权利要求1所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,所述衬底层(1)包括金刚石衬底层。
3.根据权利要求2所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,所述薄膜层(3)包括β-Ga2O3薄膜层。
4.根据权利要求3所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,制备衬底层(1),包括:
清洗所述金刚石衬底层;
利用MOCVD设备对所述金刚石衬底层进行退火处理。
5.根据权利要求4所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,利用MOCVD设备对所述金刚石衬底层进行退火处理,包括:
将清洗后的所述金刚石衬底层放入MOCVD反应室中,设置氮气流量为500-2000sccm,温度为600-900℃,将所述金刚石衬底层热退火15-30min。
6.根据权利要求3所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,在所述衬底层(1)上制备低温脉冲层(2),包括:
利用MOCVD设备在所述金刚石衬底层上制备低温脉冲层(2)。
7.根据权利要求6所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,利用MOCVD设备在所述金刚石衬底层上制备低温脉冲层(2),包括:
在MOCVD反应室中,调整TEGa流量为20-60sccm,氧气流量为2000-2600sccm,生长温度为300-500℃,生长压力控制在35-50Torr,在所述金刚石衬底层上生长50-200次脉冲的低温脉冲层(2),其中,每个脉冲周期分别先后通入Ga和O,Ga和O的通入时间比为3:1。
8.根据权利要求7所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,在所述低温脉冲层(2)上制备薄膜层(3),包括:
在MOCVD反应室中,设置TEGa的流量、氧气流量和生长压力与生长所述低温脉冲层(2)时相同,且设置生长温度为600-900℃,以在所述低温脉冲层(2)上生长60-90min的β-Ga2O3薄膜层。
9.根据权利要求1所述的采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法,其特征在于,所述低温脉冲层(2)的厚度为20-30nm。
10.一种采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的结构,其特征在于,由权利要求1至9任一项所述的制备方法制备而成,所述结构包括:
衬底层(1);
低温脉冲层(2),所述低温脉冲层(2)位于所述衬底层(1)上;
薄膜层(3),所述薄膜层(3)位于所述低温脉冲层(2)上。
CN202210009984.4A 2022-01-05 2022-01-05 采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构 Pending CN114530366A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210009984.4A CN114530366A (zh) 2022-01-05 2022-01-05 采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210009984.4A CN114530366A (zh) 2022-01-05 2022-01-05 采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Publications (1)

Publication Number Publication Date
CN114530366A true CN114530366A (zh) 2022-05-24

Family

ID=81620034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210009984.4A Pending CN114530366A (zh) 2022-01-05 2022-01-05 采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构

Country Status (1)

Country Link
CN (1) CN114530366A (zh)

Similar Documents

Publication Publication Date Title
JP2011219299A (ja) エピタキシャル炭化珪素単結晶基板の製造方法
CN110911270B (zh) 一种高质量氧化镓薄膜及其同质外延生长方法
CN108428618B (zh) 基于石墨烯插入层结构的氮化镓生长方法
CN112687525B (zh) 一种提高超薄氮化镓场效应管晶体质量的外延方法
CN113871303A (zh) 一种β-Ga2O3薄膜的制备方法及β-Ga2O3薄膜
CN111341645B (zh) 氮化铝半导体薄膜的制作方法及其结构
CN113802178A (zh) 一种改善氮化镓异质外延与衬底间界面形貌的外延方法
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
CN114530366A (zh) 采用低温脉冲层在金刚石上外延β-Ga2O3薄膜的制备方法及结构
CN115565876A (zh) 基于硅衬底的氮化物外延结构及其制作方法和半导体器件
CN116169222A (zh) 一种AlN模板及其制备方法
JP2003178977A (ja) 半導体結晶及びその製造方法
CN114525585A (zh) 采用预铺Ga层在金刚石上外延β-Ga2O3薄膜的制备方法及结构
CN111415858A (zh) AlN或AlGaN薄膜材料的制备方法及应用
CN112831834A (zh) 一种在Ru(0001)薄膜上异质外延生长金刚石(111)薄膜的制备方法
CN113410352B (zh) 一种复合AlN模板及其制备方法
CN115233309B (zh) 氮化镓衬底、氮化镓单晶层及其制造方法
CN106384709A (zh) 一种GaN薄膜材料及其制备方法
CN116988162B (zh) 一种降低铱衬底异质外延单晶金刚石表面缺陷的方法
CN113948391B (zh) 一种硅基AlGaN/GaN HEMT器件及制备方法
CN113948390B (zh) 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法
CN113471064B (zh) 基于斜切角衬底的ⅲ族氧化物薄膜制备方法及其外延片
CN116288697A (zh) 六方氮化硼层的制备方法、iii-v族外延结构及制作方法
CN111048403A (zh) 一种氮化铝膜及其制备方法和应用
CN112103178A (zh) 一种覆于铜表面的GaN薄膜及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination