CN114520193A - 半导体器件及其制造方法 - Google Patents
半导体器件及其制造方法 Download PDFInfo
- Publication number
- CN114520193A CN114520193A CN202011297686.7A CN202011297686A CN114520193A CN 114520193 A CN114520193 A CN 114520193A CN 202011297686 A CN202011297686 A CN 202011297686A CN 114520193 A CN114520193 A CN 114520193A
- Authority
- CN
- China
- Prior art keywords
- layer
- mold
- lower electrode
- layers
- capacitor lower
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 26
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 title claims description 31
- 239000003990 capacitor Substances 0.000 claims abstract description 58
- 238000005530 etching Methods 0.000 claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000001039 wet etching Methods 0.000 claims description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 8
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 3
- 239000002184 metal Substances 0.000 claims description 3
- 238000004544 sputter deposition Methods 0.000 claims description 3
- 229910003697 SiBN Inorganic materials 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000015654 memory Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供一种半导体器件及其制造方法，其中半导体器件包括：衬底，衬底上形成有暴露于衬底表面的连接焊盘；位于连接焊盘上方的电容器下电极层，电容器下电极层的底面与连接焊盘接触；位于电容器下电极层的两侧侧壁外围的刻蚀停止层、第一模层以及从下至上间隔设置的多个支撑层，其中最下方的第一支撑层完整地支撑于相邻两个电容器下电极层的相对两个侧壁之间，第一模层位于第一支撑层下方，刻蚀停止层位于第一模层下方，电容器下电极层位于第一模层所在高度处的孔径大于其他部分。本发明能够不增加电容器高度的情况下提高电容器容量。
Description
技术领域
本发明涉及半导体器件技术领域，尤其涉及一种动态随机存取存储器(DRAM)及其制造方法。
背景技术
随着DRAM器件的加工工艺不断进步，器件尺寸越来越小。而要使DRAM器件中的电容拥有足够大的容量，常用方法是提高电容器极板高度。但是，电容器极板高度的增加，会增加极板崩塌的风险。因此，电容器极板高度不可能无限制地增高。当极板高度达到一定值后，如何进一步提高电容器的容量，成为一个亟需解决的问题。
发明内容
为解决上述问题，本发明提供了一种半导体器件及其制造方法，能够增加电容器的下电极层表面积。
第一方面，本发明提供一种半导体器件的制造方法，包括：
提供衬底，所述衬底上形成有暴露于所述衬底表面的连接焊盘，不同的连接焊盘之间填充有绝缘介质；
在所述衬底上表面形成刻蚀停止层；
在所述刻蚀停止层上形成间隔设置的数量相等的多个模层和多个支撑层，每个模层上方分别有对应的支撑层；
使用干法刻蚀工艺对所述刻蚀停止层、多个模层和多个支撑层进行刻蚀，以形成暴露所述连接焊盘上表面的开口；
在形成的所述开口内进行湿法刻蚀，其中位于最下方的第一模层的湿法刻蚀宽度大于所述第一模层上方的各模层的湿法刻蚀宽度；
在湿法刻蚀后的所述开口内形成电容器下电极层；
去除所述第一模层上方的各模层。
可选地，使用金属溅射工艺形成电容器下电极层。
可选地，其中去除所述第一模层上方的任意一层模层包括：
使用干法刻蚀工艺部分地刻蚀位于模层上方的支撑层；
使用湿法刻蚀工艺完全去除所述支撑层下方的模层。
可选地，各模层使用掺杂的硼磷硅玻璃(BPSG)，其中位于最下方的第一模层的掺杂浓度高于其他模层。
可选地，各支撑层使用氮化硅(SiN)，所述刻蚀停止层使用掺硼的氮化硅(SiBN)。
可选地，所述连接焊盘的材料包括钨(W)。
可选地，所述电容器下电极层包括氮化钛(TiN)。
第二方面，本发明提供一种半导体器件，包括：
衬底，所述衬底上形成有暴露于所述衬底表面的连接焊盘，不同的连接焊盘之间填充有绝缘介质；
位于所述连接焊盘上方的电容器下电极层，所述电容器下电极层的底面与所述连接焊盘接触；
位于所述电容器下电极层的两侧侧壁外围的刻蚀停止层、第一模层以及从下至上间隔设置的多个支撑层，其中最下方的第一支撑层完整地支撑于相邻两个电容器下电极层的相对两个侧壁之间，所述第一模层位于所述第一支撑层下方，所述刻蚀停止层位于所述第一模层下方。
可选地，所述电容器下电极层位于所述第一模层所在高度处的孔径大于其他部分。
可选地，所述半导体器件为DRAM。
本发明提供的半导体器件及其制备方法，由于电容器下电极层位于第一模层所在高度处的孔径大于其他部分，因此增大了下电极的表面积，进而可以增加电容器的容量。另外，保留了位于最下方的第一支撑层及其下方的第一模层，可以使得电容器结构更稳定，防止倒塌。
附图说明
图1为本发明一实施例提供的半导体器件的剖面结构示意图；
图2-图6为本发明一实施例提供的半导体器件的制造方法各步骤中对应的剖面结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本发明实施例提供一种半导体器件，图1示出了半导体器件的剖面结构，该半导体器件可以应用于DRAM等多种存储器。如图1所示，该半导体器件包括衬底，衬底上经过前段工艺已经形成了DRAM的其他部件和必要的互连结构，其他部件包括BCAT(掩埋沟道阵列晶体管)，互连结构包括位线结构以及用于连接电容器下电极的连接焊盘(landing pad)101以及位于连接焊盘下方的接触插塞(未示出)，不同的连接焊盘101之间填充有绝缘介质102。在连接焊盘101上方形成有电容器下电极层110，电容器下电极层110的底面与连接焊盘101接触，电容器下电极层110还具有左右两侧侧壁，在电容器下电极层110左右两侧侧壁外围环绕有刻蚀停止层103、第一模层104以及从下至上间隔设置的多个支撑层，支撑层从下至上可以依次称为第一支撑层，第二支撑层，第三支撑层，以此类推。例如本实施例中，包括第一支撑层105、第二支撑层107和第三支撑层109。其中最下方的第一支撑层105在相邻两个电容器下电极层的相对两个侧壁之间是连续的，即第一支撑层105完整地支撑于相邻两个电容器下电极层110的相对两个侧壁之间。而第一支撑层105上方的第二支撑层107和第三支撑层109被部分刻蚀过。第一模层104位于第一支撑层105下方，刻蚀停止层103位于第一模层104下方。参考图1可以看出，电容器下电极层110位于第一模层104所在高度处的孔径大于其他部分。
作为一种实施方式，衬底上形成的连接焊盘101的材料包括钨(W)。其中的刻蚀停止层103使用掺硼的氮化硅(SiBN)，具有相对于SiN来说更高的刻蚀速度。第一模层104可以为高掺杂浓度的硼磷硅玻璃(BPSG)。第一支撑层105、第二支撑层107和第三支撑层109使用氮化硅(SiN)。电容器下电极层110的材料可以使用氮化钛(TiN)。
本实施例提供的半导体器件，由于电容器下电极层位于第一模层所在高度处的孔径大于其他部分，因此增大了下电极的表面积，进而可以增加电容器的容量。另外，保留了位于最下方的第一支撑层及其下方的第一模层，可以使得电容器结构更稳定，防止倒塌。
本发明另一实施例提供一种半导体器件的制造方法，可以用于制造上述实施例中的半导体器件，具体步骤可以参考图2-图6。
首先，参考图2，提供一半导体衬底，衬底上经过前段工艺已经形成了暴露于衬底表面的连接焊盘201，不同的连接焊盘201之间填充有绝缘介质202。连接焊盘201的材料包括钨(W)。一般地，连接焊盘201的下方与接触插塞(未图示)接触。在衬底上表面形成刻蚀停止层203，在刻蚀停止层203上依次形成多个模层和多个支撑层，模层和支撑层依次间隔设置且数量相等，即每形成一层模层，便在模层上方形成一层支撑层。例如，在图示的实施例中，在刻蚀停止层203上依次形成第一模层204、第一支撑层205、第二模层206、第二支撑层207、第三模层208及第三支撑层209。作为一种实施方式，第一支撑层205、第二支撑层207及第三支撑层209可以使用氮化硅(SiN)。刻蚀停止层203可以使用掺硼的氮化硅(SiBN)，这样刻蚀停止层203具有更高的刻蚀速度。第一模层204、第二模层206、第三模层208使用掺杂的硼磷硅玻璃(BPSG)，其中位于最下方的第一模层204的掺杂浓度高于其他模层的掺杂浓度，以具有更快地刻蚀速度。特别地，各模层从下到上的掺杂浓度依次变小，从而各模层的刻蚀速度也是从下到上依次变小，也就是说，位于下方的模层更容易被刻蚀。例如，第一模层204比其他模层的刻蚀速度快30％，因此具有更宽的刻蚀宽度。
参考图3，使用干法刻蚀工艺对刻蚀停止层203、第一模层204、第一支撑层205、第二模层206、第二支撑层207、第三模层208及第三支撑层209进行刻蚀，以形成暴露连接焊盘201上表面的开口。刻蚀后的刻蚀停止层记为2031、刻蚀后的第一模层记为2041、刻蚀后的第一支撑层记为2051、刻蚀后的第二模层记为2061、刻蚀后的第二支撑层记为2071、刻蚀后的第三模层记为2081及刻蚀后的第三支撑层记为2091。
参考图4，在形成的开口内进一步进行湿法刻蚀。如前所述，最下方的第一模层204具有更高的掺杂浓度，因此刻蚀速度更快。刻蚀后第一模层2042的湿法刻蚀宽度大于第二模层2062和第三模层2082的刻蚀宽度。图4中重点示出了第一模层2042刻蚀宽度加大后的效果。
参考图5，在经过湿法刻蚀后的开口内形成电容器下电极层210。为了保证电容器下电极层210的生长效果，可以使用金属溅射工艺形成电容器下电极层210。具体的沉积材料可以是氮化钛(TiN)，或者是包括氮化钛(TiN)的多层薄膜。
最后，参考图6，去除第一模层2042上方的各模层。本实施例中，要去除掉第二模层2062和第三模层2082。具体地，可以先使用干法刻蚀工艺部分地刻蚀第三支撑层2092，得到刻蚀后的第三支撑层2093。然后使用湿法刻蚀工艺去除第三模层2082。接着，再使用干法刻蚀工艺部分地刻蚀第二支撑层2072，得到刻蚀后的第二支撑层2073。然后再使用湿法刻蚀去除第二模层2062。完整地保留第一支撑层2052，则下方的第一模层2042也不会被刻蚀。
随后可以按照常规电容的形成方法，在下电极层的内壁和外壁上分别形成电容介质层和上电极层，从而完成电容器的制造工艺。由于下电极的外壁的底部还被第一模层所包绕，因此在下电极层外壁上形成介质层、上电极层的的高度都小于下电极层内壁上形成的介质层和上电极层，下电极层与内壁上的介质层、上电极层组成的电容器的电容值则大于下电极层与外壁上的介质层、上电极层组成的电容器的电容值。
应用本发明实施例提供的半导体器件的制造方法，形成的半导体器件中，电容器下电极层位于第一模层所在高度处的孔径大于其他部分，因此增大了下电极的表面积，进而可以增加电容器的容量。另外，保留了位于最下方的第一支撑层及其下方的第一模层，可以使得电容器结构更稳定，防止倒塌。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。
Claims (9)
1.一种半导体器件的制造方法，其特征在于，包括：
提供衬底，所述衬底上形成有暴露于所述衬底表面的连接焊盘，不同的连接焊盘之间填充有绝缘介质；
在所述衬底上表面形成刻蚀停止层；
在所述刻蚀停止层上形成间隔设置的数量相等的多个模层和多个支撑层，每个模层上方分别有对应的支撑层；
使用干法刻蚀工艺对所述刻蚀停止层、多个模层和多个支撑层进行刻蚀，以形成暴露所述连接焊盘上表面的开口；
在形成的所述开口内进行湿法刻蚀，其中位于最下方的第一模层的湿法刻蚀宽度大于所述第一模层上方的各模层的湿法刻蚀宽度；
在湿法刻蚀后的所述开口内形成电容器下电极层；
去除所述第一模层上方的各模层。
2.根据权利要求1所述的方法，其特征在于，使用金属溅射工艺形成电容器下电极层。
3.根据权利要求1所述的方法，其特征在于，其中去除所述第一模层上方的任意一层模层包括：
使用干法刻蚀工艺部分地刻蚀位于模层上方的支撑层；
使用湿法刻蚀工艺完全去除所述支撑层下方的模层。
4.根据权利要求1所述的方法，其特征在于，各模层使用掺杂的硼磷硅玻璃(BPSG)，其中位于最下方的第一模层的掺杂浓度高于其他模层。
5.根据权利要求1所述的方法，其特征在于，各支撑层使用氮化硅(SiN)，所述刻蚀停止层使用掺硼的氮化硅(SiBN)。
6.根据权利要求1所述的方法，其特征在于，所述连接焊盘的材料包括钨(W)，所述电容器下电极层包括氮化钛(TiN)。
7.一种半导体器件，其特征在于，包括：
衬底，所述衬底上形成有暴露于所述衬底表面的连接焊盘，不同的连接焊盘之间填充有绝缘介质；
位于所述连接焊盘上方的电容器下电极层，所述电容器下电极层的底面与所述连接焊盘接触；
位于所述电容器下电极层的两侧侧壁外围的刻蚀停止层、第一模层以及从下至上间隔设置的多个支撑层，其中最下方的第一支撑层完整地支撑于相邻两个电容器下电极层的相对两个侧壁之间，所述第一模层位于所述第一支撑层下方，所述刻蚀停止层位于所述第一模层下方。
8.根据权利要求7所述的半导体器件，其特征在于，所述电容器下电极层位于所述第一模层所在高度处的孔径大于其他部分。
9.根据权利要求7所述的半导体器件，其特征在于，所述半导体器件为DRAM。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011297686.7A CN114520193A (zh) | 2020-11-18 | 2020-11-18 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011297686.7A CN114520193A (zh) | 2020-11-18 | 2020-11-18 | 半导体器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114520193A true CN114520193A (zh) | 2022-05-20 |
Family
ID=81594838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011297686.7A Pending CN114520193A (zh) | 2020-11-18 | 2020-11-18 | 半导体器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114520193A (zh) |
-
2020
- 2020-11-18 CN CN202011297686.7A patent/CN114520193A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI615921B (zh) | 記憶體陣列中具有共平面數位線接觸結構及儲存節點接觸結構的半導體記憶體元件及其製作方法 | |
| US8399916B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20090315143A1 (en) | Methods of Forming Integrated Circuit Devices Including Insulating Support Layers and Related Structures | |
| TW201727874A (zh) | 具有增大記憶胞接觸區域的半導體記憶體裝置及其製作方法 | |
| TWI553885B (zh) | 電容器及其製作方法 | |
| US11056175B1 (en) | Semiconductor device and manufacturing method thereof | |
| US11195837B2 (en) | Semiconductor devices including support patterns | |
| US7078292B2 (en) | Storage node contact forming method and structure for use in semiconductor memory | |
| KR102667897B1 (ko) | 지지 패턴을 포함하는 반도체 장치 | |
| KR100301038B1 (ko) | 씨오비(cob)를구비한반도체메모리장치및그제조방법 | |
| KR19980064364A (ko) | 자기-정렬된 다중 크라운 저장 커패시터 및 그 형성 방법 | |
| JP3640763B2 (ja) | 半導体メモリ素子のキャパシタの製造方法 | |
| EP4036960B1 (en) | Memory forming method and memory | |
| JP2009239284A (ja) | メモリ装置及びメモリ装置の製造方法 | |
| KR100772899B1 (ko) | 반도체 메모리 소자 및 그 제조 방법 | |
| US9362421B2 (en) | Semiconductor device including a support structure | |
| US7145195B2 (en) | Semiconductor memory device and method of manufacturing the same | |
| KR100356826B1 (ko) | 반도체장치 및 그의 제조방법 | |
| WO2022028175A1 (zh) | 一种存储器的形成方法和存储器 | |
| KR20120057933A (ko) | 메모리 소자 및 이의 제조 방법 | |
| CN114520193A (zh) | 半导体器件及其制造方法 | |
| JP2015035619A (ja) | 半導体装置 | |
| CN118076104B (zh) | 半导体结构的制备方法、半导体结构及电子设备 | |
| EP4340563A1 (en) | Preparation method for semiconductor structure, and semiconductor structure | |
| TWI576993B (zh) | 記憶元件的製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |