CN114513196A - 时延补偿值计算方法及装置 - Google Patents

时延补偿值计算方法及装置 Download PDF

Info

Publication number
CN114513196A
CN114513196A CN202210050098.6A CN202210050098A CN114513196A CN 114513196 A CN114513196 A CN 114513196A CN 202210050098 A CN202210050098 A CN 202210050098A CN 114513196 A CN114513196 A CN 114513196A
Authority
CN
China
Prior art keywords
narrow pulse
delay compensation
pulse
count value
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210050098.6A
Other languages
English (en)
Inventor
张炜
刘福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fiberhome Telecommunication Technologies Co Ltd
Original Assignee
Fiberhome Telecommunication Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fiberhome Telecommunication Technologies Co Ltd filed Critical Fiberhome Telecommunication Technologies Co Ltd
Priority to CN202210050098.6A priority Critical patent/CN114513196A/zh
Publication of CN114513196A publication Critical patent/CN114513196A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
    • H04L43/0852—Delays
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
    • H03K2005/00078—Fixed delay
    • H03K2005/00084—Fixed delay by trimming or adjusting the delay

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Pulse Circuits (AREA)

Abstract

本发明提供一种时延补偿值计算方法及装置。该方法包括：当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；计算第一触发脉冲和第二触发脉冲的相位差值；根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。通过本发明，可对远端设备进行环回处理产生的时延进行精确测量，从而得到高精度的时延补偿值。

Description

时延补偿值计算方法及装置
技术领域
本发明涉及通信技术领域，尤其涉及一种时延补偿值计算方法及装置。
背景技术
为了给包括金融交易、存储应用、在线游戏、远程医疗和视频交互等时延敏感业务提供更优质的服务，ITU-TG.709标准已新增了相应的时延测量功能。时延测量需要近端节点设备和远端节点设备配合进行，现有的时延测量方式为：
近端节点A向远端节点B发送触发脉冲时，记下此时时戳Tx_A；
远端节点B接收到近端节点A发送的触发脉冲时，记下此时时戳Rx_B；
远端节点B将接收的触发脉冲环回至近端节点A时，记下此时时戳Tx_B；
近端节点A接收到环回的触发脉冲时，记下此时时戳Rx_A；
至此，即可计算近端节点A和远端节点B的双向时延：
FraMeDelay＝(Rx_A–Tx_A)–(Tx_B–Rx_B)。
其中，(Tx_B–Rx_B)为远端节点B进行环回处理产生的时延，即可作为时延补偿值在近端节点A上进行时延补偿。
虽然这种方式简单直观，但是计算得到的时延补偿值具有较大误差，无法满足进行高精度时延补偿的需求。
发明内容
本发明的主要目的在于提供一种时延补偿值计算方法及装置，旨在解决现有技术中计算得到的时延补偿具有较大误差的技术问题。
第一方面，本发明提供一种时延补偿值计算方法，所述时延补偿值计算方法包括：
当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；
当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；
计算第一触发脉冲和第二触发脉冲的相位差值；
根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。
可选的，所述时延补偿值计算方法还包括：
当收到近端设备发送的第一触发脉冲时，将第一触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第一窄脉冲；
将第一窄脉冲输入延时链路，得到延时链路输出的延时第一窄脉冲，将循环次数计数器的计数值加一，所述循环次数计数器的初始计数值为零，延时链路用于将输入的第一窄脉冲延时预设时长；
检测延时第一窄脉冲与第二窄脉冲的时间间隔是否小于预设时长；
若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则以延时第一窄脉冲为所述第一窄脉冲，返回所述将第一窄脉冲输入延时链路的步骤；
当向近端设备发送第二触发脉冲时，将第二触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第二窄脉冲；
若延时第一窄脉冲与第二窄脉冲的时间间隔小于预设时长，则读取循环次数计数器的计数值。
可选的，所述计算第一触发脉冲和第二触发脉冲的相位差值的步骤包括：
将所述循环次数计数器的计数值以及所述预设时长代入相位差值计算公式，得到第一触发脉冲和第二触发脉冲的相位差值，所述相位差值计算公式为：
Δt＝M*T2
其中，Δt为所述相位差值，M为所述循环次数计数器的计数值，T2为所述预设时长。
可选的，所述根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值的步骤包括：
将所述时钟周期、所述时钟计数器的计数值以及所述相位差值代入时延补偿值计算公式，得到时延补偿值，所述时延补偿值计算公式为：
C＝N*T1+Δt
其中，C为时延补偿值，N为所述时钟计数器的计数值，T1为时钟计数器的时钟周期，Δt为所述相位差值。
可选的，所述预设时长基于延时链路的参考时钟频率进行设置。
第二方面，本发明还提供一种时延补偿值计算装置，所述时延补偿值计算装置包括：
控制模块，用于当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；
读取模块，用于当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；
计算模块，用于计算第一触发脉冲和第二触发脉冲的相位差值，根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。
可选的，所述时延补偿值计算装置还包括：
输入模块，用于当收到近端设备发送的第一触发脉冲时，将第一触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第一窄脉冲；
延时模块，用于将第一窄脉冲输入延时链路，得到延时链路输出的延时第一窄脉冲，将循环次数计数器的计数值加一，所述循环次数计数器的初始计数值为零，延时链路用于将输入的第一窄脉冲延时预设时长；
检测模块，用于检测延时第一窄脉冲与第二窄脉冲的时间间隔是否小于预设时长；
循环模块，用于若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则以延时第一窄脉冲为所述第一窄脉冲，返回所述将第一窄脉冲输入延时链路的步骤；
输入模块，还用于当向近端设备发送第二触发脉冲时，将第二触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第二窄脉冲；
读取模块，还用于若延时第一窄脉冲与第二窄脉冲的时间间隔小于预设时长，则读取循环次数计数器的计数值。
可选的，计算模块，用于：
将所述循环次数计数器的计数值以及所述预设时长代入相位差值计算公式，得到第一触发脉冲和第二触发脉冲的相位差值，所述相位差值计算公式为：
Δt＝M*T2
其中，Δt为所述相位差值，M为所述循环次数计数器的计数值，T2为所述预设时长。
可选的，计算模块，用于：
将所述时钟周期、所述时钟计数器的计数值以及所述相位差值代入时延补偿值计算公式，得到时延补偿值，所述时延补偿值计算公式为：
C＝N*T1+Δt
其中，C为时延补偿值，N为所述时钟计数器的计数值，T1为时钟计数器的时钟周期，Δt为所述相位差值。
可选的，所述预设时长基于延时链路的参考时钟频率进行设置。
本发明中，当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；计算第一触发脉冲和第二触发脉冲的相位差值；根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。通过本发明，可对远端设备进行环回处理产生的时延进行精确测量，从而得到高精度的时延补偿值。
附图说明
图1为本发明时延补偿值计算方法第一实施例的流程示意图；
图2为远端设备收到第一触发脉冲的时刻以及发送第二触发脉冲的时刻对应的时序分解示意图；
图3为本发明时延补偿值计算方法第二实施例的流程示意图；
图4为本发明时延补偿值计算方法一实施例中进行相位循环校准的场景示意图；
图5为本发明时延补偿值计算方法一实施例中相位循环校准场景下的脉冲波形示意图；
图6为本发明时延补偿值计算装置一实施例的功能模块示意图。
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
第一方面，本发明实施例提供了一种时延补偿值计算方法。
一实施例中，参照图1，图1为本发明时延补偿值计算方法第一实施例的流程示意图。如图1所示，时延补偿值计算方法包括：
步骤S10，当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；
本实施例中，执行主体为远端设备，远端设备被设置为环回模式。当远端设备与近端设备间存在其他设备时，将其他设备设置为透传模式，此时中间的其他设备类似于传输数据的导线，时延可以忽略不计。
当远端设备收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一。
步骤S20，当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；
本实施例中，当远端设备向近端设备发送第二触发脉冲时，读取此时时钟计数器的计数值。
步骤S30，计算第一触发脉冲和第二触发脉冲的相位差值；
本实施例中，参照图2，图2为远端设备收到第一触发脉冲的时刻以及发送第二触发脉冲的时刻对应的时序分解示意图。如图2所示，将收到第一触发脉冲的时刻Rx以及发送第二触发脉冲的时刻Tx反映到时钟计数器的时钟周期上，从Rx至Tx，经过了N个时钟周期，则时钟计数器的计数值为N，其中，Rx与邻近的时钟计数器的时钟周期的上升沿间的时间间隔为Δt1，Tx与邻近的时钟计数器的时钟周期的上升沿间的时间间隔为Δt2，则可得知第一触发脉冲和第二触发脉冲的相位差值Δt＝Δt1-Δt2。
步骤S40，根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。
本实施例中，时延补偿值即Rx至Tx的时长，现有技术中是直接将远端设备发送第二触发脉冲的时戳与远端设备收到第一触发脉冲的时戳相减，作为时延补偿值，但这种方式算出来的时延补偿值是不够精确的。为了提高时延补偿值的精确度，本实施例中，根据时钟周期、时钟计数器的计数值以及相位差值计算得到时延补偿值。
进一步地，一实施例中，步骤S40包括：
将所述时钟周期、所述时钟计数器的计数值以及所述相位差值代入时延补偿值计算公式，得到时延补偿值，所述时延补偿值计算公式为：
C＝N*T1+Δt
其中，C为时延补偿值，N为所述时钟计数器的计数值，T1为时钟计数器的时钟周期，Δt为所述相位差值。
本实施例中，继续参照图2，可知时延补偿值C＝N*T1+Δt，其中N为时钟计数器的计数值，T1为时钟计数器的时钟周期，Δt为相位差值。
本实施例中，当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；计算第一触发脉冲和第二触发脉冲的相位差值；根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。通过本实施例，可对远端设备进行环回处理产生的时延进行精确测量，从而得到高精度的时延补偿值。
进一步地，一实施例中，参照图3，图3为本发明时延补偿值计算方法第二实施例的流程示意图。如图3所示，时延补偿值计算方法还包括：
当收到近端设备发送的第一触发脉冲时，将第一触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第一窄脉冲；将第一窄脉冲输入延时链路，得到延时链路输出的延时第一窄脉冲，将循环次数计数器的计数值加一，所述循环次数计数器的初始计数值为零，延时链路用于将输入的第一窄脉冲延时预设时长；检测延时第一窄脉冲与第二窄脉冲的时间间隔是否小于预设时长；若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则以延时第一窄脉冲为所述第一窄脉冲，返回所述将第一窄脉冲输入延时链路的步骤；当向近端设备发送第二触发脉冲时，将第二触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第二窄脉冲；若延时第一窄脉冲与第二窄脉冲的时间间隔小于预设时长，则读取循环次数计数器的计数值。
本实施例中，参照图4，图4为本发明时延补偿值计算方法一实施例中进行相位循环校准的场景示意图。如图4所示，远端设备收到近端设备发送的第一触发脉冲t1时，将第一触发脉冲t1输入窄脉冲产生器，得到窄脉冲产生器输出的第一窄脉冲t1＇，再将第一窄脉冲t1＇输入信号选择器，信号选择器选择第一窄脉冲t1＇输入延时链路(或称延时单元)，延时链路将输入的第一窄脉冲延时预设时长，得到延时第一窄脉冲t1_1＇，延时链路每做一次延时处理，便发送一次计数加一信号至循环次数计数器，以供循环次数计数器将计数值加一，循环次数计数器的初始计数值为零。得到延时第一窄脉冲t1_1＇后，将其输入相位比较器，以供相位比较器比较延时第一窄脉冲t1_1＇与第二窄脉冲t2＇的时间间隔是否小于预设时长。
若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则将延时第一窄脉冲t1_1＇输入信号选择器，信号选择器选择延时第一窄脉冲t1_1＇输入延时链路，延时链路将输入的第一窄脉冲延时预设时长，得到延时第二窄脉冲t1_2＇，并发送计数加一信号至循环次数计数器，以供循环次数计数器将计数值加一。得到延时第二窄脉冲t1_2＇后，将其输入相位比较器，以供相位比较器比较延时第二窄脉冲t1_2＇与第二窄脉冲t2＇的时间间隔是否小于预设时长。
若延时第二窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则循环执行延时以及相位比较的步骤，直至延时第M窄脉冲t1_M＇与第二窄脉冲t2＇的时间间隔小于预设时长，相位比较器发送停止信号至循环次数计数器，以供循环次数计数器停止计数，并读取循环次数计数器的计数值。容易理解的是，此时循环次数计数器的计数值为M。
需要说明的是，远端设备向近端设备发送第二触发脉冲t2时，才将第二触发脉冲t2输入窄脉冲产生器，得到窄脉冲产生器输出的第二窄脉冲t2＇，然后将第二窄脉冲t2＇输入相位比较器。所以在比较延时第n窄脉冲t1_n＇与第二窄脉冲t2＇的时间间隔是否小于预设时长时，第二窄脉冲t2＇可能为空，此时确定延时第n窄脉冲与第二窄脉冲的时间间隔不小于预设时长。
需要说明的是，图4仅为示意性说明，并不构成对进行相位循环校准的限定。例如，t1与t2可共用一个窄脉冲产生器；信号选择器可省去，在相位比较器延时第n窄脉冲与第二窄脉冲的时间间隔不小于预设时长时，直接将延时第n窄脉冲返回至延时链路。
进一步地，一实施例中，所述预设时长基于延时链路的参考时钟频率进行设置。
本实施例中，预设时长基于延时链路的参考时钟频率进行设置，例如延时链路的参考时钟频率为200MHz时，预设时长设置为5ns。此处仅为示意性说明，并不构成对预设时长的限定。
进一步地，一实施例中，步骤S30包括：
将所述循环次数计数器的计数值以及所述预设时长代入相位差值计算公式，得到第一触发脉冲和第二触发脉冲的相位差值，所述相位差值计算公式为：
Δt＝M*T2
其中，Δt为所述相位差值，M为所述循环次数计数器的计数值，T2为所述预设时长。
本实施例中，参照图5，图5为本发明时延补偿值计算方法一实施例中相位循环校准场景下的脉冲波形示意图。如图5所示，远端设备接收到第一触发脉冲，经过窄脉冲产生器后产生第一窄脉冲t1'，通过两个脉冲上升沿的相位差即可得到Δt1的值；远端设备发送第二触发脉冲，经过窄脉冲产生器后产生第二窄脉冲t2'。
第一窄脉冲t1'经过延时链路后，得到延时第一窄脉冲t1_1'，然后将延时第一窄脉冲t1_1'与第二窄脉冲t2'进行对比，若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则通过延时链路对延时第一窄脉冲t1_1'进行延时处理，得到延时第二窄脉冲t1_2'，依次类推，且延时链路每做一次延时处理，便发送一次计数加一信号至循环次数计数器，以供循环次数计数器将计数值加一，循环次数计数器的初始计数值为零。
第一窄脉冲t1'经过M次延时链路后，产生的延时第M窄脉冲t1_M'与第二窄脉冲t2'的时间间隔小于预设时长时，此时循环次数计数器的计数值锁定为M。
远端设备发送第二触发脉冲，第一窄脉冲t1'经过M次延时链路后，产生的延时第M窄脉冲t1_M'，通过两个脉冲上升沿相位差即可得到Δt2的值。
此时可以通过图5得知第一触发脉冲和第二触发脉冲的相位差值Δt＝(Δt1-Δt2)，即且进一步得知(Δt1-Δt2)＝预设时长T2与循环次数计数器的计数值M的乘积，即Δt＝M*T2。
如此，时延补偿值C＝N*T1+M*T2。
第二方面，本发明实施例还提供一种时延补偿值计算装置。
一实施例中，参照图6，图6为本发明时延补偿值计算装置一实施例的功能模块示意图。如图6所示，时延补偿值计算装置包括：
控制模块10，用于当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；
读取模块20，用于当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；
计算模块30，用于计算第一触发脉冲和第二触发脉冲的相位差值，根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。
进一步地，一实施例中，时延补偿值计算装置还包括：
输入模块40，用于当收到近端设备发送的第一触发脉冲时，将第一触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第一窄脉冲；
延时模块50，用于将第一窄脉冲输入延时链路，得到延时链路输出的延时第一窄脉冲，将循环次数计数器的计数值加一，所述循环次数计数器的初始计数值为零，延时链路用于将输入的第一窄脉冲延时预设时长；
检测模块60，用于检测延时第一窄脉冲与第二窄脉冲的时间间隔是否小于预设时长；
循环模块70，用于若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则以延时第一窄脉冲为所述第一窄脉冲，返回所述将第一窄脉冲输入延时链路的步骤；
输入模块40，还用于当向近端设备发送第二触发脉冲时，将第二触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第二窄脉冲；
读取模块20，还用于若延时第一窄脉冲与第二窄脉冲的时间间隔小于预设时长，则读取循环次数计数器的计数值。
进一步地，一实施例中，计算模块30，用于：
将所述循环次数计数器的计数值以及所述预设时长代入相位差值计算公式，得到第一触发脉冲和第二触发脉冲的相位差值，所述相位差值计算公式为：
Δt＝M*T2
其中，Δt为所述相位差值，M为所述循环次数计数器的计数值，T2为所述预设时长。
进一步地，一实施例中，计算模块30，用于：
将所述时钟周期、所述时钟计数器的计数值以及所述相位差值代入时延补偿值计算公式，得到时延补偿值，所述时延补偿值计算公式为：
C＝N*T1+Δt
其中，C为时延补偿值，N为所述时钟计数器的计数值，T1为时钟计数器的时钟周期，Δt为所述相位差值。
进一步地，一实施例中，所述预设时长基于延时链路的参考时钟频率进行设置。
其中，上述时延补偿值计算装置中各个模块的功能实现与上述时延补偿值计算方法实施例中各步骤相对应，其功能和实现过程在此处不再一一赘述。
需要说明的是，在本文中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中，包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。

Claims (10)

1.一种时延补偿值计算方法，其特征在于，所述时延补偿值计算方法包括：
当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；
当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；
计算第一触发脉冲和第二触发脉冲的相位差值；
根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。
2.如权利要求1所述的时延补偿值计算方法，其特征在于，所述时延补偿值计算方法还包括：
当收到近端设备发送的第一触发脉冲时，将第一触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第一窄脉冲；
将第一窄脉冲输入延时链路，得到延时链路输出的延时第一窄脉冲，将循环次数计数器的计数值加一，所述循环次数计数器的初始计数值为零，延时链路用于将输入的第一窄脉冲延时预设时长；
检测延时第一窄脉冲与第二窄脉冲的时间间隔是否小于预设时长；
若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则以延时第一窄脉冲为所述第一窄脉冲，返回所述将第一窄脉冲输入延时链路的步骤；
当向近端设备发送第二触发脉冲时，将第二触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第二窄脉冲；
若延时第一窄脉冲与第二窄脉冲的时间间隔小于预设时长，则读取循环次数计数器的计数值。
3.如权利要求2所述的时延补偿值计算方法，其特征在于，所述计算第一触发脉冲和第二触发脉冲的相位差值的步骤包括：
将所述循环次数计数器的计数值以及所述预设时长代入相位差值计算公式，得到第一触发脉冲和第二触发脉冲的相位差值，所述相位差值计算公式为：
Δt＝M*T2
其中，Δt为所述相位差值，M为所述循环次数计数器的计数值，T2为所述预设时长。
4.如权利要求3所述的时延补偿值计算方法，其特征在于，所述根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值的步骤包括：
将所述时钟周期、所述时钟计数器的计数值以及所述相位差值代入时延补偿值计算公式，得到时延补偿值，所述时延补偿值计算公式为：
C＝N*T1+Δt
其中，C为时延补偿值，N为所述时钟计数器的计数值，T1为时钟计数器的时钟周期，Δt为所述相位差值。
5.如权利要求2所述的时延补偿值计算方法，其特征在于，所述预设时长基于延时链路的参考时钟频率进行设置。
6.一种时延补偿值计算装置，其特征在于，所述时延补偿值计算装置包括：
控制模块，用于当收到近端设备发送的第一触发脉冲时，控制时钟计数器开启计数，所述时钟计数器的初始计数值为零，每经过一个时钟周期时钟计数器的计数值加一；
读取模块，用于当向近端设备发送第二触发脉冲时，读取时钟计数器的计数值；
计算模块，用于计算第一触发脉冲和第二触发脉冲的相位差值，根据所述时钟周期、所述时钟计数器的计数值以及所述相位差值计算得到时延补偿值。
7.如权利要求6所述的时延补偿值计算装置，其特征在于，所述时延补偿值计算装置还包括：
输入模块，用于当收到近端设备发送的第一触发脉冲时，将第一触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第一窄脉冲；
延时模块，用于将第一窄脉冲输入延时链路，得到延时链路输出的延时第一窄脉冲，将循环次数计数器的计数值加一，所述循环次数计数器的初始计数值为零，延时链路用于将输入的第一窄脉冲延时预设时长；
检测模块，用于检测延时第一窄脉冲与第二窄脉冲的时间间隔是否小于预设时长；
循环模块，用于若延时第一窄脉冲与第二窄脉冲的时间间隔不小于预设时长，则以延时第一窄脉冲为所述第一窄脉冲，返回所述将第一窄脉冲输入延时链路的步骤；
输入模块，还用于当向近端设备发送第二触发脉冲时，将第二触发脉冲输入窄脉冲产生器，得到窄脉冲产生器输出的第二窄脉冲；
读取模块，还用于若延时第一窄脉冲与第二窄脉冲的时间间隔小于预设时长，则读取循环次数计数器的计数值。
8.如权利要求7所述的时延补偿值计算装置，其特征在于，计算模块，用于：
将所述循环次数计数器的计数值以及所述预设时长代入相位差值计算公式，得到第一触发脉冲和第二触发脉冲的相位差值，所述相位差值计算公式为：
Δt＝M*T2
其中，Δt为所述相位差值，M为所述循环次数计数器的计数值，T2为所述预设时长。
9.如权利要求8所述的时延补偿值计算装置，其特征在于，计算模块，用于：
将所述时钟周期、所述时钟计数器的计数值以及所述相位差值代入时延补偿值计算公式，得到时延补偿值，所述时延补偿值计算公式为：
C＝N*T1+Δt
其中，C为时延补偿值，N为所述时钟计数器的计数值，T1为时钟计数器的时钟周期，Δt为所述相位差值。
10.如权利要求7所述的时延补偿值计算装置，其特征在于，所述预设时长基于延时链路的参考时钟频率进行设置。
CN202210050098.6A 2022-01-17 2022-01-17 时延补偿值计算方法及装置 Pending CN114513196A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210050098.6A CN114513196A (zh) 2022-01-17 2022-01-17 时延补偿值计算方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210050098.6A CN114513196A (zh) 2022-01-17 2022-01-17 时延补偿值计算方法及装置

Publications (1)

Publication Number Publication Date
CN114513196A true CN114513196A (zh) 2022-05-17

Family

ID=81549421

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210050098.6A Pending CN114513196A (zh) 2022-01-17 2022-01-17 时延补偿值计算方法及装置

Country Status (1)

Country Link
CN (1) CN114513196A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564486A (zh) * 2004-03-22 2005-01-12 中兴通讯股份有限公司 一种光纤延时测量装置及方法
CN101174833A (zh) * 2007-11-29 2008-05-07 中国人民解放军国防科学技术大学 精确时间测量的方法及测量电路
CN101915875A (zh) * 2010-07-30 2010-12-15 西安电子科技大学 基于fpga专用延迟单元的同周期信号相位差测量方法
CN103684908A (zh) * 2013-11-29 2014-03-26 华为技术有限公司 延时测量方法、装置及系统
CN110442012A (zh) * 2019-07-22 2019-11-12 桂林电子科技大学 一种基于fpga的高精度时间间隔测量方法及系统
CN112636825A (zh) * 2020-12-29 2021-04-09 北京格林威尔科技发展有限公司 一种光传送网中延时测量方法、装置和系统

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564486A (zh) * 2004-03-22 2005-01-12 中兴通讯股份有限公司 一种光纤延时测量装置及方法
CN101174833A (zh) * 2007-11-29 2008-05-07 中国人民解放军国防科学技术大学 精确时间测量的方法及测量电路
CN101915875A (zh) * 2010-07-30 2010-12-15 西安电子科技大学 基于fpga专用延迟单元的同周期信号相位差测量方法
CN103684908A (zh) * 2013-11-29 2014-03-26 华为技术有限公司 延时测量方法、装置及系统
CN110442012A (zh) * 2019-07-22 2019-11-12 桂林电子科技大学 一种基于fpga的高精度时间间隔测量方法及系统
CN112636825A (zh) * 2020-12-29 2021-04-09 北京格林威尔科技发展有限公司 一种光传送网中延时测量方法、装置和系统

Similar Documents

Publication Publication Date Title
EP1961122B1 (en) Time-to-digital conversion with calibration pulse injection
EP1985019B1 (en) Time-to-digital conversion with delay contribution determination of delay elements
EP0136207B1 (en) Test period generator for automatic test equipment
EP3647884B1 (en) Circuit, method and related chip for time measurement, system, and device
US20200328736A1 (en) Phase predictor and associated method of use
US20040122607A1 (en) System and method of measuring a signal propagation delay
US20160363619A1 (en) On-chip apparatus and method for jitter measurement
US20230337152A1 (en) Clock generation circuit in a radio frequency system
JPH0290082A (ja) 物体への距離“ｈ”を検出する測定装置
JP3108809B2 (ja) データ信号の位相ジッタ測定方法
CN114513196A (zh) 时延补偿值计算方法及装置
CZ287914B6 (cs) Digitální fázový detektor
KR101100906B1 (ko) 위상 검출 장치, 시험 장치 및 조정 방법
KR101827954B1 (ko) 펄스 레이더 장치를 검사하기 위한 고정밀도 지연 장치 및 방법
US7495429B2 (en) Apparatus and method for test, characterization, and calibration of microprocessor-based and digital signal processor-based integrated circuit digital delay lines
JPS62207025A (ja) トリガ起動発振器
JPH05223928A (ja) パルスレーダ
CN110417465B (zh) 光信号的测试方法、系统、装置及可读存储介质
US7649969B2 (en) Timing device with coarse-duration and fine-phase measurement
US6373313B1 (en) Delay time regulation method and delay time regulation circuit
CN116107187B (zh) 时间间隔测量方法、芯片及装置
JP3408486B2 (ja) 装置間の同期回路
JP2622845B2 (ja) 遅延時間測定回路
US7222042B2 (en) System and method of measuring turn-on and turn-off times of an optoelectronic device
JPS5997069A (ja) 超音波式車高測定装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination