CN114512602A - 相变存储器及其制作方法 - Google Patents

相变存储器及其制作方法 Download PDF

Info

Publication number
CN114512602A
CN114512602A CN202210107940.5A CN202210107940A CN114512602A CN 114512602 A CN114512602 A CN 114512602A CN 202210107940 A CN202210107940 A CN 202210107940A CN 114512602 A CN114512602 A CN 114512602A
Authority
CN
China
Prior art keywords
layer
phase change
change memory
insulating layer
gap
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210107940.5A
Other languages
English (en)
Inventor
唐平
刘峻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Original Assignee
Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze River Advanced Storage Industry Innovation Center Co Ltd filed Critical Yangtze River Advanced Storage Industry Innovation Center Co Ltd
Priority to CN202210107940.5A priority Critical patent/CN114512602A/zh
Publication of CN114512602A publication Critical patent/CN114512602A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/861—Thermal details
    • H10N70/8616—Thermal insulation means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80—Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本公开实施例公开了一种相变存储器及其制作方法，所述方法包括：在第一导电层上形成堆叠结构；其中，所述堆叠结构至少包括电极层和相变材料层；沿垂直于所述第一导电层的第一方向，形成贯穿所述堆叠结构和所述第一导电层的第一间隙；形成覆盖所述第一间隙的侧壁的第一绝缘层；形成覆盖所述第一绝缘层的第一连接层；以第一隔热介质填充包括所述第一绝缘层和所述第一连接层的第一间隙，形成第一隔热结构；其中，所述第一连接层用于增加所述第一绝缘层与所述第一隔热结构的黏附力。

Description

相变存储器及其制作方法
技术领域
本公开实施例涉及半导体技术领域，特别涉及一种相变存储器及其制作方法。
背景技术
相变存储器是利用电脉冲信号作用于存储单元上，使存储单元中的相变材料在非晶态和晶态之间发生可逆变化进而实现信息的写入或擦除操作的存储器。进一步地，通过识别非晶态时与晶态时的电阻(例如，非晶态时的高电阻与晶态时的低电阻)，可以实现信息的读取操作。
相变存储器(Phase ChangeMemory，PCM)的存储单元包括电极层和相变材料层。存储单元位于相互垂直的字线与位线的交叉点上。通常，采用缩小存储单元、字线以及位线的尺寸来获得更高存储密度的相变存储器。与此同时，相邻相变存储单元之间的间隔距离的缩小，可能导致相变存储器的性能下降，良率和可靠性降低。所以，当相变存储器的尺寸做到更小时，如何提高相变存储器性能和可靠性成为亟待解决的问题。
发明内容
有鉴于此，本公开实施例提供一种相变存储器及其制作方法。
根据本公开实施例的第一方面，提供一种相变存储器的制作方法，包括：
在第一导电层上形成堆叠结构；其中，所述堆叠结构至少包括电极层和相变材料层；
沿垂直于所述第一导电层的第一方向，形成贯穿所述堆叠结构和所述第一导电层的第一间隙；
形成覆盖所述第一间隙的侧壁的第一绝缘层；
形成覆盖所述第一绝缘层的第一连接层；
以第一隔热介质填充包括所述第一绝缘层和所述第一连接层的第一间隙，形成第一隔热结构；其中，所述第一连接层用于增加所述第一绝缘层与所述第一隔热结构的黏附力。
在一些实施例中，所述形成覆盖所述第一绝缘层的第一连接层包括：
在包括所述第一绝缘层的所述第一间隙的表面旋涂包含所述第一连接层的前驱体的涂布液；
对所述涂布液进行热处理，去除所述涂布液中的溶剂，以形成所述第一连接层。
在一些实施例中，所述第一连接层包括单分子自组装层。
在一些实施例中，所述第一连接层的组成材料包括：氯硅烷、烷氧基硅烷、羟基硅烷或者氨基硅烷中的一种或者多种。
在一些实施例中，所述热处理温度包括：150℃至200℃。
在一些实施例中，所述形成第一隔热结构包括：在包括所述第一连接层的所述第一间隙的表面旋涂包含所述第一隔热介质的涂布液；
对所述涂布液进行固化处理，以形成所述第一隔热结构。
在一些实施例中，所述方法还包括：
形成覆盖所述第一隔热结构和所述堆叠结构的第二导电层；
形成贯穿所述第二导电层和所述堆叠结构的第二间隙；其中，所述第一间隙沿垂直于所述第一方向的第二方向延伸；所述第二间隙沿垂直于所述第一方向的第三方向延伸，所述第三方向垂直于所述第二方向；
形成覆盖所述第二间隙的侧壁的第二绝缘层；
形成覆盖所述第二绝缘层的第二连接层；
以第二隔热介质填充包括所述第二绝缘层和所述第二连接层的第二间隙，形成第二隔热结构；其中，所述第二连接层用于增加所述第二绝缘层与所述第二隔热结构的黏附力。
在一些实施例中，所述方法还包括：
在所述第二导电层表面形成第二个堆叠结构；
沿所述第一方向，形成贯穿所述第二个堆叠结构的第二个第二间隙；
形成覆盖所述第二个第二间隙的第二个第二绝缘层；
形成覆盖所述第二个第二绝缘层的第二个第二连接层；
以所述第二隔热介质填充包括所述第二个第二绝缘层和所述第二个第二连接层的所述第二个第二间隙，形成第二个第二隔热结构。
在一些实施例中，所述方法还包括：
形成覆盖所述第二个第二隔热结构和所述第二个堆叠结构的第二个第一导电层；
形成贯穿所述第二个第一导电层和所述第二个堆叠结构的第二个第一间隙；
形成覆盖所述第二个第一间隙的侧壁的第二个第一绝缘层；
形成覆盖所述第二个第一绝缘层的第二个第一连接层；
以所述第一隔热介质填充包括所述第二个第一绝缘层和所述第二个第一连接层的所述第二个第一间隙，形成第二个第一隔热结构。
根据本公开实施例的第二方面，提供一种相变存储器，包括：
沿第一方向依次层叠设置的第一导电线、相变存储阵列以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且互相垂直；
所述相变存储阵列包括：呈阵列排布的多个相变存储单元，所述相变存储单元垂直于所述第一导电线及所述第二导电线；
第一隔热结构，沿垂直于所述第一方向的第二方向延伸，位于沿第三方向并列设置的相邻两个所述相变存储单元之间；其中，所述第三方向垂直于所述第一方向，且所述第三方向垂直于所述第二方向；
第一绝缘层，位于所述相变存储单元和所述第一隔热结构之间；
第一连接层，位于所述第一绝缘层和所述第一隔热结构之间，用于增加所述第一绝缘层与所述第一隔热结构的黏附力。
在一些实施例中，所述相变存储器还包括：
第二隔热结构，沿所述第三方向延伸，位于沿所述第二方向并列设置的相邻两个所述相变存储单元之间；
第二绝缘层，位于所述相变存储单元和所述第二隔热结构之间；
第二连接层，位于所述第二绝缘层和所述第二隔热结构之间，用于增加所述第二绝缘层与所述第二隔热结构的黏附力。
在一些实施例中，所述第一连接层和所述第二连接层包括单分子自组装层。
在一些实施例中，所述相变存储器还包括：
沿第一方向层叠设置的至少两个所述相变存储阵列；其中，相邻的两个所述相变存储阵列共用所述第一导电线或者所述第二导电线；共用的所述第一导电线或者所述第二导电线，位于所述相邻的两个所述相变存储阵列之间。
相关技术中，通常形成贯穿堆叠结构和第一导电层的间隙，再形成覆盖间隙侧壁的绝缘层，在包括绝缘层的间隙内填充隔热介质以形成隔热结构。因绝缘层与隔热介质之间存在较大的表面张力，使得隔热介质难以对间隙实现完全的填充，导致形成的隔热结构中或隔热结构与相变存储单元之间出现空隙等缺陷，导致隔热性能降低。另外，若形成多个堆叠设置的相变存储单元，该空隙的存在也不利于后续相变存储单元的堆叠，可能降低器件的可靠性。
本公开实施例，形成覆盖第一间隙的侧壁的第一绝缘层，形成覆盖第一绝缘层的第一连接层，以第一隔热介质填充包括第一绝缘层和第一连接层的第一间隙，形成第一隔热结构，并通过第一隔热结构隔离相邻相变存储单元之间的热串扰。相较于相关技术，本公开实施例通过形成第一连接层，增加第一绝缘层与第一隔热结构的黏附力，由此来减少第一隔热结构中以及第一隔热结构和相变存储单元之间产生空隙等缺陷的几率，提高第一隔热结构的隔热性能和质量，有利于保证器件的可靠性较好。
附图说明
图1a至图1d是根据一示例性实施例示出的一种相变存储器的制作方法的示意图；
图2是根据一示例性实施例示出的一种相变存储器的透射电镜图；
图3是根据本公开实施例示出的一种相变存储器的制作方法的流程示意图；
图4a至图4e是根据本公开实施例示出的一种相变存储器的制作方法的示意图；
图5a至图5b是根据本公开实施例示出的一种相变存储器的制作方法的示意图；
图6a至图6f是根据本公开实施例示出的一种相变存储器的制作方法的示意图；
图7a和图7b是根据本公开实施例示出的一种相变存储器的制作方法的示意图；
图8是根据本公开实施例示出的一种相变存储器的三维结构示意图。
具体实施方式
以下结合说明书附图及具体实施例对本公开的技术方案做进一步的详细阐述。
在本公开实施例中，术语“第一”、“第二”等是用于区别类似的对象，而不用于描述特定的顺序或先后次序。
在本公开实施例中，术语“A与B接触”包含A与B直接接触的情形，或者A、B两者之间还间插有其它部件而A间接地与B接触的情形。
在本公开实施例中，术语“层”是指包括具有厚度的区域的材料部分。层可以在下方或上方结构的整体之上延伸，或者可以具有小于下方或上方结构范围的范围。此外，层可以是厚度小于连续结构厚度的均质或非均质连续结构的区域。例如，层可位于连续结构的顶表面和底表面之间，或者层可在连续结构顶表面和底表面处的任何水平面对之间。层可以水平、垂直和/或沿倾斜表面延伸。并且，层可以包括多个子层。
可以理解的是，本公开中的“在……上”、“在……之上”和“在……上方”的含义应当以最宽方式被解读，以使得“在……上”不仅表示其“在”某物“上”且其间没有居间特征或层(即直接在某物上)的含义，而且还包括“在”某物“上”且其间有居间特征或层的含义。
需要说明的是，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其它实施方式。
图1a至图1c是根据一示例性实施例示出的一种相变存储器的制作方法的示意图，图2是根据一示例性实施例示出的一种相变存储器的透射电镜图。结合图1a至图1c所示，该方法包括以下步骤：
步骤一：参照图1a所示，在衬底上形成依次层叠设置的第一导电层1100和堆叠结构；沿垂直于衬底的第一方向(图中z方向)，形成贯穿堆叠结构和第一导电层1100的间隙1011；
步骤二：参照图1b所示，形成覆盖间隙1011的侧壁的绝缘层1310；
步骤三：参照图1c所示，以隔热介质填充包括绝缘层1310的间隙1011，形成隔热结构1510。
具体的，参照图1a所示，堆叠结构包括，沿z方向从下至上依次层叠设置的电极层1210、选通层1220、电极层1230、相变存储层1240、电极层1250。该实施例中，相变存储器的相变存储单元可包括该堆叠结构。
随着相变存储器的集成度越来越高，存储器内部的相变存储单元(堆叠结构)的尺寸以及相邻相变存储单元之间的间隔距离也都越来越小。结合图2所示，在形成如图1c所示的隔热结构1510时，因绝缘层1310与隔热结构1510的组成材料(即上述隔热介质)之间存在一定的表面张力，降低了隔热结构1510的组成材料与绝缘层1310之间的黏附强度，容易造成隔热结构1510中产生空隙等缺陷。
参照图1a所示，间隙1011的深度和堆叠结构的厚度正相关，例如当堆叠结构的厚度越厚时，间隙1011的深度也越深。当堆叠结构的厚度保持不变，减小间隙1011的宽度D1以提高相变存储器的存储密度时，使得间隙1011的深宽比增大，会增加绝缘层1310与隔热介质之间的表面张力，增加隔热结构1510中或隔热结构1510与相变存储单元之间产生空隙等缺陷的几率。
具体的，当间隙1011的深宽比增大时，使得绝缘层1310与隔热介质之间的表面张力增大，绝缘层1310对于隔热介质的黏附力减小，即绝缘层1310阻碍隔热介质进入间隙1011的阻力增大。这会使得相较于进入间隙1011靠近第一导电层1100的中下部(即间隙1011的底部附近)，隔热介质更倾向于在间隙1011相对远离第一导电层1100的位置(即间隙的顶部开口处)堆积，造成间隙1011上部过早封口，隔热介质难以顺利进入间隙1011的中、下部，从而使形成的隔热结构1510的中、下部容易出现空隙缺陷，导致形成的隔热结构质量较差，隔热性能下降，进而降低器件良率和可靠性。
参照图1d所示，当在z方向上可以层叠多个堆叠结构以增加相变存储器的存储密度时，隔热结构1510除了隔绝相邻堆叠结构之间的热串扰和形成电绝缘之外，还需要对位于隔热结构1510上部的另一个堆叠结构进行支撑。隔热结构1510的空隙缺陷会减少隔热结构1510的机械强度，使得位于隔热结构1510上部的堆叠结构得不到有效的支撑，降低器件的稳定性。
有鉴于此，本公开实施例提供一种相变存储器的制作方法。
图3是根据本公开实施例示出的一种相变存储器的制作方法的流程示意图；图4a至图4e是根据本公开实施例示出的一种相变存储器的制作方法的示意图。结合图3、图4a至4e所示，所述方法包括以下步骤：
步骤S100：参照图4a所示，在第一导电层2100上形成堆叠结构；其中，堆叠结构至少包括电极层和相变材料层；
步骤S200：参照图4b所示，沿垂直于第一导电层2100的第一方向，形成贯穿堆叠结构和第一导电层2100的第一间隙2011；
步骤S300：参照图4c所示，形成覆盖第一间隙2011的侧壁的第一绝缘层2310；
步骤S400：参照图4d所示，形成覆盖第一绝缘层2310的第一连接层2410；
步骤S500：参照图4e所示，以第一隔热介质填充包括第一绝缘层2310和第一连接层2410的第一间隙，形成第一隔热结构2510；其中，第一连接层2410用于增加第一绝缘层2310与第一隔热结构2510的黏附力。
具体的，参照图4a所示，堆叠结构可以包括多个电极层和相变材料层，其中电极层可用于传导电信号，相变材料层可作为相变存储层用于数据的存储。
在一些实施例中，参照图4a所示，堆叠结构包括：在第一导电层2100上，沿z方向依次层叠设置的第一电极层2210、选通层2220、第二电极层2230、相变存储层2240、第三电极层2250等功能层。
相变存储器的相变存储单元可以包括：第一电极层2210、选通层2220、第二电极层2230、相变存储层2240和第三电极层2250。其中，各个电极层的组成材料可以相同，可包括金属、或者非晶碳(例如α相碳)。
相变存储层2240的组成材料包括但不限于：基于硫属元素化物的合金，或者其他相变材料。例如，GST(Ge-Sb-Te)合金。
选通层2220的组成材料包括：阈值选择开关(Ovonic threshold switching，OTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。
相变存储器还可包括衬底2000，第一导电层2100可形成于衬底2000上。示例性的，衬底2000的组成材料可包括：单质半导体材料(例如硅、锗)、Ⅲ-Ⅴ族化合物半导体材料、Ⅱ-Ⅵ族化合物半导体材料、有机半导体材料或者本领域已知的其它半导体材料。
参照图4b所示，可以图案化后的光阻(未示出)为蚀刻掩膜层，对堆叠结构进行蚀刻，在第一方向上形成贯穿堆叠结构和第一导电层2100的第一间隙2011，第一间隙2011的底部显露衬底2000。该蚀刻包括但不限于：干法蚀刻、湿法蚀刻或者其任意组合。
本领域技术人员可以根据相变存储器的设计需要，形成更多的第一间隙2011，本公开实施例不作具体限制。第一间隙2011可沿着垂直于第一方向的第二方向延伸，多个第一间隙2011沿着垂直于第一方向的第三方向并列排布，且第二方向垂直于第三方向。第一方向可以是图中的z方向，第二方向可以是图中的y方向，第三方向可以是图中的x方向，后文不再赘述。
示例性的，第一绝缘层2310和第一隔热结构2510的组成材料包括但不限于：氧化硅、氮化硅、氮氧化硅、碳化硅、氮化硅、氧化铝、聚硅氧烷或者聚硅氮烷等绝缘材料。
可以理解的是，参照图4b和图4c所示，在执行步骤S200之后，堆叠结构的侧面通过第一间隙2011的侧壁显露。蚀刻工艺可能会使得堆叠结构的侧面形成锯齿状的蚀刻表面，在执行包括步骤S400至步骤S500的后续步骤中，第一电极层2210、第二电极层2230、或第三电极层2250等导体的侧面可能会出现尖端放电现象，损伤堆叠结构，降低器件稳定性。所以，第一绝缘层2310除了可以对堆叠结构进行支撑之外，还可形成电绝缘以减少堆叠结构之间的尖端放电现象，提高器件的良率，维持器件的稳定性良好。
继续参照图4c所示，第一绝缘层2310还覆盖第一导电层2100通过第一间隙2011侧壁显露的表面，减少第一导电层2100的尖端放电现象，有利于提高器件的良率，维持器件的稳定性良好。
示例性的，堆叠结构、第一绝缘层2310、第一连接层2410以及第一隔热结构2510的形成工艺可以包括本技术领域所知的任何工艺，例如低温化学气相沉积工艺、低压化学气相沉积工艺、快热化学气相沉积工艺、原子层沉积工艺或者等离子体增强化学气相沉积、或者旋涂工艺等。
结合图4b和图4c所示，第一绝缘层2310未覆盖第三电极层2250的上表面，该上表面为第三电极层2250在z方向上相对远离衬底2000的表面。执行步骤S300，在第一间隙2011侧壁沉积绝缘材料以形成第一绝缘层2310时，绝缘材料会覆盖第三电极层2250的上表面，因此，上述方法还可包括通过平坦化工艺去除第三电极层2250上表面的绝缘材料，以形成如图4c所示的第一绝缘层2310。该平坦化工艺包括但不限于：化学机械研磨工艺、干法蚀刻工艺、湿法蚀刻工艺或者其任意组合。
可以理解的是，结合图4c和图4d所示，在执行步骤S400时，会形成覆盖第一绝缘层2310和第三电极层2250上表面的第一连接材料层，因此上述方法还可包括通过平坦化工艺去除第三电极层2250上表面的第一连接材料层，形成如图4d所示的第一连接层2410。
在一些实施例中，所述方法还包括，在第一间隙2011的侧壁沉积绝缘材料，形成覆盖第一间隙2011侧壁和第三电极层2250上表面的绝缘材料层，再形成覆盖绝缘材料层的第一连接材料层，之后执行平坦化工艺，去除第三电极层2250上表面的绝缘材料层和第一连接材料层，形成如图4d所示的第一绝缘层2310和第一连接层2410，以简化工艺步骤，减少制作成本。
在该实施例中，第一连接材料层的形成工艺与绝缘材料层的工艺不相同，第三电极层2250上表面的绝缘材料层可以减少第一连接材料层形成工艺对于第三电极层2250的损伤。并且，由于绝缘材料层对第三电极层2250的保护，使得第一连接材料层不会直接接触到第三电极层2250，所以扩大第一连接材料层的工艺窗口对第三电极层2250的损伤较小，甚至不会有损伤，利于第一连接材料层的工艺选择，即利于第一连接层2410的工艺选择。
例如，可采用化学气相沉积工艺形成绝缘材料层，采用等离子体增强化学沉积工艺形成第一连接材料层。绝缘材料层可减少等离子体对第三电极层2250的损伤，利于第一连接材料层工艺窗口的扩大。在另外一些实施例中，将第一连接材料层的形成气体经过高温自由基化，再进行后续的成膜反应，以提高反应活性。因此，绝缘材料层可以减少第三电极层2250在高温环境中的损坏和热氧化，维持器件性能良好。
参照图5a所示，第一连接层2410可具有粗糙的表面，提高与步骤S500中第一隔热介质接触的摩擦力，由此来增加第一绝缘层2310与第一隔热结构2510的黏附力，减少第一隔热结构2510中以及第一隔热结构2510和相变存储单元之间产生空隙等缺陷的几率，提高隔热性能，提高器件稳定性。
在一些实施例中，第一连接层2410的粗糙表面可以通过控制成膜工艺参数来形成。例如，当采取化学气相沉积工艺形成第一连接层2410时，可以通过控制沉积过程中反应气体的流量、反应温度、工作压力等参数，达到控制薄膜沉积速率，以达到控制薄膜粗糙度的目的。
示例性的，可以增加反应气体流量、增加反应温度、增加工作压力等工艺参数，增加薄膜的沉积速率。由于薄膜沉积速率的增加，会使得薄膜颗粒度增大，薄膜表面的粗糙度也随之增大。可以理解的是，根据第一连接层2410的组成材料的不同，成膜时的化学和/或物理反应也不同，针对不同薄膜的沉积速率的调节会有不同的工艺参数调节方法，本公开对此不作限制。
在一些实施例中，还可通过气体或者液体对第一连接层2410表面进行腐蚀，或者通过高能粒子轰击第一连接层2410表面，以此在第一连接层2410表面形成粗糙表面，或者增加第一连接层2410表面的粗糙度。
在一些实施例中，在步骤S500中，第一连接层2410表面中包括有与第一绝缘层2310和第一隔热介质相亲和的基团，通过基团与基团之间的相互吸引来增加第一绝缘层2310和第一隔热结构2510之间的黏附力。
在另外一些实施例中，第一隔热介质可经过化学和/或物理的成膜反应形成第一隔热结构2510。在形成第一隔热结构2510的过程中，第一连接层2410表面的基团可以与第一隔热介质之间形成共价键等化学键，以此来增加第一绝缘层2310和第一隔热结构2510之间的黏附力，减少第一隔热结构2510的空隙缺陷，提高隔热性能，以此提高器件稳定性。
在一些实施例中，第一连接层2410的表面具有线状、树枝状、网状的支链结构，以增加第一绝缘层2310与第一隔热结构2510的黏附力，减少第一隔热结构2510的空隙缺陷的产生，提高隔热性能。第一连接层2410表面的支链结构由其组成材料提供，例如：聚硅氮烷、聚硅氧烷、烷氧基硅烷、羟基硅烷或者氨基硅烷等。
在一些实施例中，第一连接层2410表面的支链结构中包括有与第一绝缘层2310和第一隔热介质相亲和的基团，由此来减少第一绝缘层2310与第一隔热介质之间的表面张力，增加第一绝缘层2310与第一隔热介质之间的黏附力，有利于第一隔热介质对第一间隙2011的填充，由此减少第一隔热结构2510的空隙缺陷。可以理解的是，基团之间的相互亲和可以是相同基团之间的亲和，也可以是不同基团之间的亲和。
在一些实施例中，参照图4e所示，执行步骤S500形成第一隔热结构2510之后，还可对第一隔热结构2510执行热处理退火工艺，减少第一隔热结构2510的应力集中现象，提高器件的稳定性。因此，上述方法还可包括对第一隔热结构2510进行热处理。
在该实施例中，第一连接层2410除用于增加第一绝缘层2310与第一隔热结构2510的黏附力，还可与第一绝缘层2310共同用于减少热处理工艺对相变存储单元的损伤，减少相变存储单元在热处理工艺中的热氧化，降低相变存储单元失效的风险，维持器件的稳定性良好。
在一些实施例中，形成覆盖第一绝缘层2310的第一连接层2410包括：
在包括第一绝缘层2310的第一间隙2011的表面旋涂包含第一连接层2410的前驱体的涂布液；
对涂布液进行热处理，去除涂布液中的溶剂，以形成第一连接层2410。
可以理解的是，第一连接层2410位于第一绝缘层2310和第一隔热结构2510之间，用于连接两个膜结构，增加第一绝缘层2310和第一隔热结构2510之间的黏附力。对于第一绝缘层2310与第一隔热结构2510不同的组成材料，需要赋予第一连接层2410不同的功能属性，使得第一绝缘层2310与第一隔热结构2510达到更优的亲和性。
在薄膜制作领域，除了根据所需的膜结构性能来选择已知的材料之外，还可以对成膜材料的分子结构进行设计，赋予其所需的相关属性。例如，可以采用分子自组装工艺来对分子结构进行设计。
分子自组装是在热力学平衡条件下进行的分子重排过程。分子自组装包括分子识别过程，分子识别是指某给定受体对作用物或者给体有选择地结合并产生某种特定功能的过程，包括分子间有几何尺寸、形状上的相互识别，或者分子对氢键、π-π相互作用(例如苯环等环状结构之间的相互吸引)等非共价相互作用力的识别。
因此，分子自组装可以利用分子彼此间的识别、结合特征，引入相关基团、键型来实现相关功能的可选择性。相较于利用共价键、离子键等强化学键之间的反应来合成某种单一组分的化合物结构，分子自组装结构更注重于官能团之间的自发吸引与聚集，其反应条件相对共价键、离子键之间的反应要简单。
所以，在一些实施例中，第一连接层2410可以利用沉积工艺，形成单一组分的膜层，例如，氧化硅、氮化硅、氮氧化硅等。在另外一些实施例中，第一连接层2410可以利用分子自组装工艺，形成具有不同基团的自组装分子层，该自组装分子层可以是包括多种化合物分子的混合结构。
自组装工艺可以通过气相沉积的方式实施，也可在溶液系统中进行。
在一些实施例中，采用旋涂的方式，将包含有第一连接层2410前驱体的涂布液旋涂到包括有相变存储器的晶圆的表面，对晶圆进行热处理，去除涂布液中的溶剂，以形成第一连接层2410。相较于气相沉积，涂布液可以为反应物提供更好的分散度，利于反应物之间充分的接触，提高自组装分子层的成膜均一性。
参照图5b所示，针对不同的第一绝缘层2310与第一隔热结构2510，可采用分子自组装工艺对第一连接层2410的分子类型、结构进行设计，使其具有增加第一绝缘层2310和第一隔热结构2510黏附力的属性。
在一些实施例中，第一连接层2410可包括第一端基2411、骨架2412以及第二端基2413。第一端基2411、第二端基2413与骨架2412之间通过共价键或者非共价键的形式连接。骨架2412可包括一个或者多个聚集的线型、树枝状、网状的分子结构，为第一端基2411和第二端基2413提供接触和分子识别位点，以构成第一连接层2410。其中，第一端基2411与第一绝缘层2310相亲和，第二端基2413与第一隔热结构2510相亲和，以此增加第一绝缘层2310和第一隔热结构2510的黏附力。
可以理解的是，该实施例中的亲和包括基团与基团之间的相互吸引，不涉及化学反应，即第一端基2411并不参与第一绝缘层2310的成膜反应，第二端基2413也不参与第一隔热结构2510的成膜反应。
在另外一些实施例中，第一连接层2410的第二端基2413会参与第一隔热结构2510的成膜反应，以此增加第一绝缘层2310和第一隔热结构的黏附力。
第一端基2411和第二端基2413包括但不限于：氢键、羟基、氮-氢键、硅-氢键、硅-氮键、硅-氧键等基团。
可以理解的是，根据第一绝缘层2310和第一隔热结构2510的组成以及形成工艺的不同，可选择不同的第一端基2411和第二端基2413。本公开对具体基团组成不做限制。
通过分子自组装工艺形成第一连接层2410时，第一连接层2410可包括多分子自组装层或者单分子自组装层。多分子自组装层可包括多个单分子自组装层的堆叠。
在一些实施例中，参照图5b所示，第一连接层2410包括单分子自组装层。
可以理解的是，结合图4e、图5a以及图5b所示，较大厚度的多分子自组装层会增大第一连接层2410的厚度，使得包括第一绝缘层2310和第一连接层2410的第一间隙2011的深宽比增大，不利于步骤S500中第一隔热介质的填充。并且，在图4b中的第一间隙2011宽度不变的情况下，较大厚度的第一连接层2410会减少图4e中第一隔热结构2510的厚度，降低隔热性能，降低器件的稳定性。
相较于多分子自组装层，单分子自组装层具有更小的膜层厚度，以此可以减少第一连接层2410的厚度。更小厚度的第一连接层2410，利于第一隔热介质对第一间隙2011的填充，有利于保持第一隔热结构2510的较大厚度以维持良好的隔热性能，维持器件的稳定性良好，也有利于第一连接层2410工艺窗口的扩大。
在一些实施例中，第一连接层的组成材料包括：氯硅烷、烷氧基硅烷、羟基硅烷或者氨基硅烷中的一种或者多种。
以分子自组装工艺形成第一连接层2410的过程中，第一连接层2410的组成材料(前驱体)利用分子间的氢键、π-π相互作用和/或基团间的相互亲和吸引等非共价键、非离子键的相互作用力的方式进行成膜反应。
在相关的半导体技术领域，第一绝缘层2310与第一隔热结构2510用于存储单元之间的相互隔离，通常采用含硅的绝缘材料制成。本公开实施例中选用硅烷类的材料形成第一连接层2410，以进一步提升第一连接层2410、第一绝缘层2310以及第一隔热结构2510的亲和性。
示例性的，硅烷类材料以硅为中心原子，硅烷分子通式可包括XnSiY4-n，其中n为正整数，X和/或Y是参与分子自组装反应的官能团。X和Y可包括：卤元素、氢元素、烷氧基、羟基、氨基、芳基、取代芳基中的一种或者多种，X和Y可以是相同的官能团也可以是不同的官能团。
在一些实施例中，X和/或Y官能团可发生水解，生成羟基，羟基之间形成氢键引发分子自组装过程。例如，氯硅烷中的氯元素，烷氧基硅烷中的烷氧基。
在一些实施例中，X和/或Y官能团在溶剂中因其自身包括有羟基、氨基等极性键，可不经水解就可提供氢键。例如，羟基硅烷中的羟基，氨基硅烷中的氨基。
在一些实施例中，X和/或Y官能团中包括具有苯环的芳基，苯环与苯环之间的π-π吸引也可引发分子自组装反应。
可以理解的是，参照图5b所示，在一些实施例中，X和/或Y官能团可作为分子自组装反应的官能团，形成第一连接层2410的第一端基2411和第二端基2413，例如形成氢键或者羟基等基团。在另外一些实施例中，X和/或Y官能团自身可提供第一端基2411和第二端基2413，例如X和/或Y为羟基或者氨基等基团。
在一些实施例中，热处理温度包括：150℃至200℃。
将溶解有第一连接层2410前驱体的涂布液旋涂填充进包括第一绝缘层2310的第一间隙2011后，对位于第一间隙2011中的涂布液进行热处理。该热处理可以加快前驱体分子间热运动，加速分子自组装的反应速率，同时该过程还伴随着涂布液中溶剂的蒸发。
可以理解的是，该热处理温度可高于涂布液中的溶剂沸点温度。然而，当热处理的温度太高，会使得溶剂蒸发过快，使第一连接层2410的表面出现龟裂现象，造成第一连接层2410从第一绝缘层2310表面脱落，不利于第一隔热结构2510的形成，降低器件稳定性。因此，热处理温度并非越高越好。
在一些实施例中，可在低温下对第一间隙2011进行涂布液旋涂，低温可以是低于涂布液中的溶剂沸点温度，例如低温的温度范围可为20℃至100℃。可以理解的是，在低于涂布液溶剂沸点时，可对涂布液进行加热，以使涂布液活化，利于第一连接层2410的形成。
在一些实施例中，结合图4d和图4e所示，形成第一隔热结构2510包括：
在包括第一连接层2410的第一间隙2011的表面旋涂包含第一隔热介质的涂布液；
对涂布液进行固化处理，以形成第一隔热结构2510。
第一隔热结构2510可以通过沉积第一隔热介质的方式形成，也可通过旋涂工艺形成。
旋涂工艺广泛应用于高深宽比、大面积的立体复杂结构的填充。旋涂工艺是利用液体材料的流动性来对待填充结构进行填充，固化后再形成硬质的膜结构。相比于沉积工艺的逐层沉积，旋涂工艺对于复杂立体结构的填充更具优势，能减少因为沉积方向的限制或者其他结构的遮挡而出现空隙缺陷的几率。
可以理解的是，参照图4b所示，在相变存储器的制作工艺中，第一间隙2011用于划分、隔离存储单元，所以相变存储器中具有大量的第一间隙2011待填充，旋涂工艺直接将液体材料涂布到晶圆表面完成填充，节约工艺时间。
这里，第一隔热结构2510可以包括硬质的聚合物绝缘结构，例如：聚硅氧烷、聚硅氮烷或者其他硅化聚合物。第一隔热介质是形成第一隔热结构2510的前驱体，可以是第一隔热结构2510的单体或者低聚体，例如硅氧烷或者硅氮烷。本公开实施例的第一隔热结构2510包括高分子聚合物膜结构。
相较于低分子的隔热结构，高分子聚合物中包括有网状、树枝状的分子结构，使第一隔热结构2510具有更致密的结构，更良好的隔热性能和绝缘性能，也具有更稳定的机械性能，为器件提供更为稳定的支撑。
固化工艺包括热处理工艺，即对旋涂有涂布液的晶圆进行加热，使得第一隔热介质交联聚合，形成硬质的第一隔热结构。
具体的，采用旋涂工艺形成第一隔热结构2510可包括：先将溶解有第一隔热介质的涂布液旋涂到晶圆上，然后执行固化工艺形成第一隔热结构2510。
在一些实施例中，固化工艺可分为多个阶段的热处理进行。先执行低温热处理，温度为100℃至300℃，用以蒸发涂布液中的溶剂，并活化第一隔热介质；再执行高温热处理，温度为300℃至500℃，使第一隔热介质反应形成第一隔热结构2510。
氧化硅具有较好的延展性和阶梯覆盖性，具有较好的绝缘性和隔热性，在半导体制造领域具有较广泛的使用，制造工艺也较成熟。下面以第一绝缘层2310为氧化硅为例对本公开进行解释说明。
在一些实施例中，参照图5b所示，第一端基2411中的羟基、硅-氧键等基团可与第一绝缘层2310亲和。第一隔热介质包括有：硅-氢键、硅-氧键、硅-氮键等基团。第二端基2413中的硅-氧键、硅-氮键等基团可与其亲和。由此，第一连接层2410可增加第一绝缘层2310和第一隔热结构2510的黏附力，减少第一隔热结构2510空隙缺陷的产生。
在另外一些实施例中，参照图5b所示，在第一隔热结构2510的固化工艺中，第一隔热介质中包括的羟基、硅-氢键等基团会发生脱水缩合，以形成第一隔热结构2510。在此过程中，第一连接层2410的第二端基2413中包括的氢键、羟基等基团会参与固化工艺中的脱水缩合反应，以此增加第一绝缘层2310和第一隔热结构2510的黏附力，减少第一隔热结构2510的空隙缺陷。
可以理解的是，脱水缩合反应可以发生在氢键与羟基之间，也可发生在羟基与羟基之间。
在一些实施例中，所述方法还包括：
参照图6a所示，形成覆盖第一隔热结构2510和堆叠结构的第二导电层2600；
参照图6b和图4b所示，形成贯穿第二导电层2600和堆叠结构的第二间隙2012；其中，第一间隙2011沿垂直于第一方向的第二方向延伸；第二间隙2012沿垂直于第一方向的第三方向延伸，第三方向垂直于第二方向；
参照图6c所示，形成覆盖第二间隙2012的侧壁的第二绝缘层2320；
参照图6d所示，形成覆盖第二绝缘层2320的第二连接层2420；
参照图6e所示，以第二隔热介质填充包括第二绝缘层2320和第二连接层2420的第二间隙2012，形成第二隔热结构2520；其中，所述第二连接层2420用于增加第二绝缘层2320与第二隔热结构2520的黏附力。
第二导电层2600与第一导电层2100的组成材料可以相同。可以理解的是，参照图6b所示，形成的第二间隙2012将第二导电层2600分割为第二导电线2600，本公开采用相同的附图标记表示第二导电层和第二导电线，以便于说明。
结合图4b和图6b所示，第一导电线2100同第一间隙2011的延伸方向一致，沿y方向延伸；第二导电线2600同第二间隙2012的延伸方向一致，沿x方向延伸。
需要强调的是，第一间隙2011贯穿第一导电层2100，并从第一间隙2011的底部显露衬底2000；第二间隙2012贯穿第二导电层2600和堆叠结构，不贯穿第一导电层2100(第一导电线)。第一间隙2011与第二间隙2012垂直相交。
可以理解的是，形成第二间隙2012的工艺可与步骤S200相同，形成第二绝缘层2320的工艺可与步骤S300相同，形成第二隔热结构2520的工艺可与步骤S500相同，第二隔热介质可与第一隔热介质相同。
在一些实施例中，参照图7a所示，所述方法还包括：
在第二导电层2600表面形成第二个堆叠结构；
沿第一方向，形成贯穿第二个堆叠结构的第二个第二间隙；
形成覆盖第二个第二间隙的第二个第二绝缘层2320b；
形成覆盖第二个第二绝缘层的第二个第二连接层2420b；
以第二隔热介质填充包括第二个第二绝缘层2320b和第二个第二连接层2420b的第二个第二间隙，形成第二个第二隔热结构2520b。
在一些实施例中，参照图7a和图7b所示，所述方法还包括：
形成覆盖第二个第二隔热结构2520b和第二个堆叠结构的第二个第一导电层2100b；
形成贯穿第二个第一导电层2100b和第二个堆叠结构的第二个第一间隙；
形成覆盖第二个第一间隙的侧壁的第二个第一绝缘层2310b；
形成覆盖第二个第一绝缘层2310b的第二个第一连接层2410b；
以第一隔热介质填充包括第二个第一绝缘层2310b和第二个第一连接层2410b的第二个第一间隙，形成第二个第一隔热结构2510b。
在一些实施例中，参照图6f所示，一种相变存储器，包括：
沿第一方向依次层叠设置的第一导电线2100、相变存储阵列以及第二导电线2600；其中，第一导电线2100和第二导电线2600平行于同一平面且互相垂直；
相变存储阵列包括：呈阵列排布的多个相变存储单元，相变存储单元垂直于第一导电线2100及第二导电线2600；
第一隔热结构2510，沿垂直于第一方向的第二方向延伸，位于沿第三方向并列设置的相邻两个相变存储单元之间；其中，第三方向垂直于第一方向，且第三方向垂直于第二方向；
第一绝缘层2310，位于相变存储单元和第一隔热结构2510之间；
第一连接层2410，位于第一绝缘层2310和第一隔热结构2510之间，用于增加第一绝缘层2310与第一隔热结构2510的黏附力。
图8是根据本公开实施例示出的一种相变存储器的三维结构示意图，参照图8所示，第一导电线2100在垂直于z方向的xoy平面上的投影与第二导电线2600在该xoy平面上的投影互相垂直。第一导电线2100的组成材料包括导电材料。导电材料包括但不限于钨、钴、铜、铝、金、银、镍或者多晶硅等。第一导电线2100和第二导电线2600可分别作为相变存储器的字线或者位线，例如第一导电线2100作为字线，第二导电线2600作为位线。
相变存储单元包括：在第一导电线2100上，沿z方向依次层叠设置的第一电极层2210、选通层2220、第二电极层2230、相变存储层2240、第三电极层2250等功能层。
第一电极层2210、第二电极层2230和第三电极层2250的组成材料可包括：金属、或者非晶碳(例如α相碳)。第一电极层2210、第二电极层2230和第三电极层2250的组成材料可以相同。第一电极层2210、第二电极层2230和第三电极层2250，用于传导电信号。
选通层2220的组成材料包括：阈值选择开关(Ovonic threshold switching，OTS)材料，例如ZnaTeb、GeaTeb、NbaOb或者SiaAsbTec等。选通层2220可用于控制存储单元的导通与断开，当施加到选通层2220上的电压超过选通层2220的阈值电压时，选通层2220导通，存储单元处于导通状态，有电流通过；当施加到选通层2220上的电压低于选通层2220的阈值电压时，选通层2220断开，存储单元处于断开状态，无电流通过。
相变存储层2240的组成材料可包括：基于硫属元素化物的合金。例如，GST(Ge-Sb-Te)合金。相变存储层2240的组成材料还可包括任何本领域内已知的其他相变材料。电信号作用于相变存储层2240，使相变存储层2240在非晶态和晶态之间发生可逆变化，通过改变相变存储层2240的晶态类型，可以实现信息的写入、擦除，通过识别非晶态时与晶态时的电阻(例如，非晶态时的高电阻与晶态时的低电阻)，可以实现存储信息的读取操作。
示例性的，第一绝缘层2310和第一隔热结构2510的组成材料包括但不限于：氧化硅、氮化硅、氮氧化硅、碳化硅、氮化硅、氧化铝、聚硅氧烷或者聚硅氮烷等绝缘材料。
第一连接层2410的组成材料包括但不限于：氧化硅、氮化硅、氮氧化硅、碳化硅、氮化硅、氧化铝、聚硅氧烷、聚硅氮烷、氯硅烷、烷氧基硅烷、羟基硅烷或者氨基硅烷等绝缘材料。
在一些实施例中，第一连接层2410具有粗糙的表面，由此增加第一绝缘层2310和第一隔热结构2510的黏附力，减少第一隔热结构2510空隙缺陷的产生。
在一些实施例中，第一连接层2410表面具有与第一绝缘层2310以及第一隔热结构相亲和的基团，由此增加第一隔热结构2510的黏附力。在另外一些实施例中，第一连接层2410表面具有参与第一隔热结构2510成膜反应的基团，以此增加第一绝缘层2310和第一个隔热结构2510间的黏附力，减少第一隔热结构2510空隙缺陷的产生，维持器件的稳定性良好。
在一些实施例中，参照图6e所示，该相变存储器还包括：
第二隔热结构2520，沿第三方向延伸，位于沿第二方向并列设置的相邻两个相变存储单元之间；
第二绝缘层2320，位于相变存储单元和第二隔热结构2520之间；
第二连接层2420，位于第二绝缘层2320和第二隔热结构2520之间，用于增加第二绝缘层2320与第二隔热结构2520的黏附力。
结合图6e和图6f所示，第一隔热结构2510沿y方向延伸，第二隔热结构2520沿x方向延伸，第一隔热结构2510与第二隔热结构2520垂直相交。
在一些实施例中，第一连接层2410和第二连接层2420包括单分子自组装层。
第一连接层2410和第二连接层2420可包括多分子自组装层和单分子自组装层。相较于多分子自组装层，形成单分子自组装层需要更少的反应时间，具有更小的膜层厚度，以此可以减少第一连接层2410和2420的厚度，利于第一隔热结构2510和第二隔热结构2520的工艺窗口的扩大。
在一些实施例中，参照图7a和图7b所示，该相变存储器还包括：
沿第一方向层叠设置的至少两个相变存储阵列；其中，相邻的两个相变存储阵列共用第一导电线2100或者第二导电线2600；共用的第一导电线2100或者第二导电线2600，位于相邻的两个相变存储阵列之间。
结合图7a和图7b所示，第一个相变存储阵列包括相变存储单元2200a，第二个相变存储阵列包括相变存储单元2200b，第一个相变存储阵列和第二个相变存储阵列沿z方向层叠排布，且第一个相变存储阵列相对靠近衬底2000，第二个相变存储阵列相对远离衬底2000。
可以理解的是，在形成相变存储单元2200b的过程中，第二导电线2500与上部的相变存储阵列的相变存储单元2200b直接接触。并且，上部的相变存储阵列的第一导电线2100b位于相变存储单元2200b的上方，而下部的相变存储阵列的第一导电线2100a位于相变存储单元2200a的下方。
在一些实施例中，参照图7b和图8所示，在z方向上，相邻的两个层叠设置的相变存储单元之间设置有第一导电线2100或者第二导电线2600，用于电连接相邻的两个相变存储单元，以减少导电线的数量。例如，相变存储单元2200a和相变存储单元2200b可以共用相同的第二导电线2600，第二导电线2600可作为位线，第一导电线2100a和第二个第一导电线2100b作为字线；或者第二导电线2600作为字线，第一导电线2100a和第二个第一导电线2100b则作为位线。第一导电线2100a(或者第一导电线2100b)在垂直于z方向的xoy平面上的投影与第二导电线2600在该xoy平面上的投影互相垂直。
本公开不局限图中所示出的两层相变存储阵列的层叠，可以有更多的相变存储阵列的层叠，每一个相变存储阵列中可以包含多个相变存储单元。示例性地，当相变存储器包括层叠设置的m个相变存储阵列，m为大于2的整数时，第二导电线2600位于第2n-1个相变存储阵列和第2n个相变存储阵列之间；第一导电线2100位于第2n个相变存储阵列和第2n+1个相变存储阵列之间，n为正整数，2n+1小于或者等于m。第一导电线2100在垂直于z方向的xoy平面上的投影与第二导电线2600在该xoy平面上的投影互相垂直。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (13)

1.一种相变存储器的制作方法，其特征在于，包括：
在第一导电层上形成堆叠结构；其中，所述堆叠结构至少包括电极层和相变材料层；
沿垂直于所述第一导电层的第一方向，形成贯穿所述堆叠结构和所述第一导电层的第一间隙；
形成覆盖所述第一间隙的侧壁的第一绝缘层；
形成覆盖所述第一绝缘层的第一连接层；
以第一隔热介质填充包括所述第一绝缘层和所述第一连接层的第一间隙，形成第一隔热结构；其中，所述第一连接层用于增加所述第一绝缘层与所述第一隔热结构的黏附力。
2.根据权利要求1所述的方法，其特征在于，
所述形成覆盖所述第一绝缘层的第一连接层包括：
在包括所述第一绝缘层的所述第一间隙的表面旋涂包含所述第一连接层的前驱体的涂布液；
对所述涂布液进行热处理，去除所述涂布液中的溶剂，以形成所述第一连接层。
3.根据权利要求2所述的方法，其特征在于，所述第一连接层包括单分子自组装层。
4.根据权利要求2所述的方法，其特征在于，所述第一连接层的组成材料包括：氯硅烷、烷氧基硅烷、羟基硅烷或者氨基硅烷中的一种或者多种。
5.根据权利要求2所述的方法，其特征在于，所述热处理温度包括：150℃至200℃。
6.根据权利要求1所述的方法，其特征在于，所述形成第一隔热结构包括：
在包括所述第一连接层的所述第一间隙的表面旋涂包含所述第一隔热介质的涂布液；
对所述涂布液进行固化处理，以形成所述第一隔热结构。
7.根据权利要求1所述的方法，其特征在于，所述方法还包括：
形成覆盖所述第一隔热结构和所述堆叠结构的第二导电层；
形成贯穿所述第二导电层和所述堆叠结构的第二间隙；其中，所述第一间隙沿垂直于所述第一方向的第二方向延伸；所述第二间隙沿垂直于所述第一方向的第三方向延伸，所述第三方向垂直于所述第二方向；
形成覆盖所述第二间隙的侧壁的第二绝缘层；
形成覆盖所述第二绝缘层的第二连接层；
以第二隔热介质填充包括所述第二绝缘层和所述第二连接层的第二间隙，形成第二隔热结构；其中，所述第二连接层用于增加所述第二绝缘层与所述第二隔热结构的黏附力。
8.根据权利要求7所述的方法，其特征在于，所述方法还包括：
在所述第二导电层表面形成第二个堆叠结构；
沿所述第一方向，形成贯穿所述第二个堆叠结构的第二个第二间隙；
形成覆盖所述第二个第二间隙的第二个第二绝缘层；
形成覆盖所述第二个第二绝缘层的第二个第二连接层；
以所述第二隔热介质填充包括所述第二个第二绝缘层和所述第二个第二连接层的所述第二个第二间隙，形成第二个第二隔热结构。
9.根据权利要求8所述的方法，其特征在于，所述方法还包括：
形成覆盖所述第二个第二隔热结构和所述第二个堆叠结构的第二个第一导电层；
形成贯穿所述第二个第一导电层和所述第二个堆叠结构的第二个第一间隙；
形成覆盖所述第二个第一间隙的侧壁的第二个第一绝缘层；
形成覆盖所述第二个第一绝缘层的第二个第一连接层；
以所述第一隔热介质填充包括所述第二个第一绝缘层和所述第二个第一连接层的所述第二个第一间隙，形成第二个第一隔热结构。
10.一种相变存储器，其特征在于，包括：
沿第一方向依次层叠设置的第一导电线、相变存储阵列以及第二导电线；其中，所述第一导电线和所述第二导电线平行于同一平面且互相垂直；
所述相变存储阵列包括：呈阵列排布的多个相变存储单元，所述相变存储单元垂直于所述第一导电线及所述第二导电线；
第一隔热结构，沿垂直于所述第一方向的第二方向延伸，位于沿第三方向并列设置的相邻两个所述相变存储单元之间；其中，所述第三方向垂直于所述第一方向，且所述第三方向垂直于所述第二方向；
第一绝缘层，位于所述相变存储单元和所述第一隔热结构之间；
第一连接层，位于所述第一绝缘层和所述第一隔热结构之间，用于增加所述第一绝缘层与所述第一隔热结构的黏附力。
11.根据权利要求10所述的相变存储器，其特征在于，所述相变存储器还包括：
第二隔热结构，沿所述第三方向延伸，位于沿所述第二方向并列设置的相邻两个所述相变存储单元之间；
第二绝缘层，位于所述相变存储单元和所述第二隔热结构之间；
第二连接层，位于所述第二绝缘层和所述第二隔热结构之间，用于增加所述第二绝缘层与所述第二隔热结构的黏附力。
12.根据权利要求11所述的相变存储器，其特征在于，所述第一连接层和所述第二连接层包括单分子自组装层。
13.根据权利要求12所述的相变存储器，其特征在于，所述相变存储器还包括：
沿第一方向层叠设置的至少两个所述相变存储阵列；其中，相邻的两个所述相变存储阵列共用所述第一导电线或者所述第二导电线；共用的所述第一导电线或者所述第二导电线，位于所述相邻的两个所述相变存储阵列之间。
CN202210107940.5A 2022-01-28 2022-01-28 相变存储器及其制作方法 Pending CN114512602A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210107940.5A CN114512602A (zh) 2022-01-28 2022-01-28 相变存储器及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210107940.5A CN114512602A (zh) 2022-01-28 2022-01-28 相变存储器及其制作方法

Publications (1)

Publication Number Publication Date
CN114512602A true CN114512602A (zh) 2022-05-17

Family

ID=81552571

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210107940.5A Pending CN114512602A (zh) 2022-01-28 2022-01-28 相变存储器及其制作方法

Country Status (1)

Country Link
CN (1) CN114512602A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1860624A (zh) * 2003-09-30 2006-11-08 印芬龙科技股份有限公司 用于存储应用的材料和单元结构
KR20090052571A (ko) * 2007-11-21 2009-05-26 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US20130148398A1 (en) * 2011-12-13 2013-06-13 SK Hynix Inc. Three-dimensional non-volatile memory device, memory system including the same and method of manufacturing the same
CN111106262A (zh) * 2019-12-06 2020-05-05 武汉华星光电半导体显示技术有限公司 封装结构及其制备方法
CN112582536A (zh) * 2020-12-10 2021-03-30 长江先进存储产业创新中心有限责任公司 一种半导体器件及其制备方法
CN113838974A (zh) * 2021-09-24 2021-12-24 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法
CN113871415A (zh) * 2021-11-17 2021-12-31 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1860624A (zh) * 2003-09-30 2006-11-08 印芬龙科技股份有限公司 用于存储应用的材料和单元结构
KR20090052571A (ko) * 2007-11-21 2009-05-26 주식회사 하이닉스반도체 상변화 메모리 소자 및 그 제조 방법
US20130148398A1 (en) * 2011-12-13 2013-06-13 SK Hynix Inc. Three-dimensional non-volatile memory device, memory system including the same and method of manufacturing the same
CN111106262A (zh) * 2019-12-06 2020-05-05 武汉华星光电半导体显示技术有限公司 封装结构及其制备方法
CN112582536A (zh) * 2020-12-10 2021-03-30 长江先进存储产业创新中心有限责任公司 一种半导体器件及其制备方法
CN113838974A (zh) * 2021-09-24 2021-12-24 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法
CN113871415A (zh) * 2021-11-17 2021-12-31 长江先进存储产业创新中心有限责任公司 相变存储器及其制备方法

Similar Documents

Publication Publication Date Title
Ding et al. Configurable multi-state non-volatile memory behaviors in Ti 3 C 2 nanosheets
US9761797B2 (en) Methods of forming structures
US7539038B2 (en) Nonvolatile nanochannel memory device using organic-inorganic complex mesoporous material
CN102859662B (zh) 用于互连的自对准阻挡层和封盖层
US8263465B2 (en) Method of forming memory with floating gates including self-aligned metal nanodots using a coupling layer
US7288782B1 (en) Use of Ta-capped metal line to improve formation of memory element films
TWI299180B (zh)
TWI389366B (zh) 用於記憶體元件陣列互連之聚合物介電質
US7129133B1 (en) Method and structure of memory element plug with conductive Ta removed from sidewall at region of memory element film
CN102844856A (zh) 在通孔和刻蚀结构中形成并图案化共形绝缘层的方法
JP2011086950A (ja) 溶液プロセスによる電解質をベースにした電解デバイス
JP2006523954A (ja) 超小型電子相互接続構造の多層キャップ障壁
JP2011503876A (ja) 原子層堆積プロセス
WO2010065874A2 (en) High concentration nitrogen-containing germanium telluride based memory devices and processes of making
KR101155108B1 (ko) 전하저장층 및 그의 형성 방법, 이를 이용한 비휘발성 메모리 장치 및 그의 제조 방법
CN1969386B (zh) 采用嵌入聚合物中的纳米晶体的闪存装置
KR20210110172A (ko) 유동가능 갭-충전 유전체로부터의 디라미네이션을 억제하기 위한 기술들
Noori et al. Phase-change memory by GeSbTe electrodeposition in crossbar arrays
WO2012010479A1 (en) Method and structure to improve the conductivity of narrow copper filled vias
CN114512602A (zh) 相变存储器及其制作方法
Li et al. Van der Waals Epitaxy of Horizontally Orientated Bismuth Iodide/Silicon Heterostructure for Nonvolatile Resistive‐Switching Memory with Multistate Data Storage
TWI343602B (en) Method for manufacturing semiconductor device
CN110600475A (zh) 通孔填充方法以及三维存储器的制备方法
CN102034927B (zh) 阻抗存储器制作方法以及阻抗存储器
CN113838974A (zh) 相变存储器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination