CN102034927B - 阻抗存储器制作方法以及阻抗存储器 - Google Patents

阻抗存储器制作方法以及阻抗存储器 Download PDF

Info

Publication number
CN102034927B
CN102034927B CN2009101964304A CN200910196430A CN102034927B CN 102034927 B CN102034927 B CN 102034927B CN 2009101964304 A CN2009101964304 A CN 2009101964304A CN 200910196430 A CN200910196430 A CN 200910196430A CN 102034927 B CN102034927 B CN 102034927B
Authority
CN
China
Prior art keywords
nitride
variable resistor
metal oxide
layer
bottom electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2009101964304A
Other languages
English (en)
Other versions
CN102034927A (zh
Inventor
黄晓辉
鲍震雷
季明华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2009101964304A priority Critical patent/CN102034927B/zh
Publication of CN102034927A publication Critical patent/CN102034927A/zh
Application granted granted Critical
Publication of CN102034927B publication Critical patent/CN102034927B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种阻抗存储器的制作方法,包括:在衬底上沉积下电极阻挡层,并在下电极阻挡层上形成用于容纳下电极的凹槽;在凹槽内填充下电极材料,形成下电极;在下电极阻挡层以及下电极上形成可变电阻金属氧化层;在可变电阻金属氧化层上形成上电极;刻蚀掉上电极所在区域以外的可变电阻金属氧化层;在可变电阻金属氧化层的侧面沉积边缘阻挡层。本发明同时公开了一种阻抗存储器。应用本发明所述的技术方案,能够较好地维持可变电阻金属氧化层中的金属原子数和氧原子数不变。

Description

阻抗存储器制作方法以及阻抗存储器
技术领域
本发明涉及半导体制造技术,特别涉及一种阻抗存储器制作方法以及一种阻抗存储器。
背景技术
作为一种速度快、存储密度高、成本低、制造简单且与半导体制造技术中的互补金属氧化物半导体(CMOS)等制作工艺兼容良好的新型存储技术,新一代非易失性存储器阻抗存储器(RRAM)受到了越来越多的关注。
阻抗存储器主要由上电极、下电极以及位于上下电极之间的可变电阻金属氧化层三部分组成。其中,核心部分是具有两种电阻状态的可变电阻金属氧化层。若向该可变电阻金属氧化层施加一定方向的电压脉冲,其电阻值会发生突变并成为低阻值,若从相同或者另一个方向施加电压脉冲,则会使其电阻值变为高阻值,阻抗存储器就是利用可变电阻金属氧化层阻值高低这两种状态来存储数据的。
可变电阻金属氧化层可由钙钛矿氧化物(Perovskite Oxides)、过渡金属氧化物(Transition Metal Oxides)、固态电解液(Solid State Electeolyte)以及聚合物(Polymers)等材料构成。通常,多采用过渡金属氧化物,如铜的氧化物(Cu-Oxide)、钨的氧化物(W-Oxide)、钛的氧化物(Ti-Oxide)、钴的氧化物(Co-Oxide)以及镍的氧化物(Ni-Oxide)等。
图1为现有阻抗存储器的制作方法的流程图。如图1所示,主要包括:
步骤11:在衬底上沉积第一金属层。
这里所提到的衬底需要具备导电功能,通常是指现有半导体制作技术中CMOS等器件后段制作过程中形成的互连结构,如铜通孔以及钨塞等,以便与后续形成的下电极实现电连接。
现有技术中提供了两种沉积方式,即物理气相沉积(PVD)和化学气相沉积(CVD)。其中,PVD是指利用某种物理过程,例如蒸发或溅射实现物质的转移,即原子或离子由源转移到硅片表面,沉积成薄膜;而CVD是指将含有构成薄膜元素的气态反应剂或液态反应剂的蒸气及所需其它气体引入反应室,并在硅片表面通过化学反应生成薄膜的过程,沉积的薄膜的厚度与沉积时间成正比。在实际应用中,可根据需要选择其中的任一方式。
步骤12:对所沉积的第一金属层进行部分氧化,将氧化部分作为可变电阻金属氧化层,将未氧化部分作为下电极。
具体氧化方式不限,比如,可采用热氧化方式,即将硅片放置于高温反应室内,并向反应室内通入氧气,使氧原子与金属原子相结合,即发生化学反应,从而得到金属氧化物。
步骤13:在可变电阻金属氧化层上沉积第二金属层,将该第二金属层作为上电极。
步骤11和13中所沉积的金属可根据需要任意设置。
但是,图1所示制作方法在实际应用中会存在一定的问题:
通过上述介绍可知,可变电阻金属氧化层是通过对第一金属层进行氧化得到的,假设第一金属层的材料为铜,那么可变电阻金属氧化层的材料就是氧化铜,而下电极由于未经过氧化,所以其材料仍是铜,这样一来,下电极中的铜原子的密度就会明显大于可变电阻金属氧化层中的铜原子的密度。那么,下电极中的铜原子就会向可变电阻金属氧化层中迁移,从而改变可变电阻金属氧化层中的铜原子和氧原子的比例。而实验显示,只有当铜原子和氧原子的比例维持在一定范围内时,可变电阻金属氧化层才会呈现出稳定的工作状态,也就是说,如果铜原子的比例过高,就会导致可变电阻金属氧化层的性能下降,进而导致整个阻抗存储器的性能下降。
另外,即使不是因为密度差别的原因,可变电阻金属氧化层中的铜原子以及氧原子本身也具有迁移性,这种迁移可能体现在各个方向。比如,通过可变电阻金属氧化层的侧壁或上电极向外迁移等,尤其是当阻抗存储器由于某种原因温度升高时,这种迁移现象会更加明显。
无论是上述下电极中的铜原子向可变电阻金属氧化层内迁移,还是可变电阻金属氧化层中的金属原子和氧原子向外迁移,这些均会导致阻抗存储器的性能下降。
发明内容
有鉴于此,本发明提供一种阻抗存储器的制作方法,能够较好地维持可变电阻金属氧化层中的金属原子数和氧原子数不变。
本发明同时提供一种阻抗存储器,能够较好地维持可变电阻金属氧化层中的金属原子数和氧原子数不变。
为达到上述目的,本发明实施例的技术方案是这样实现的:
一种阻抗存储器的制作方法,该方法包括:
在衬底上沉积下电极阻挡层,并在下电极阻挡层上形成用于容纳下电极的凹槽;
在凹槽内填充电极材料,形成下电极;
在下电极阻挡层以及下电极上形成可变电阻金属氧化层;
在可变电阻金属氧化层上形成上电极;所述下电极材料和上电极材料均为能够防止所述可变电阻金属氧化层中的金属原子和氧原子向外迁移,且自身原子不会向所述可变电阻金属氧化层内迁移的材料;
刻蚀掉上电极所在区域以外的可变电阻金属氧化层,并在刻蚀后的可变电阻金属氧化层的侧面沉积边缘阻挡层。
较佳地,所述在下电极阻挡层以及下电极上形成可变电阻金属氧化层包括:
通过溅射或化学气相淀积工艺在下电极阻挡层以及下电极上沉积金属层;
通过氧化工艺将沉积的金属层氧化为金属氧化物。
较佳地,
当所述可变电阻金属氧化层材料为氧化铜时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钨时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化镍时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钛时,所述下电极阻挡层材料为化硅;所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钴时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅。
较佳地,所述在下电极阻挡层以及下电极上形成可变电阻金属氧化层之后,进一步包括:通过离子注入工艺向所述可变电阻金属氧化层中注入杂质。
较佳地,所述杂质为氧、氟、氮、氯或硅。
一种阻抗存储器,包括:下电极、上电极以及位于所述下电极和上电极之间的可变电阻金属氧化层;其中,所述可变电阻金属氧化层的侧面沉积有边缘阻挡层;另外,所述下电极材料和上电极材料均为能够防止所述可变电阻金属氧化层中的金属原子和氧原子向外迁移,且自身原子不会向所述可变电阻金属氧化层内迁移的材料。
较佳地,
当所述可变电阻金属氧化层材料为氧化铜时,所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钨时,所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化镍时,所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钛时,所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钴时,所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅。
可见,采用本发明的技术方案,可变电阻金属氧化层不再通过直接氧化下电极材料来形成,而且,上下电极材料均为能够防止可变电阻金属氧化层中的金属原子和氧原子向外迁移,且自身原子不会向可变电阻金属氧化层内迁移的材料,同时,在可变电阻金属氧化层的侧面沉积边缘阻挡层,这样,相当于将整个可变电阻金属氧化层封闭了起来,不但防止了外界的金属原子等向可变电阻金属氧化层内迁移,而且也防止了可变电阻金属氧化层中的金属原子和氧原子向外迁移,从而维持了可变电阻金属氧化层中的金属原子数和氧原子数不变,进而提高了阻抗存储器的性能。
附图说明
图1为现有阻抗存储器的制作方法的流程图。
图2为本发明阻抗存储器的制作方法的流程图。
图3为本发明实施例中形成的下电极阻挡层的示意图。
图4为本发明实施例中形成的用于容纳下电极的凹槽示意图。
图5为本发明实施例中沉积完下电极材料后的示意图。
图6为本发明实施例中形成的下电极示意图。
图7为本发明实施例中形成的可变电阻金属氧化层的示意图。
图8为本发明实施例中对可变电阻金属氧化层进行离子注入的示意图。
图9为本发明实施例中沉积的上电极材料示意图。
图10为本发明实施例中形成的上电极的示意图。
图11为本发明实施例中刻蚀后的可变电阻金属氧化层的示意图。
图12为本发明实施例中沉积边缘阻挡层后的效果示意图。
图13为本发明实施例中当可变电阻金属氧化层材料为氧化铜时,阻抗存储器各部分的材料示意图。
图14为本发明实施例中当可变电阻金属氧化层材料为氧化钨时,阻抗存储器各部分的材料示意图。
图15为本发明实施例中当可变电阻金属氧化层材料为氧化镍时,阻抗存储器各部分的材料示意图。
图16为本发明实施例中当可变电阻金属氧化层材料为氧化钛时,阻抗存储器各部分的材料示意图。
图17为本发明实施例中当可变电阻金属氧化层材料为氧化钴时,阻抗存储器各部分的材料示意图。
具体实施方式
针对现有技术中存在的问题,本发明提出一种新的阻抗存储器制作方法,以降低可变电阻金属氧化层中的金属原子和氧原子发生迁移的可能性。
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
图2为本发明阻抗存储器的制作方法的流程图。本实施例所述阻抗存储器同样包括下电极、上电极以及位于上下电极之间的可变电阻金属氧化层三部分。如图2所示,包括以下步骤:
步骤21:在衬底上沉积下电极阻挡层,并通过光刻和刻蚀工艺在下电极阻挡层上形成用于容纳下电极的凹槽。
这里所提到的衬底需要具备导电功能,通常是指现有半导体制作技术中CMOS等器件后段制作过程中形成的互连结构,如铜通孔以及钨塞等,以便与后续形成的下电极实现电连接。
本步骤中,首先通过沉积工艺在衬底上沉积下电极阻挡层。如图3所示,图3为本发明实施例中形成的下电极阻挡层的示意图。
然后,通过光刻工艺在下电极阻挡层上形成待刻蚀的图形;之后,通过刻蚀工艺刻蚀下电极阻挡层,形成用于容纳下电极的凹槽。图4为本发明实施例中形成的用于容纳下电极的凹槽示意图。
光刻和刻蚀均为半导体制作技术中广为应用的工艺。其中,光刻工艺主要用于将待刻蚀的图形转移到硅片上,具体到本示例中,即转移到下电极阻挡层上。光刻工艺的实现主要包括:对硅片表面进行清洗、脱水和成膜处理;在处理后的硅片表面旋涂一层光刻胶;依次进行对准、曝光和显影等。
刻蚀是一种通过物理或化学的方法有选择地从硅片表面去除不需要的材料的过程;现有工艺中提供了两种刻蚀方式,即干法刻蚀和湿法刻蚀。其中,干法刻蚀是指将硅片表面曝露于等离子体中,使等离子体与硅片表面未被光刻胶保护的区域发生物理或化学反应,从而去除该区域的表面材料;而湿法刻蚀是指将硅片浸泡在一定的试剂溶液中,使没有被光刻胶保护的区域的表面与试剂发生化学反应而被去除。
步骤22:在凹槽内以及下电极阻挡层上沉积下电极材料,并通过CMP工艺研磨至下电极阻挡层,形成下电极。
本步骤中,首先通过沉积工艺在所形成的凹槽内以及下电极阻挡层上沉积下电极材料,该下电极材料需要与衬底以及下电极阻挡层之间具有较好的附着性,并能够防止后续形成的可变电阻金属氧化层中的金属原子和氧原子向下迁移,同时不能和可变电阻金属氧化层发生反应,自身的原子不能向可变电阻金属氧化层中迁移。所述下电极材料可以是氮化钽(TaN)、氮化钛(TiN)或氮化钨(WxN)等。图5为本发明实施例中沉积完下电极材料后的示意图。
之后,通过CMP工艺对图5所示结构进行研磨,去除下电极阻挡层上的下电极材料,从而形成下电极,如图6所示,图6为本发明实施例中形成的下电极示意图。
步骤23:通过沉积和氧化工艺在下电极阻挡层以及下电极上形成可变电阻金属氧化层。
所述沉积工艺可以是指溅射或化学气相沉积。溅射属于PVD沉积方式中的一种:在真空系统中充入惰性气体,在高压电场作用下,气体放电形成的离子被强电场加速,轰击靶材料,使靶离子逸出并被溅射到硅片上,从而形成所需的一层薄膜。
本步骤中,首先通过溅射或化学气相沉积工艺在下电极阻挡层以及下电极上沉积金属层,所述金属可以是铜(Cu)、钨(W)、钛(Ti)、钴(Co)或镍(Ni)等。之后,将沉积的金属层氧化为金属氧化物,从而得到可变电阻金属氧化层。具体氧化方式不限,比如,可以采用热氧化方式,即将硅片放置于高温反应室内,并向反应室内通入氧气,使氧原子与金属原子相结合,即发生化学反应,从而得到金属氧化物。
根据实际应用中对于可变电阻金属氧化层的性能要求的不同,可对沉积的金属层进行全部氧化,也可只进行部分氧化。如图7所示,图7为本发明实施例中形成的可变电阻金属氧化层的示意图。
另外,为了提高可变电阻金属氧化层的性能,如提高金属氧化物的热稳定性,还可进一步通过离子注入工艺向可变电阻金属氧化层中注入一定量的杂质,该杂质可以是氧(O)、氟(F)、氮(N)、氯(CI)或硅(Si)等。
图8为本发明实施例中对可变电阻金属氧化层进行离子注入的示意图。离子注入是指将具有很高能量的离子束入射到材料中,离子束与材料中的原子或分子将发生一系列的物理和化学作用,使得入射离子能量逐渐损失,最后停留在材料中,并引起材料的成份和结构等发生变化,从而优化材料本身的性能,或获得某些新的优异性能。目前的半导体制作技术中,离子注入工艺已经得到了广泛的应用。
步骤24:在可变电阻金属氧化层上沉积上电极材料,并通过光刻和刻蚀工艺形成上电极。
本步骤中,首先在可变电阻金属氧化层上沉积一层上电极材料,如图9所示,图9为本发明实施例中沉积的上电极材料示意图。然后,通过光刻工艺在沉积的上电极材料上形成待刻蚀的上电极图形,之后,通过干法刻蚀工艺刻蚀得到最终所需的上电极,如图10所示,图10为本发明实施例中形成的上电极的示意图。其中,所述上电极材料需要能够防止可变电阻金属氧化层中金属原子和氧原子向上迁移,并且不能和可变电阻金属氧化层发生反应,自身的原子不能向可变电阻金属氧化层中迁移,通常,可以是TaN、TiN或WxN等。
需要说明的是,本实施例主要涉及的是阻抗存储器的制作过程,对于上下电极以及可变电阻金属氧化物层的横向尺寸和纵向厚度等均不作要求,可根据实际需要而定。
步骤25:刻蚀掉上电极所在区域以外的可变电阻金属氧化层。
通过刻蚀,使得可变电阻金属氧化层和上电极的侧面对齐。刻蚀方式可以湿法刻蚀,也可以是干法刻蚀。
理想情况下,刻蚀后的可变电阻金属氧化层的侧面和上电极的侧面应该完全对齐,但是,由于实际的刻蚀过程会同时在横向和纵向两个方向上发生作用,所以实际刻蚀后的可变电阻金属氧化层的侧面相比于上电极的侧面会略缩进去一些。如图11所示,图11为本发明实施例中刻蚀后的可变电阻金属氧化层的示意图。
步骤26:在可变电阻金属氧化层的侧面沉积边缘阻挡层。
所述边缘阻挡层的材料通常为氮化硅。
需要说明的是,虽然本发明所述方案只需在可变电阻金属氧化层的侧面沉积边缘阻挡层即可,但由于沉积工艺本身的原因,沉积后的效果通常如图12所示,图12为本发明实施例中沉积边缘阻挡层后的效果示意图,即在上电极的上面、侧面、可变电阻金属氧化层的侧面,以及露出的下电极阻挡层上均会沉积上边缘阻挡层,而且这样的实际效果会更好。
至此,即完成了本实施例所述阻抗存储器的制作过程。
另外,上述实施例中,仅对上下电极的材料进行了概括性的说明,比如,可以是TaN、TiN或WxN等,在实际应用中,为了使上下电极可以更好地起到防止可变电阻金属氧化层中的金属原子和氧原子迁移等作用,根据可变电阻金属氧化层材料的不同,上下电极的材料以及其它各部分的材料可具体选择如下:
1)可变电阻金属氧化层材料为氧化铜(CuxO)
图13为本发明实施例中当可变电阻金属氧化层材料为氧化铜时,阻抗存储器各部分的材料示意图。如图13所示,下电极阻挡层材料为氮化硅(SiN),下电极材料为TaN或TiN,上电极材料同样为TaN或TiN,边缘阻挡层材料为SiN。
2)可变电阻金属氧化层材料为氧化钨(WxO)
图14为本发明实施例中当可变电阻金属氧化层材料为氧化钨时,阻抗存储器各部分的材料示意图。如图14所示,下电极阻挡层材料为SiN,下电极材料为WxN、TaN或TiN,上电极的材料同样为WxN、TaN或TiN,边缘阻挡层材料为SiN。
3)可变电阻金属氧化层材料为氧化镍(NixO)
图15为本发明实施例中当可变电阻金属氧化层材料为氧化镍时,阻抗存储器各部分的材料示意图。如图15所示,下电极阻挡层材料为SiN,下电极材料为WxN、TaN或TiN,上电极的材料同样为WxN、TaN或TiN,边缘阻挡层材料为SiN。
4)可变电阻金属氧化层材料为氧化钛(TixO)
图16为本发明实施例中当可变电阻金属氧化层材料为氧化钛时,阻抗存储器各部分的材料示意图。如图16所示,下电极阻挡层材料为SiN,下电极材料为TaN或TiN,上电极的材料同样为TaN或TiN,边缘阻挡层材料为SiN。
5)可变电阻金属氧化层材料为氧化钴(CoxO)
图17为本发明实施例中当可变电阻金属氧化层的材料为氧化钴时,阻抗存储器各部分的材料示意图。如图17所示,下电极阻挡层材料为SiN,下电极材料为TaN或TiN,上电极的材料同样为TaN或TiN,边缘阻挡层材料为SiN。
另外,当阻抗存储器各部分的材料分别为上述1)~5)等不同情况时,其对应的衬底也将不同。比如,当阻抗金属氧化层材料为氧化铜时,对应的衬底上的互连结构通常为铜通孔,当阻抗金属氧化层材料为氧化钨时,对应的衬底上的互连结构通常为钨塞,由于这些内容与本发明所述方案无直接关系,故不作一一介绍。
总之,采用本发明的技术方案,可变电阻金属氧化层不再通过直接氧化下电极材料来形成,而且,上下电极材料均为能够防止可变电阻金属氧化层中的金属原子和氧原子向外迁移,且自身原子不会向可变电阻金属氧化层内迁移的材料,同时,在可变电阻金属氧化层的侧面沉积边缘阻挡层,这样,相当于将整个可变电阻金属氧化层封闭了起来,不但防止了外界的金属原子等向可变电阻金属氧化层内迁移,而且也防止了可变电阻金属氧化层中的金属原子和氧原子向外迁移,从而维持了可变电阻金属氧化层中的金属原子数和氧原子数不变,进而提高了阻抗存储器的性能。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (5)

1.一种阻抗存储器的制作方法,该方法包括:
在衬底上沉积下电极阻挡层,并在下电极阻挡层上形成用于容纳下电极的凹槽;
在凹槽内填充下电极材料,形成下电极;
在下电极阻挡层以及下电极上形成可变电阻金属氧化层;
在可变电阻金属氧化层上形成上电极;所述下电极材料和上电极材料均选用能够防止所述可变电阻金属氧化层中的金属原子和氧原子向外迁移,且自身原子不会向所述可变电阻金属氧化层内迁移的材料;
刻蚀掉上电极所在区域以外的可变电阻金属氧化层,并在刻蚀后的可变电阻金属氧化层的侧面沉积边缘阻挡层;
其中,
当所述可变电阻金属氧化层材料为氧化铜时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钨时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化镍时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钛时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钴时,所述下电极阻挡层材料为氮化硅;所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅。
2.根据权利要求1所述的方法,其特征在于,所述在下电极阻挡层以及下电极上形成可变电阻金属氧化层包括:
通过溅射或化学气相淀积工艺在下电极阻挡层以及下电极上沉积金属层;
通过氧化工艺将沉积的金属层氧化为金属氧化物。
3.根据权利要求1或2所述的方法,其特征在于,所述在下电极阻挡层以及下电极上形成可变电阻金属氧化层之后,进一步包括:通过离子注入工艺向所述可变电阻金属氧化层中注入杂质。
4.根据权利要求3所述的方法,其特征在于,所述杂质为氧、氟、氮、氯或硅。
5.一种阻抗存储器,包括:下电极、上电极以及位于所述下电极和上电极之间的可变电阻金属氧化层;其中,所述可变电阻金属氧化层的侧面沉积有边缘阻挡层,另外,所述下电极材料和上电极材料均为能够防止所述可变电阻金属氧化层中的金属原子和氧原子向外迁移,且自身原子不会向所述可变电阻金属氧化层内迁移的材料;
其中,
当所述可变电阻金属氧化层材料为氧化铜时,所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钨时,所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化镍时,所述下电极材料为氮化钨、氮化钽或氮化钛;所述上电极材料为氮化钨、氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钛时,所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅;
当所述可变电阻金属氧化层材料为氧化钴时,所述下电极材料为氮化钽或氮化钛;所述上电极材料为氮化钽或氮化钛;所述边缘阻挡层材料为氮化硅。
CN2009101964304A 2009-09-25 2009-09-25 阻抗存储器制作方法以及阻抗存储器 Expired - Fee Related CN102034927B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009101964304A CN102034927B (zh) 2009-09-25 2009-09-25 阻抗存储器制作方法以及阻抗存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009101964304A CN102034927B (zh) 2009-09-25 2009-09-25 阻抗存储器制作方法以及阻抗存储器

Publications (2)

Publication Number Publication Date
CN102034927A CN102034927A (zh) 2011-04-27
CN102034927B true CN102034927B (zh) 2012-11-28

Family

ID=43887528

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101964304A Expired - Fee Related CN102034927B (zh) 2009-09-25 2009-09-25 阻抗存储器制作方法以及阻抗存储器

Country Status (1)

Country Link
CN (1) CN102034927B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105098067B (zh) * 2014-05-22 2017-10-17 旺宏电子股份有限公司 半导体结构、电阻式存储单元结构及半导体结构的制造方法
CN106033792B (zh) * 2015-03-20 2019-04-09 中国科学院微电子研究所 一种电阻随机存储器及其制备方法
CN112635517A (zh) * 2020-12-18 2021-04-09 华虹半导体(无锡)有限公司 在mosfet铜介质上沉积rram底电极的工艺方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071843A (zh) * 2007-05-18 2007-11-14 中国科学院上海微系统与信息技术研究所 一种电阻存储器的器件单元结构及制作方法
CN101159309A (zh) * 2007-11-08 2008-04-09 复旦大学 一种低功耗电阻存储器的实现方法
CN101162759A (zh) * 2007-11-02 2008-04-16 北京大学 氮化钛/氧化锌电阻式随机存储器的存储单元及制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101071843A (zh) * 2007-05-18 2007-11-14 中国科学院上海微系统与信息技术研究所 一种电阻存储器的器件单元结构及制作方法
CN101162759A (zh) * 2007-11-02 2008-04-16 北京大学 氮化钛/氧化锌电阻式随机存储器的存储单元及制备方法
CN101159309A (zh) * 2007-11-08 2008-04-09 复旦大学 一种低功耗电阻存储器的实现方法

Also Published As

Publication number Publication date
CN102034927A (zh) 2011-04-27

Similar Documents

Publication Publication Date Title
US10056546B2 (en) Metal nitride keyhole or spacer phase change memory cell structures
Cheng et al. 3D cross-point phase-change memory for storage-class memory
US6858482B2 (en) Method of manufacture of programmable switching circuits and memory cells employing a glass layer
US7397060B2 (en) Pipe shaped phase change memory
KR101890501B1 (ko) 불균일한 표면상에 금속을 형성하는 방법 및 불균일한 표면상에 결합된 구조물
US8373149B2 (en) Resistance change element and manufacturing method thereof
US8105859B2 (en) In via formed phase change memory cell with recessed pillar heater
CN102484114B (zh) 非易失性半导体存储装置及其制造方法
US8415661B2 (en) Methods of self-aligned growth of chalcogenide memory access device
US9219231B2 (en) Phase change memory cells with surfactant layers
CN111052376B (zh) 三维存储器阵列
KR20150010645A (ko) 저항성 랜덤 억세스 메모리 소자를 제조하는 방법
US20130026436A1 (en) Phase change memory electrode with sheath for reduced programming current
US7754586B2 (en) Method of surface treating a phase change layer and method of manufacturing a phase change memory device using the same
CN102034927B (zh) 阻抗存储器制作方法以及阻抗存储器
US8106394B2 (en) Multi-layer storage node, resistive random access memory device including a multi-layer storage node and methods of manufacturing the same
US11476417B2 (en) Phase change memory and method of fabricating the same
US8138056B2 (en) Thermally insulated phase change material memory cells with pillar structure
US20090200533A1 (en) Resistive Memory Element and Method of Fabrication
KR20100032581A (ko) 상변화 기억 소자의 제조방법
US11800817B2 (en) Phase change memory cell galvanic corrosion prevention
WO2022089359A1 (en) Improved fill-in confined cell pcm devices
US20240099164A1 (en) Phase change memory cell
US20240099168A1 (en) Phase change memory cell
CN102487122A (zh) 非挥发性电阻转变存储器及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING

Effective date: 20121116

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121116

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: Semiconductor Manufacturing International (Beijing) Corporation

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121128

Termination date: 20190925