CN114512492A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN114512492A
CN114512492A CN202111281567.7A CN202111281567A CN114512492A CN 114512492 A CN114512492 A CN 114512492A CN 202111281567 A CN202111281567 A CN 202111281567A CN 114512492 A CN114512492 A CN 114512492A
Authority
CN
China
Prior art keywords
insulating film
film
gate electrode
memory
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111281567.7A
Other languages
English (en)
Inventor
王彦哲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN114512492A publication Critical patent/CN114512492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/408—Electrodes ; Multistep manufacturing processes therefor with an insulating layer with a particular dielectric or electrostatic property, e.g. with static charges or for controlling trapped charges or moving ions, or with a plate acting on the insulator potential or the insulator charges, e.g. for controlling charges effect or potential distribution in the insulating layer, or with a semi-insulating layer contacting directly the semiconductor surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本公开涉及半导体器件。存储器栅极经由作为存储器元件的栅极绝缘体的绝缘膜形成在半导体衬底上。绝缘膜包括第一绝缘膜、在第一绝缘膜上的第二绝缘膜、在第二绝缘膜上的第三绝缘膜和在第三绝缘膜上的第四绝缘膜。第二绝缘膜是具有电荷累积功能的绝缘膜。第一绝缘膜和第三绝缘膜中的每个的带隙大于第二绝缘膜的带隙。第三绝缘膜由包含金属元素和氧的高介电常数材料形成。第四绝缘膜是氧化硅膜或氮氧化硅膜并且与存储器栅极电极相邻。

Description

半导体器件
相关申请的交叉引用
于2020年11月16日提交的日本专利申请号2020-189964的公开内容(包括说明书、附图和摘要)，通过整体引用并入本文。
技术领域
本发明涉及半导体器件，并且例如适用于包括存储器元件的半导体器件。
背景技术
作为一种电可擦除可编程的非易失性半导体存储器设备，EEPROM(电可擦除可编程只读存储器)得到了广泛的应用。
下面列出了公开的技术。目前广泛使用的以闪存为代表的存储器设备包括：在MISFET(金属绝缘体半导体场效应晶体管)的栅极电极下方、导电且被氧化膜包围的浮置栅极电极或俘获绝缘膜，其中浮置栅极或俘获绝缘膜中的电荷累积状态被用作存储器信息，并且作为晶体管的阈值被读取。该俘获绝缘膜是能够累积电荷的绝缘膜，例如氮化硅膜。通过将电荷注入这样的电荷累积区并且从其中释放电荷，来移动MISFET的阈值，从而可以完成存储器元件的操作。与使用导电浮置栅极膜作为电荷累积区的情况相比，由于电荷离散地累积，数据保持的可靠性更好，因为数据保持的可靠性更好，氮化硅膜上方和下方的氧化膜的厚度可以更薄，并且用于编程和擦除的电压可以更低。
[专利文献1]日本未审查专利申请公开号2019-91820。
专利文献1公开了一种涉及包括存储器元件的半导体器件的技术。
发明内容
需要改进包括存储器元件的半导体器件的性能。
根据本说明书的描述和附图，其他问题和新颖特征将清楚。
根据一个实施例，半导体器件包括半导体衬底和经由第一栅极绝缘膜形成在半导体衬底上的第一栅极电极。第一栅绝缘层包括第一绝缘层、在第一绝缘层上的第二绝缘层、在第二绝缘层上的第三绝缘层和在第三绝缘层上的第四绝缘层。第二绝缘膜是具有电荷累积功能的绝缘膜，第一绝缘膜和第三绝缘膜的带隙均大于第二绝缘膜的带隙。第三绝缘膜由包含金属元素和氧的高介电常数材料制成。第四绝缘膜是氧化硅膜或氮氧化硅膜并且与第一栅极电极相邻。
根据一个实施例，可以提高半导体器件的性能。
附图说明
图1是一个实施例的半导体器件的主要部分的截面图；
图2是一个实施例的半导体器件的主要部分的截面图；
图3是一个实施例的半导体器件的主要部分的截面图；
图4是用于说明一个实施例的半导体器件中的存储器元件的能带结构的说明图；
图5是一个实施例的半导体器件的制造过程中的主要部分的截面图；
图6是继图5之后的半导体器件的制造过程中的主要部分的截面图；
图7是继图6之后的半导体器件的制造过程中的主要部分的截面图；
图8是继图7之后的半导体器件的制造过程中的主要部分的截面图；
图9是继图8之后的半导体器件的制造过程中的主要部分的截面图；
图10是继图9之后的半导体器件的制造过程中的主要部分的截面图；
图11是继图10之后的半导体器件的制造过程中的主要部分的截面图；
图12是继图11之后的半导体器件的制造过程中的主要部分的截面图；
图13是继图12之后的半导体器件的制造过程中的主要部分的截面图；
图14是继图13之后的半导体器件的制造过程中的主要部分的截面图；
图15是继图14之后的半导体器件的制造过程中的主要部分的截面图；14.
图16是继图15之后的半导体器件的制造过程中的主要部分的截面图；
图17是继图16之后的半导体器件的制造过程中的主要部分的截面图；
图18是继图17之后的半导体器件的制造过程中的主要部分的截面图；
图19是示出第一研究示例的存储器元件的主要部分的截面图；
图20是示出第一研究示例的存储器元件的能带结构的说明图；
图21是示出第二研究示例的存储器元件的主要部分的截面图；
图22是示出第二研究示例的存储器元件的能带结构的说明图；
图23是示出第三研究示例的存储器元件的主要部分的截面图；
图24是示出第三研究示例的存储器元件的能带结构的说明图；以及
图25是修改示例的半导体器件的主要部分的截面图。
具体实施方式
下面的实施例将在必要时为方便起见而分为多个实施例或部分进行描述。但是，除非另有说明，否则它们之间并非没有关联，而是具有一种关系，其中一个实施例或部分是另一实施例或部分的一部分或全部的变化、细节或补充说明。另外，在以下实施例中，当提及元素等的数目(包括件数、数值、数量、范围等)时，除非另有说明或原则上明确限定为特定数目，否则均不限于特定数目并且可以大于或小于特定数目。此外，在以下实施例中，不言而喻，除非另有说明或原则上明确认为是必不可少的，否则其组成部分(包括组成步骤等)并不一定是必不可少的。类似地，在以下实施例中，当提及组件的形状、位置关系等时，除非另有说明并且原则上清楚地认为是不同的情况，否则与实施例的基本相似或接近的组件的形状、位置关系等都被包括在内。对于上述数值和范围也同样如此。
以下，基于附图对实施例进行描述。注意，在用于描述实施例的整个附图中，具有相同功能的组件由相同的附图标记表示，并且省略其重复描述。在以下描述的实施例中，除非特别必要，否则相同或相似部分的描述原则上不再赘述。
在实施例中所参考的附图中，为了便于理解附图，即使在截面图中也可以省略阴影线。此外，为了便于理解附图，即使在平面图中也可以添加阴影。
实施例
<关于半导体器件的结构>
将参考附图描述该实施例的半导体器件。图1至图3是本实施例的半导体器件的主要部分的截面图。图2是示出图1的半导体器件的放大部分的局部放大截面图，图3是示出进一步放大的图2的一部分的局部放大截面图。图4是示出存储器元件MC的能带结构的说明图。
本实施例的半导体器件是包括非易失性存储器(非易失性存储器元件、闪存和非易失性半导体存储器装置)的半导体器件。图1是存储器元件形成区的主要部分的截面图，存储器元件形成区是其中形成有存储器元件MC的区域，存储器元件MC形成非易失性存储器。注意，图1和图2示出了与形成存储器元件MC的存储器栅极电极MG和控制栅极电极CG的延伸方向(与图1和图2的纸面垂直的方向)垂直的截面。在图3中，从图2以放大方式示出了半导体衬底SB的一部分、栅极电极MG、以及插入在它们之间的绝缘膜MZ。图4示出了在沿着图3中的线A-A的位置处的能带结构。即，图4是在图1至图3所示的存储器元件MC中、在厚度方向(绝缘膜MZ的厚度方向)上在跨夹在半导体衬底SB与存储器栅极电极MG之间的绝缘膜MZ的位置处的能量的能带图，图4的横轴对应于厚度方向上的位置，图4的纵轴对应于能量。
如图1和图2所示，在半导体衬底SB上，形成有包括存储器晶体管和控制晶体管的非易失性存储器的存储器元件(存储元件、存储器单元)MC。实际上，在半导体衬底SB上以阵列形式形成有多个存储器元件MC。
如图1和图2所示，非易失性存储器的存储器元件MC是分裂栅存储器元件，并且是通过将具有控制栅极电极CG的控制晶体管和具有存储器栅极电极MG的存储器晶体管的两个MISFET连接而获得的。
这里，包括栅极绝缘膜和具有电荷累积部分的存储器栅极电极MG的MISFET被称为存储器晶体管，并且包括栅极绝缘膜和控制栅极电极CG的MISFET被称为控制晶体管。由于控制晶体管是存储器单元选择晶体管，因此也可以将其视为选择晶体管。
以下，将详细描述存储器元件MC的构造。
如图1至图3所示，非易失性存储器的存储器元件MC具有形成在半导体衬底SB的p型阱PW中的用于源极和漏极的n型半导体区MS、MD、经由绝缘膜GF形成在半导体衬底SB(p型阱PW)上的控制栅极电极CG、以及经由绝缘膜MZ形成在半导体衬底SB(p型阱PW)上的存储器栅极电极MG。绝缘膜GF形成在控制栅极电极CG与半导体衬底SB(p型阱PW)之间。此外，绝缘膜MZ形成在存储器栅极电极MG与半导体衬底SB(p型阱PW)之间。
在存储器栅极电极MG的侧壁的两侧，形成有侧壁绝缘膜SP，并且控制栅极电极CG和存储器栅极电极MG经由侧壁绝缘膜SP相邻。即，在控制栅极电极CG与存储器栅极电极MG之间，插入有侧壁绝缘膜SP。
侧壁绝缘膜SP由氧化硅膜OX和氮化硅膜NT的堆叠膜形成。形成侧壁绝缘膜SP的氧化硅膜OX与存储器栅极电极MG相邻，并且形成侧壁绝缘膜SP的氧化硅膜OX插入在构成侧壁绝缘膜SP的氮化硅膜NT与存储器栅极电极MG之间。
控制栅极电极CG和存储器栅极电极MG在它们的相对的侧表面之间插入有侧壁绝缘膜SP的状态下，沿着半导体衬底SB的主表面延伸并且并排布置。控制栅极电极CG和存储器栅极电极MG经由绝缘膜GF或绝缘膜MZ在半导体区MD与半导体区MS之间形成在半导体衬底SB(p型阱PW)上。存储器栅极电极MG位于半导体区MS侧，控制栅极电极CG位于半导体区MD侧。
形成在控制栅极电极CG与半导体衬底SB(p型阱PW)之间的绝缘膜GF、即，在控制栅极电极CG下方的绝缘膜GF用作控制晶体管的栅极绝缘膜。绝缘膜GF例如由氧化硅膜或氧氮化硅膜形成。
形成在存储器栅极电极MG与半导体衬底SB(p型阱PW)之间的绝缘膜MZ、即在存储器栅极电极MG下方的绝缘膜MZ用作存储器晶体管的栅极绝缘膜(其中具有电荷累积部分的栅极绝缘膜)。绝缘膜MZ可以被认为是其中具有电荷累积部分的绝缘膜(这里是绝缘膜MZ2)。
绝缘膜MZ是通过堆叠多个绝缘膜而获取的堆叠绝缘膜。具体地，绝缘膜MZ包括绝缘膜MZ1、形成在绝缘膜MZ1上的绝缘膜MZ2、形成在绝缘膜MZ2上的绝缘膜MZ3、形成在绝缘膜MZ3上的绝缘膜MZ4的堆叠膜。绝缘膜MZ1与半导体衬底SB(p型阱PW)相邻，绝缘膜MZ4与存储器栅极电极MG相邻。
这里，绝缘膜MZ1优选地由氧化硅膜或氧氮化硅膜形成。绝缘膜MZ2由包含铪(Hf)和氧(O)的材料(高介电常数材料)形成，优选地由氧化铪膜(典型地是HfO2膜)或硅酸铪膜(HfxSi1-xO2膜)形成。绝缘膜MZ2与绝缘膜MZ1接触。绝缘膜MZ3是由包含金属(金属元素)和氧(O)(作为构成元素)的材料(高介电常数材料)形成的多晶膜，并且优选地由氧化铝膜(典型地是Al2O3膜)、氧氮化铝膜(AlON膜)或硅酸铝膜(AlSiO膜)形成，并且特别优选地由氧化铝膜形成。绝缘膜MZ3与绝缘膜MZ2接触。绝缘膜MZ4优选地由氧化硅膜(氧化物膜)或氧氮化硅膜(氧氮化膜)形成。绝缘膜MZ4与绝缘膜MZ3接触。此外，绝缘膜MZ4与栅极电极MG接触。
绝缘膜MZ1的厚度可以是例如大约2至5nm。绝缘膜MZ2的厚度可以是例如大约2至5nm。绝缘膜MZ3的厚度可以是例如大约2至10nm。绝缘膜MZ4的厚度可以是例如大约1至6nm。
在绝缘膜MZ中，绝缘膜MZ2是具有电荷存储功能的绝缘膜。即，在绝缘膜MZ中，绝缘膜MZ2是用于累积电荷的绝缘膜，并且用作电荷累积层(电荷累积部分)。即，绝缘膜MZ2是形成在绝缘膜MZ中的俘获绝缘膜。这里，俘获绝缘膜是指能够积累电荷的绝缘膜。因此，使用绝缘膜MZ2作为具有俘获能级的绝缘膜(电荷存储层)。因此，绝缘膜MZ可以被认为是其中具有电荷累积部分的绝缘膜(这里是绝缘膜MZ2)。
在绝缘膜MZ中，位于作为俘获绝缘膜的绝缘膜MZ2上方和下方的绝缘膜MZ3和绝缘膜MZ1可以用作用于将电荷限制在俘获绝缘膜中的电荷阻挡层(电荷限制层)。在栅极电极MG与半导体衬底SB(p型阱PW)之间的绝缘膜MZ中，绝缘膜MZ2是俘获绝缘膜，通过使用将绝缘膜MZ2夹在用作电荷阻挡层的绝缘膜MZ1、MZ3之间的结构，绝缘膜MZ2可以积累电荷。
绝缘膜MZ具有如下这样的结构，其中电荷累积层(这里是绝缘膜MZ2)夹在电荷阻挡层(这里是绝缘膜MZ1、MZ3)之间，使得它可以用作栅极绝缘膜，该栅极绝缘膜具有存储器元件MC的电荷保持功能，并且与电荷累积层(这里是绝缘膜MZ2)的势垒高度相比，电荷阻挡层(这里是绝缘膜MZ1、MZ3)的势垒高度变得更高。即，绝缘膜MZ1和绝缘膜MZ3的带隙均大于绝缘膜MZ2的带隙(参见图4)。这可以通过使用上述材料形成绝缘膜MZ1、MZ2、MZ3来实现。即，由于氧化硅膜、氧氮化硅膜、氧化铝膜、氧氮化铝膜和硅酸铝膜的带隙大于氧化铪膜和硅酸铪膜的带隙，因此它们可以用作电荷阻挡层。
绝缘膜MZ2和绝缘膜MZ3是分别具有比氧化硅更高的介电常数(相对介电常数)的绝缘材料膜，即所谓的高k膜(高介电常数膜、高介电常数绝缘膜)。应当注意，在本申请中，高k膜、高介电常数膜、高介电常数绝缘膜、高介电常数栅极绝缘膜或高介电常数材料是指介电常数(相对介电常数)高于氧化硅的膜或材料。氧化铝膜、氧氮化铝膜、硅酸铝膜、氧化铪膜和硅酸铪膜均为高介电常数绝缘膜，并且介电常数(相对介电常数)高于氧化硅。如上所述，高介电常数膜是介电常数高于氧化硅的膜，但更优选的是，介电常数高于氮化硅。当绝缘膜MZ2、MZ3中的每个由上述材料形成时，绝缘膜MZ2、MZ3中的每个的介电常数高于氮化硅的介电常数。
注意，为了方便查看附图，图1示出了由绝缘膜MZ1、MZ2、MZ3、MZ4的堆叠膜形成的绝缘膜MZ，简称为绝缘膜MZ，实际上，如图2和图3所示，绝缘膜MZ由绝缘膜MZ1、MZ2、MZ3、MZ4的堆叠膜形成。
控制栅极电极CG由导电膜形成，例如，由诸如n型多晶硅膜(其中引入有n型杂质的掺杂多晶硅膜)等硅膜形成。
存储器栅极电极MG由导电膜形成，例如由诸如n型多晶硅膜等硅膜形成。形成存储器栅极电极MG的硅膜可以是引入有n型杂质的掺杂多晶硅膜，但其他形式可以是引入有p型杂质的掺杂多晶硅膜、或未有意引入杂质的非掺杂多晶硅膜。这里，存储器栅极电极MG由图案化硅膜形成，控制栅极电极CG经由存储器栅极电极MG的一个侧壁上的侧壁绝缘膜SP形成为侧壁间隔物形状。此外，虽然已经对将硅栅极电极用于存储器栅极电极MG和控制栅极电极CG的情况进行了描述，但是作为另一种形式，还可以使用金属栅极电极作为存储器栅极电极MG和控制栅极电极CG中的一者或两者。
在俯视图中，半导体区MS在与存储器栅极电极MG相邻的位置处沿栅极长度方向形成在半导体衬底SB上，并且在俯视图中，半导体区MD在与控制栅极电极CG相邻的位置处沿栅极长度方向形成在半导体衬底SB上。在控制栅极电极CG中不与存储器栅极电极MG相邻的一侧的侧壁上，侧壁间隔物SW形成为侧壁绝缘膜。在存储器栅极电极MG中不与控制栅极电极CG相邻的一侧的侧壁上，侧壁间隔物SW经由侧壁绝缘膜SP形成。因此，在侧壁隔离物SW与存储器栅极电极MG之间，插入有侧壁绝缘膜SP。
在俯视图中，半导体区MS在与存储器栅极电极MG相邻的位置处沿栅极长度方向形成在半导体衬底SB上，并且在俯视图中，半导体区MD在与控制栅极电极CG相邻的位置处沿栅极长度方向形成在半导体衬底SB上。在控制栅极电极CG中不与存储器栅极电极MG相邻的一侧的侧壁上，侧壁间隔物SW形成为侧壁绝缘膜。在存储器栅极电极MG中不与控制栅极电极CG相邻的一侧的侧壁上，侧壁间隔物SW经由侧壁绝缘膜SP形成。因此，在侧壁隔离物SW与存储器栅极电极MG之间，插入有侧壁绝缘膜SP。
低密度n-型半导体区EX1形成在存储器栅极电极MG的侧壁上的侧壁间隔物SW下方、以与存储器晶体管的沟道区相邻，高密度n+型半导体区SD1被形成为通过n-型半导体区EX1与存储器晶体管的沟道区隔开、并且与低密度n+型半导体区SD1相邻。低密度n-型半导体区EX2形成在控制栅极电极CG的侧壁上的侧壁间隔物SW下方、以与控制晶体管的沟道区相邻，高密度n+型半导体区SD2被形成为与低密度n+型半导体区EX2相邻、并且通过n-型半导体区EX2与控制晶体管的沟道区隔开。存储器晶体管的沟道区在存储器栅极电极MG下方形成在绝缘膜MZ下方，控制晶体管的沟道区在控制栅极电极CG下方形成在绝缘膜GF下方。
金属硅化物层SL通过自对准硅化物(salicide)技术等形成在n+半导体区SD1、SD2、存储器栅极电极MG和控制栅极电极CG上。如果不需要，可以省略金属硅化物层SL。
接着，将描述存储器元件MC的上层的结构。
如图1所示，在半导体衬底SB上，绝缘膜IL1被形成为层间绝缘膜以覆盖控制栅极电极CG、存储器栅极电极MG和侧壁间隔物SW。绝缘膜IL1的上表面被平坦化。接触孔(通孔)CT形成在绝缘膜IL1中，并且导电插塞PG作为连接导体部分嵌入接触孔CT中。
接触孔CT和嵌入其中的插塞PG形成在n+型半导体区SD1、n+型半导体区SD2、控制栅极元件CG和存储器栅极元件MG等上。
布线M1形成在其中嵌入有插塞PG的绝缘膜IL1上。布线M1例如是镶嵌布线(嵌入布线)，并且嵌入在布线槽中，布线槽设置在形成在绝缘膜IL1上的绝缘膜IL2中。互连M1经由插塞PG电连接到n+型半导体区SD1、n+型半导体区SD2、控制栅极电极CG、存储器栅极电极MG等。虽然还形成了更多的布线和上层的绝缘膜，但这里将省略对其的说明和描述。
<半导体器件的操作>
接着，将描述非易失性存储器元件MC的操作示例。在本实施例中，将电子注入存储器晶体管的绝缘膜MZ中的电荷存储部分(这里是绝缘膜MZ2)中被定义为“编程”，注入空穴(hole：空穴)被定义为“擦除”。
作为写入方法，可以使用称为SSI(源极侧注入)法的写入方法。
在SSI方法的编程时，例如，在所选择的存储器单元中，高于半导体区MD的施加电压的正电压被施加到半导体区MS，正电压被施加到控制栅极电极CG，并且高于控制栅极电极CG的施加电压的正电压被施加到存储器栅极电极MG。通过将电子注入所选择的存储器单元的绝缘膜MZ中的电荷存储层(这里是绝缘膜MZ2)中来执行编程。此时，在两个栅极电极(存储器栅极电极MG和控制栅极电极CG)之间的一部分下方的沟道区中(在源极与漏极之间)生成热电子，并且热电子被注入到在存储器栅极电极MG下方的绝缘膜MZ的电荷存储层(这里为绝缘膜MZ2)中。注入的热电子在绝缘膜MZ中的电荷存储层(这里是绝缘膜MZ2)的俘获能级处被俘获，导致存储器晶体管的阈值电压增加。即，存储器晶体管被置于编程状态。
作为擦除方法，可以使用其中通过FN(Fowler-Nordheim)隧穿来执行擦除的擦除方法，即所谓的FN方法。
在FN方法的擦除中，例如，在所选择的存储器单元中，半导体区MS、MD和控制栅极电极CG被设置为0V并且正高电压被施加到存储器栅极电极MG。在所选择的存储器单元中，通过使用隧穿将空穴从存储器栅极电极MG注入绝缘膜MZ中的电荷存储层(这里是绝缘膜MZ2)中来执行擦除。此时，由于FN隧穿效应，空穴通过从存储器栅极电极MG隧穿绝缘膜MZ4、MZ3被注入到绝缘膜MZ中，并且然后，空穴被俘获在绝缘膜MZ中的电荷累积层(这里是绝缘膜MZ2)的陷阱能级中，因此，存储器晶体管的阈值电压降低(擦除状态)。
作为擦除方法，还有一种称为BTBT(带间隧道)法的擦除方法。在BTBT擦除方法中，通过将由BTBT生成的空穴从半导体衬底(SB)侧注入绝缘膜MZ中的电荷存储层(这里是绝缘膜MZ2)中来执行擦除。
在读取时，例如，在所选择的存储器单元中，高于半导体区MS的电压的正电压被施加到半导体区MD。然后，通过将读取时被施加到存储器栅极电极MG的电压设置为以下之间的值从而可以确定编程状态和擦除状态：编程状态的存储器晶体管的阈值电压与擦除状态的存储器晶体管的阈值电压。
<半导体器件制造过程>
接着，将参考图5至图18描述包括图1所示的非易失性存储器元件MC的半导体器件的制造方法的一个示例。图5至图18是根据本实施例的半导体器件的制造过程中的主要部分的截面图。
如图5所示，首先，制备例如由比电阻为约1至10Ωcm的p型单晶硅形成的半导体衬底(半导体晶片)SB。然后，通过STI(浅沟槽隔离)法等在半导体衬底SB的主表面上形成限定有源区的器件隔离区(未示出)。
接着，如图6所示，通过离子注入等在存储器单元形成区中在半导体衬底SB中形成p型阱PW。p型阱PW2被形成为距半导体衬底SB的主表面预定深度。
接着，在通过稀氢氟酸清洁等对半导体衬底SB(p型阱PW)的表面进行清洁之后，在半导体衬底SB的主表面(p型阱PW的表面)上形成绝缘膜MZ。绝缘膜MZ由绝缘膜MZ1、形成在绝缘膜MZ1上的绝缘膜MZ2、形成在绝缘膜MZ2上的绝缘膜MZ3和形成在绝缘膜MZ3上的绝缘膜MZ4的堆叠膜(堆叠绝缘膜)形成。
注意，为了使图示更易于查看，在图6中，由绝缘膜MZ1、绝缘膜MZ2、绝缘膜MZ3和绝缘膜MZ4形成的绝缘膜MZ被简单地示出为绝缘膜MZ。实际上，绝缘膜MZ由绝缘膜MZ1、绝缘膜MZ2、绝缘膜MZ3和绝缘膜MZ4的堆叠膜形成，如图6中的虚线圆圈所围的区域的放大图所示。
形成绝缘膜MZ的过程可以如下执行。
首先，在半导体衬底SB的表面上，即，在p型阱PW的表面上，形成绝缘膜MZ1。
绝缘膜MZ1由氧化硅膜形成并且可以通过热氧化处理形成。作为另一实施例，在通过热氧化形成氧化硅膜(绝缘膜MZ1)之后，执行热氮化处理或等离子氮化处理，从而氧化硅膜(绝缘膜MZ1)可以被氮化并且氮可以被引入。在这种情况下，绝缘膜MZ1变成氧氮化硅膜。
然后，在绝缘膜MZ1上形成绝缘膜MZ2。绝缘膜MZ2由包含铪(Hf)和氧(O)的材料(高介电常数材料)形成，并且优选地由氧化铪膜或硅酸铪膜形成，并且可以使用例如CVD(化学气相沉积)法或ALD(原子层沉积)法形成。
然后，在绝缘膜MZ2上形成绝缘膜MZ3。绝缘膜MZ3由包含金属(金属元素)和氧(O)的材料(高介电常数材料)形成，优选地由氧化铝膜、氧氮化铝膜或硅酸铝膜形成，特别优选地由氧化铝膜形成，并且可以通过例如CVD法或ALD法形成。
然后，在绝缘膜MZ3上形成绝缘膜MZ4。绝缘膜MZ4由氧化硅膜或氧氮化硅膜形成，并且可以通过例如CVD法或ALD法形成。
以这种方式，在半导体衬底SB(p型阱PW)上，形成绝缘膜MZ，该绝缘膜MZ是其中从底部开始依次堆叠有绝缘膜MZ1、MZ2、MZ3、MZ4的堆叠绝缘膜。
接着，可以进行热处理(退火)。通过该热处理，形成绝缘膜MZ的绝缘膜MZ3可以结晶，并且绝缘膜MZ3可以是多晶膜。此外，通过该热处理，不仅绝缘膜MZ3可以结晶，绝缘膜MZ2也可以结晶。
接着，如图7所示，在半导体衬底SB的主表面(主表面整体)上，即，在绝缘膜MZ上，形成硅膜PS1，作为用于形成存储器栅极电极MG的导电膜。硅膜PS1由多晶硅膜形成，并且可以通过CVD法等形成。然而，在成膜时，在将硅膜PS1形成为非晶硅膜之后，可以通过随后的热处理将非晶硅膜形成为多晶硅膜。当n型或p型杂质被引入硅膜PS1中时，n型或p型杂质可以在硅膜PS1上的成膜时或在成膜之后被引入。
接着，如图8所示，使用光刻和蚀刻技术对硅膜PS进行图案化以形成由图案化硅膜PS1形成的存储器栅极电极MG。在用于形成存储器单元的区域中，在硅膜PS1的图案化步骤中执行的干蚀刻之后，可以通过执行干蚀刻或湿蚀刻去除被存储器栅极电极MG覆盖的部分之外的绝缘膜MG。在存储器栅极电极MG下方的绝缘膜MZ保留而未被蚀刻，并且成为存储器晶体管的栅极绝缘体(具有电荷累积部分的栅极绝缘体)。以这种方式，在半导体衬底SB(p型阱PW)上经由绝缘膜MZ形成存储器栅极电极MG。
另外，作为另一实施例，在硅膜PS上形成诸如氧化硅膜等绝缘膜之后，通过对硅膜PS与其上的绝缘膜之间的堆叠膜进行图案化，也可以形成存储器栅极电极MG。在这种情况下，在存储器栅极电极MG上，形成具有与存储器栅极电极MG相同的平面形状的帽绝缘膜。
接着，如图9所示，在半导体衬底SB(p型阱PW)上，形成由在氧化硅膜OX上的氮化硅膜NT和氧化硅膜OX形成的堆叠膜LM，以覆盖存储器栅极电极MG。氧化硅膜OX和氮化硅膜NT中的每个可以通过CVD法等形成。注意，为了便于查看附图，在图9中，氧化硅膜OX和氮化硅膜NT的堆叠膜LM被示出为单一的膜。然而，实际上，如图9中的虚线圆圈所包围的区域的放大图所示，堆叠膜LM是氧化硅膜OX和氮化硅膜NT的堆叠膜。
接着，如图10所示，通过回蚀氧化硅膜OX和氮化硅膜NT的堆叠膜LM，以在存储器栅极电极MG的两个侧壁上保留堆叠膜LM作为侧壁绝缘膜SP，堆叠膜LM的另一部分被去除。如图10中的虚线圆圈所包围的区域的放大图所示，侧壁绝缘膜SP由存储器栅极电极MG的侧壁上的氧化硅膜OX和氧化硅膜OX上的氮化硅膜NT的堆叠膜构成。
接着，在清洁半导体衬底SB的主表面之后，如图11所示，通过对半导体衬底SB(p型阱PW)的主表面(表面)执行清洁工艺，形成用于控制晶体管的栅极绝缘膜的绝缘膜GF。绝缘膜GF由氧化硅膜形成，并且可以通过例如热氧化法形成。此外，当未在存储器栅极电极MG上形成帽绝缘膜时，可以在存储器栅极电极MG的上表面上形成与绝缘膜GF相同种类的绝缘膜ZM。
接着，如图11所示，在半导体衬底SB的主表面(整个主表面)上，即，在绝缘膜GF上，形成硅膜PS2，作为用于形成控制栅极电极CG的导电膜，以覆盖存储器栅极电极MG和侧壁绝缘膜SP。硅膜PS2由多晶硅膜形成，并且可以使用CVD法等形成。在成膜时，在将硅膜PS2形成为非晶硅膜之后，在后续的热处理中非晶硅膜也可以是多晶硅膜。此外，当n型或p型杂质被引入硅膜PS2中时，n型或p型杂质可以在硅膜PS2上的成膜时或在成膜之后被引入。
然后通过各向异性蚀刻技术回蚀刻硅膜PS2。通过该回蚀工艺，经由存储器栅极电极MG的两个侧壁上的侧壁绝缘膜SP，硅膜PS2以侧壁间隔物形状被保留，并且其他区域的硅膜PS2被去除。因此，如图12所示，在存储器栅极电极MG的两个侧壁中，经由侧壁之一上的侧壁绝缘膜SP以侧壁间隔物形状保留的硅膜PS2形成控制栅极电极CG，并且硅间隔物PS2a由经由另一侧壁上的侧壁绝缘膜SP以侧壁间隔物形状保留的硅膜PS2形成。控制栅极电极CG被形成为经由侧壁绝缘膜SP与存储器栅极电极MG相邻。
接着，如图13所示，使用光刻技术和蚀刻技术去除硅间隔物PS2a，并且控制栅极电极CG被保留而未被蚀刻。之后，通过蚀刻(例如，湿蚀刻)去除绝缘膜GF中未被控制栅极电极CG覆盖而露出的部分。此时，也可以去除存储器栅极电极MG上的绝缘膜ZM。控制栅极电极CG下方的绝缘膜GF被保留而未被去除，并且成为控制晶体管的栅极绝缘膜。
接着，通过离子注入法等，使用控制栅极电极CG和存储器栅极电极MG用作掩模(离子注入阻挡掩模)，将n型杂质引入半导体衬底SB(p型阱PW)中，由此形成n型半导体区(杂质扩散层)EX1、EX2，如图14所示。
接着，在半导体衬底SB的主表面上，在形成绝缘膜(例如，氧化硅膜等)之后，通过回蚀绝缘膜，形成侧壁间隔物SW以覆盖控制栅极电极CG、存储器栅极电极MG和侧壁绝缘膜SP，如图15所示。
接着，如图16所示，为了形成n+型半导体区SD1、SD2，使用离子注入法等将n型杂质引入半导体衬底SB(p型阱PW)中，其中控制栅极电极CG、存储器栅极电极MG和它们的侧壁上的侧壁间隔物SW用作掩模(离子注入阻挡掩模)。
因此，用作存储器晶体管的源极区的n-型半导体区MS由n-型半导体区EX1和电荷密度高于n-型半导体区EX1的n+型半导体区SD1形成。通过n-型半导体区EX2和电荷密度高于n-型半导体区EX2的n+型半导体区SD2，形成用作控制晶体管的漏极区的n-型半导体区MD。
接着，执行活化退火，该活化退火是用于活化预先引入的杂质的热处理。
以这种方式，形成非易失性存储器的存储器元件MC。
接着，如图17所示，通过使用salicide技术形成金属硅化物层SL。金属硅化物层SL可以形成在n+半导体区SD1、SD2、控制栅极电极CG和存储器栅极电极MG上。
接着，如图18所示，在半导体衬底SB的整个主表面上，形成绝缘膜IL1作为层间绝缘膜，以覆盖控制栅极电极CG、存储器栅极电极MG和侧壁间隔物SW。在形成绝缘膜IL1之后，根据需要通过CMP(化学机械抛光)法等对绝缘膜IL1的上表面进行平坦化。然后，在绝缘膜IL1上形成接触孔CT之后，在接触孔CT中形成导电插塞PG。然后，在其中嵌入有插塞PG的绝缘膜IL1上形成绝缘膜IL2之后，并且在绝缘膜IL2中形成布线槽之后，使用单镶嵌技术在布线槽中形成布线M1。此后，将通过双镶嵌法等形成第二层和随后的布线，但是这里将省略其图示和描述。
如上所述，制造了本实施例的半导体器件。
<主要特征和效果>
本实施例的主要特征之一是，用于存储器元件的栅极绝缘膜包括绝缘膜MZ1(第一绝缘膜)、在绝缘膜MZ1上的绝缘膜MZ2(第二绝缘膜)、在绝缘膜MZ2上的绝缘膜MZ3(第三绝缘膜)、以及在绝缘膜MZ3上的绝缘膜MZ4(第四绝缘膜)。这里，绝缘膜MZ2(第二绝缘膜)是由包含铪和氧的高介电常数材料(具有电荷累积功能的绝缘膜)形成的电荷存储膜，并且绝缘膜MZ1(第一绝缘膜)和绝缘膜MZ3(第三绝缘膜)的带隙均大于绝缘膜MZ2(第二绝缘膜)的带隙。第三绝缘膜MZ3由包含金属元素和氧的高介电常数材料形成。绝缘膜MZ4(第四绝缘膜)是氧化硅膜或氧氮化硅膜，并且与存储器栅极电极MG相邻。
同时，已知作为用于存储器元件的栅极绝缘膜，其中堆叠有氧化硅膜、氮化硅膜和氧化硅膜的ONO(氧化物氮化物氧化物)膜。然而，作为存储器元件的栅极绝缘膜，当使用ONO膜时，由于介电常数相对较低，栅极绝缘膜的EOT(等效氧化膜厚度)变大。因此，存在通过增加栅极绝缘膜的EOT而增加操作电压的担忧。此外，当试图减小物理膜厚度以减小栅极绝缘膜的EOT时，担心会发生由于泄漏导致的保持特性(电荷保持特性、数据保持特性)的劣化。这些因素降低了半导体器件的性能。
因此，在本实施例中，在夹着电荷累积膜的上部电荷阻挡膜和下部电荷阻挡膜中，高介电常数膜用作用作作为电荷累积膜的绝缘膜MZ2和用作上部电荷阻挡膜的绝缘膜MZ3。
当高介电常数膜用作作为上侧电荷阻挡膜的绝缘膜MZ3时，可以在抑制绝缘膜MZ2的EOT的同时增加绝缘膜MZ3的物理膜厚度。因此，可以抑制累积在电荷存储膜(这里是绝缘膜MZ2)中的电荷通过绝缘膜MZ3无意地逃逸到存储器栅极电极MG，从而可以提高存储器设备的保持特性。此外，由于能够在确保绝缘膜MZ3的物理膜厚度的同时降低EOT，所以能够降低存储器设备的操作电压，并且提高操作速度。
此外，如果高介电常数膜用作作为电荷累积膜的绝缘膜MZ2，则可以在抑制绝缘膜MZ2的EOT的同时增加绝缘膜MZ2的物理膜厚度，因此可以以提高存储器元件的保持特性。原因在于，当绝缘膜MZ2较厚时，在绝缘膜MZ2中电荷被俘获的位置离绝缘膜MZ2的表面更远。因此，电荷难以从绝缘膜MZ2逃逸，并且存储器设备的保持特性提高。
当将高介电常数膜被应用于电荷存储膜(这里是绝缘膜MZ2)时，可以适当地使用由包含铪(Hf)和氧(O)(作为构成元素)的材料形成的绝缘膜，并且特别优选地使用氧化铪膜或硅酸铪膜。
当使用高介电常数膜作为上部电荷阻挡膜(这里是绝缘膜MZ3)时，需要使用带隙大于电荷存储膜(这里是绝缘膜MZ2)的带隙的高介电常数膜。作为用于上部电荷阻挡膜(这里是绝缘膜MZ3)的高介电常数膜，可以适当地使用由包含金属和氧(O)(作为构成元素)的材料形成的绝缘膜。然而，优选地使用氧化铝膜、氧氮化铝膜或硅酸铝膜，特别优选地使用氧化铝膜。原因在于，氧化铝膜、氧氮化铝膜和硅酸铝膜特别适合作为电荷阻挡膜，因为氧化铝膜因其良好的膜质量而具有高绝缘性能，并且具有大的带隙。
在本实施例中，绝缘膜MZ4形成在绝缘膜MZ3上，并且绝缘膜MZ4与存储器栅极电极MG相邻。结果，可以进一步改善存储器元件的保持特性。这将在下面详细描述。
图19是示出本发明的发明人研究的第一研究示例的存储器元件的主要部分的截面图。图20是示出第一研究示例的存储器元件的能带结构的说明图，并且它们分别对应于图3和图4。
在图19和图20的第一研究示例的情况下，用于存储器晶体管的栅极绝缘膜MZ100是由三个层形成的堆叠膜，包括由与绝缘膜MZ1相同的材料形成的绝缘膜MZ101、由与绝缘膜MZ2相同的材料形成的绝缘膜MZ102、由与绝缘膜MZ3相同的材料形成的绝缘膜MZ103。在第一研究示例中，与本实施例不同，没有任何膜层与绝缘膜MZ4相对应，并且与绝缘膜MZ3相对应的绝缘膜MZ103与存储器栅极电极MG相邻。
在第一研究示例(图19和图20)的情况下，存在这样一种担忧，即，电荷(这里是电子)可能从作为电荷累积膜的绝缘膜MZ2通过作为上部电荷阻挡膜的绝缘膜MZ3传递到存储器栅极电极MG。因为绝缘膜MZ103由形成绝缘膜ZM3的上述材料形成，所以它倾向于变成通过热处理等而结晶的多晶膜，因为多晶膜的晶界(晶界)是可能是泄漏容易通过的缺陷的集合，电荷可能通过绝缘膜MZ103中的晶界从绝缘膜MZ102传递到存储器栅极电极MG。电荷从作为电荷存储膜的绝缘膜MZ2通过绝缘膜MZ3逃逸到存储器栅极电极MG，可能引起存储器晶体管的阈值电压的变化，这导致存储器元件的保持特性降低。
此外，由于绝缘膜MZ103由上述形成绝缘膜MZ3的材料形成，因此绝缘膜MZ103具有俘获电荷的能力，虽然不如作为电荷存储膜的绝缘膜MZ102那样多。即，与氧化硅膜或氮氧化硅膜相比，绝缘膜MZ103的俘获电荷的能力增加。然后，由于绝缘膜MZ103与存储器栅极电极MG相邻，所以在绝缘膜MZ103中被俘获的电荷容易移动到存储器栅极电极MG。由于在绝缘膜MZ103中被俘获的电荷移动到存储器栅极电极MG可能引起存储器晶体管的阈值电压的变化，这导致存储器元件的保持特性降低。
因此，在第一研究示例(图19和图20)的情况下，由于电荷从作为电荷累积膜的绝缘膜MZ2容易通过绝缘膜MZ3的晶界移动到存储器栅极电极MG，并且在绝缘膜MZ3中被俘获的电荷容易移动到与绝缘膜MZ3相邻的存储器栅极电极MG，存储器元件的保持特性降低。
相比之下，在本实施例中，由氧化硅膜或氮氧化硅膜形成的绝缘膜MZ4形成在绝缘膜MZ3上，并且绝缘膜MZ4与存储器栅极电极MG相邻(参见图2和图3)。由此，绝缘膜MZ4插入在绝缘膜MZ3与存储器栅极电极MG之间，因此能够防止绝缘膜MZ3与存储器栅极电极MG接触。因此，在本实施例中，即使绝缘膜MZ3成为多晶膜，也能够通过绝缘膜MZ4的存在防止作为电荷存储膜的绝缘膜MZ2通过绝缘膜MZ3的晶界与存储器栅极电极MG的连接。由于绝缘膜MZ3与存储器栅极电极MG之间存在绝缘膜MZ4而可以防止电荷通过绝缘膜MZ3的晶界从作为电荷存储膜的绝缘膜MZ2逃逸到存储器栅极电极MG，因此可以提高存储器元件的保持特性。此外，由于绝缘膜MZ4存在于绝缘膜MZ3与存储器栅极电极MG之间，这可以抑制或防止俘获在绝缘膜MZ3中的电荷移动到存储器栅极电极MG，因此可以提高存储器元件的保持特性。即，与第一研究示例的情况(图19和图20)相比，在本实施例的情况下(图1至图4)，因为可以更准确地抑制或防止电荷从作为电荷存储膜的绝缘膜MZ2通过绝缘膜MZ3的晶界移动到存储器栅极电极MG、以及抑制或防止在绝缘膜MZ3中被俘获的电荷移动到存储器栅极电极MG，因此可以以提高存储器元件的保持特性。因此，可以提高具有存储器元件的半导体器件的性能。
绝缘膜MZ4为氧化硅膜或氮氧化硅膜，但氧化硅膜或氮氧化硅膜的俘获电荷的能力较低。即，与由与绝缘膜MZ3相同的材料形成的绝缘膜MZ103相比，由氧化硅膜或氮氧化硅膜形成的绝缘膜MZ4的俘获电荷的能力较低。由于绝缘膜MZ4与存储器栅极电极MG相邻，所以当电荷被俘获在绝缘膜MZ4中时，电荷趋向于移动到存储器栅极电极MG。但是，由于绝缘膜MZ4的俘获电荷的能力较低，所以在绝缘膜MZ4本身中被俘获的电荷量(数目)较小，并且电荷被俘获在绝缘膜MZ4中的概率也较低。因此，俘获在绝缘膜MZ4中的电荷移动到与绝缘膜MZ4相邻的存储器栅极电极MG的现象不太可能发生。在本实施例中，代替绝缘膜MZ3，通过由氧化硅膜或氧氮化硅膜形成并且与存储器栅极电极MG相邻的绝缘膜MZ4，可以精确地抑制或防止以下现象：在电荷存储膜(绝缘膜MZ2)与存储器栅极电极MG之间插入的电荷阻挡膜(绝缘膜MZ3、MZ4)中被俘获的电荷移动到存储器栅极电极MG。因此，可以提高存储器元件的保持特性。因此，可以提高具有存储器元件的半导体器件的性能。
绝缘膜MZ4优选地为未被结晶化的非晶膜(即，非晶膜)。由于绝缘膜MZ4是非晶膜，因此可以防止发生俘获在绝缘膜MZ3中的电荷通过绝缘膜MZ4的晶界移动到存储器栅极电极MG的现象。结果，可以改善存储器元件的保持特性。此外，虽然绝缘膜MZ4是氧化硅膜或氧氮化硅膜，但是与形成绝缘膜MZ3的上述材料相比，氧化硅或氧氮化硅难以多晶化。因此，通过使用氧化硅膜或氧氮化硅膜作为绝缘膜MZ4，可以容易地将绝缘膜MZ4形成为非晶膜。在本实施例中，通过将绝缘膜MZ4形成为氧化硅膜或氧氮化硅膜，在存储器晶体管的栅极绝缘膜中，与存储器栅极电极MG相邻的膜(这里是绝缘膜MZ4)可以是难以俘获电荷并且可以形成为非晶态膜的膜。因此，容易抑制电荷从存储器晶体管的栅极绝缘膜移动到存储器栅极电极MG。因此，可以提高存储器元件的保持特性，并且可以提高包括存储器元件的半导体器件的性能。
图21是示出本发明的发明人研究的第二研究示例的存储器元件的主要部分的截面图。图22是示出第二研究示例的存储器元件的能带结构的说明图，并且它们分别对应于图3和图4。
对于图21和图22的第二研究示例，用于存储器晶体管的栅极绝缘体MZ200由堆叠膜形成，该堆叠膜由五个层形成，包括由与绝缘膜MZ2相同的材料形成的绝缘膜MZ201、由与绝缘膜MZ3相同的材料形成的绝缘膜MZ202、由与绝缘膜MZ3相同的材料形成的绝缘膜MZ203、由与绝缘膜MZ4相同的材料形成的绝缘膜MZ204、以及由与绝缘膜MZ3相同的材料形成的绝缘膜MZ205。在第二研究示例的情况下，与本实施例不同，与绝缘膜MZ4相对应的绝缘膜MZ204不与存储器栅极电极MG相邻，并且由与绝缘膜MZ3相同的材料形成的绝缘膜MZ205被插入在绝缘膜MZ204与存储器栅极电极MG之间。
在第二研究示例(图21和图22)的情况下，可以防止来自作为电荷存储膜的绝缘膜MZ202的、已被俘获在绝缘膜MZ203中的电荷，通过绝缘膜MZ204的晶界逃逸到存储器栅极电极MG，并且根据形成在绝缘膜MZ203上的绝缘膜MZ204的存在，防止已被俘获在绝缘膜MZ203中的电荷移动到存储器栅极电极MG。
然而，在第二研究示例(图21和图22)的情况下，在绝缘膜MZ204上，形成由与绝缘膜MZ3相同的材料形成的绝缘膜MZ205，并且绝缘膜MZ205与存储器栅极电极MG相邻。由与绝缘膜MZ3的材料类似的材料形成的绝缘膜MZ205也具有俘获电荷的能力，尽管不如作为电荷存储膜的绝缘膜MZ202那样多。即，由与绝缘膜MZ3的材料相同的材料形成的绝缘膜MZ203、MZ205俘获电荷的能力高于氧化硅膜或氧氮化硅膜。因此，在第二研究示例(图21和图22)的情况下，由于绝缘膜MZ205与存储器栅极电极MG相邻，所以俘获在绝缘膜MZ205中的电荷容易移动到存储器栅极电极MG。由于俘获在绝缘膜MZ205中的电荷向存储器栅极电极MG移动引起存储器晶体管的阈值电压的变化，这导致存储器元件的保持特性降低。因此，在第二研究示例(图21和图22)的情况下，由于俘获在绝缘膜MZ205中的电荷容易移动到与绝缘膜MZ205相邻的存储器栅极电极MG，所以存储器元件的保持特性降低。
相反，在本实施例(图1至图4)中，由氧化硅膜或氧氮化硅膜形成的绝缘膜MZ4与存储器栅极电极MG相邻。即，在存储器晶体管的栅极绝缘膜(绝缘膜MZ)中，与存储器栅极电极MG相邻的是绝缘膜MZ4，并且由于绝缘膜MZ4由氧化硅膜或氧氮化硅膜形成，俘获电荷的能力较低。在本实施例中，与由上述材料形成的绝缘膜MZ103或绝缘膜MZ105不同，由氧化硅膜或氧氮化硅膜形成的绝缘膜MZ4与存储器栅极电极MG相邻。因此，与第一研究示例和第二研究示例相比，在本实施例中，可以更准确地抑制或防止以下的这种现象：在插入在电荷存储膜(绝缘膜MZ2、MZ102、MZ202)与存储器栅极电极MG)之间的电荷阻挡膜中俘获的电荷移动到存储器栅极电极MG。因此，在本实施例中，在存储器晶体管的栅极绝缘膜中，与存储器栅极电极MG相邻的膜由难以俘获电荷的氧化硅膜或氧氮化硅膜形成的绝缘膜MZ4形成，从而提高了存储器元件的保持特性。因此，可以提高具有存储器元件的半导体器件的性能。
图23是示出本发明的发明人研究的第三研究示例的存储器元件的主要部分的截面图。图24是示出第三研究示例的存储器元件的能带结构的说明图，并且它们分别对应于图3和图4。
在图23和图24的第三研究示例的情况下，用于存储器晶体管的栅极绝缘膜MZ300由堆叠膜形成，该堆叠膜由四个层形成，包括由与绝缘膜MZ1相同的材料形成的绝缘膜MZ301、由与绝缘膜MZ2相同的材料形成的绝缘膜MZ302、由与绝缘膜MZ3相同的材料形成的绝缘膜MZ303、以及由与绝缘膜MZ4相同的材料形成的绝缘膜MZ304。在第三研究示例中，与本实施例不同，与绝缘膜MZ4(氧化硅膜或氮氧化硅膜)相对应的绝缘膜MZ304不与存储器栅极电极MG相邻，与绝缘膜MZ3相对应的绝缘膜MZ303与存储器栅极电极MG相邻，并且绝缘膜MZ304形成在绝缘膜MZ303与绝缘膜MZ302之间。
在第三研究示例(图23和图24)的情况下，类似于第一研究示例(图19和图20)，由与绝缘膜MZ3相同的材料形成的绝缘膜MZ303与存储器栅极电极MG相邻，但是绝缘膜MZ303的俘获电荷的能力不如作为电荷累积膜的绝缘膜MZ302那样多。因此，在第三研究示例(图23和图24)中，由于俘获在绝缘膜MZ303中的电荷容易移动到与绝缘膜MZ303相邻的存储器栅极电极MG，所以存储器元件的保持特性降低。
相反，在本实施例中，不是绝缘膜MZ3，而是由氧化硅膜或氧氮化硅膜形成的绝缘膜MZ4与存储器栅极电极MG相邻。因此，与第一研究示例、第二研究示例和第三研究示例相比，在本实施例中，可以更准确地抑制或防止以下现象：在插入在电荷存储膜(绝缘膜MZ2、MZ102、MZ202、MZ302)与存储器栅极电极MG之间的电荷阻挡膜中被俘获的电荷移动到存储器栅极电极MG。因此，在本实施例中，在存储器晶体管的栅极绝缘膜中，与存储器栅极电极MG相邻的膜由由难以俘获电荷的氧化硅膜或氧氮化硅膜形成的绝缘膜MZ4形成，从而提高了存储器元件的保持特性。因此，可以提高具有存储器元件的半导体器件的性能。
此外，在本实施例中，存储器元件的能带结构使得电荷(这里是电子)很难从电荷存储膜(绝缘膜MZ2)通过电荷阻挡膜移动到存储器栅极电极MG，这也有助于改善存储器元件的保持特性。这将在下面解释。
在第一研究示例中，由于在电荷累积膜(绝缘膜MZ102)与存储器栅极电极MG之间仅存在绝缘膜MZ103，因此从图20可以看出，在电荷累积膜(绝缘膜MZ102)与存储器栅极电极MG(这里是绝缘膜MZ103)之间的电荷阻挡膜中，带隙基本恒定，因此，导带的能级基本恒定。
此外，在第二研究示例的情况下，绝缘膜MZ203、MZ204、MZ205存在于电荷存储膜(绝缘膜MZ202)与存储器栅极电极MG之间。因此，在第二研究示例的情况下，从图22可以看出，在电荷累积膜(绝缘膜MZ202)与存储器栅极电极MG之间的电荷阻挡膜(这里是绝缘膜MZ203、MZ204、MZ205)中，绝缘膜MZ204中的带隙大于绝缘膜MZ203中的带隙，绝缘薄膜MZ205中的带隙再次降低。因此，绝缘膜MZ204处的导带能级高于绝缘膜MZ203处的导带能级，但绝缘膜MZ205处的导带能级再次降低。
此外，在第三研究示例的情况下，绝缘膜MZ304、MZ303存在于电荷存储膜(绝缘膜MZ302)与存储器栅极电极MG之间。因此，在第三研究示例的情况下，从图24可以看出，在电荷存储膜(绝缘膜MZ102)与存储器栅极电极MG(这里是绝缘膜MZ304、MZ303)之间的电荷阻挡膜中，绝缘膜MZ303中的带隙小于绝缘膜MZ304中的带隙。因此，绝缘膜MZ303中的导带能级也低于绝缘膜MZ304中的导带能级。
相比之下，在本实施例中，绝缘膜MZ3、MZ4存在于电荷存储膜(绝缘膜MZ2)与存储器栅极电极MG之间，绝缘膜MZ3中的带隙大于绝缘膜MZ3中的带隙，并且绝缘膜MZ4中的带隙大于绝缘膜MZ3中的带隙。即，从图4可以看出，在电荷存储膜(绝缘膜MZ2)与存储器栅极电极MG之间的电荷阻挡膜(这里是绝缘膜MZ3、MZ4)中，绝缘膜MZ4的带隙大于绝缘膜MZ3的带隙，绝缘膜MZ4中的导带能级也高于绝缘膜MZ3中的导带能级。即，在本实施例中，从图4可以看出，在电荷累积膜(绝缘膜MZ2)与存储器栅极电极MG(这里是绝缘膜MZ3、MZ4)之间的电荷阻挡膜中，带隙逐渐(逐步)增加，因此，导带能级也逐渐(逐步)增加。在电荷存储膜与存储器栅极电极MG之间的电荷阻挡膜中，带隙逐渐(逐步)增加的能带结构被认为是发生以下这种现象的可能性较小的能带结构：电荷通过电荷阻挡膜从电荷存储膜逃逸到存储器栅极电极MG中。即，在电荷存储膜与存储器栅极电极MG之间的电荷阻挡膜中，与带隙逐渐(逐步)减小的能带结构相比，在带隙逐渐(逐步)变大的情况下，认为不太可能发生电荷通过电荷阻挡膜从电荷存储膜逃逸到存储器栅极电极MG的这种现象。在本实施例中，从能带结构的观点来看，很难出现电荷从电荷存储膜(绝缘膜MZ2)穿过电荷阻挡膜移动到存储器栅极电极MG的现象，因此可以提高存储器元件的保持特性。
在本实施例中，作为插入在绝缘膜MZ3与存储器栅极电极MG之间的绝缘膜，优选的是，选择电荷俘获能力较低并且带隙大于绝缘膜MZ3的材料，并且在这点上，氧化硅膜或氧氮化硅膜适合作为绝缘膜MZ4。
在本实施例的情况下，通过实验证实，与第一研究示例、第二研究示例和第三研究示例相比，可以改善存储器元件的保持特性。此外，在本实施例的情况下，通过实验证实，编程特性和擦除特性与第一研究示例、第二研究示例和第三研究示例的编程特性和擦除特性基本相同。因此，在本实施例中，可以在保持编程特性和擦除特性的同时改善保持特性。
另外，在本实施例中，在存储器栅极电极MG的侧壁(侧表面)上，形成有侧壁绝缘膜SP，并且侧壁绝缘膜SP由具有氧化硅膜OX和氮化硅膜NT的堆叠膜构成，氧化硅膜OX与存储器栅极电极MG相邻。氮化硅膜NT形成在氧化硅膜NT上。氧化硅膜OX的厚度优选地为5nm或更大。
由于形成侧壁绝缘膜SP的氧化硅膜OX与存储器栅极电极MG相邻，因此插入在存储器栅极电极MG与半导体衬底SB之间的绝缘膜MZ的端部与氧化硅膜OX相邻，并且被氧化硅膜OX覆盖。为此，作为电荷存储膜的绝缘膜MZ2的端部也与氧化硅膜OX相邻并且被氧化硅膜OX覆盖。氧化硅膜OX的带隙大于绝缘膜MZ2的带隙。氧化硅膜适用于将电荷限制在电荷累积膜中的电荷阻挡膜。因此，通过将氧化硅膜OX设置为与存储器栅极电极MG相邻，氧化硅膜OX覆盖作为电荷累积膜的绝缘膜MZ2的端部，从而可以更精确地抑制或防止：累积在绝缘膜MZ2中的电荷从绝缘膜MZ2的端部逃逸到绝缘膜MZ2外部。结果，可以进一步改善存储器元件的保持特性。从该观点出发，氧化硅膜OX的厚度优选地为5nm或更大，由此能够获得以下效果：由于氧化硅膜OX的存在而准确地防止累积在绝缘膜MZ2中的电荷从绝缘膜MZ2的端部逃逸到绝缘膜MZ2外部。
另外，当在氧化硅膜OX上没有形成氮化硅膜NT时，在半导体器件的制造过程中，氧可能穿过氧化硅膜OX并且被供应到电荷存储膜(这里是绝缘膜MZ2)，这可能会改变电荷存储膜(绝缘膜MZ2)的特性。这可能导致存储器元件的特性(例如，I-V特性)劣化。此外，它可能是导致存储器元件的特性发生变化(波动)的因素。在本实施例中，因为氮化硅膜NT形成在氧化硅膜OX上，所以氮化硅膜NT可以用作氧扩散的阻挡膜。在半导体器件的制造过程中，通过存在于氧化硅膜OX上的氮化硅膜NT，可以抑制或防止由于氧穿过氧化硅膜OX并且向电荷累积膜(这里是绝缘膜MZ2)供应氧，可以抑制或防止电荷累积膜(绝缘膜MZ2)的特性的变化。这可以抑制或防止存储器元件的特性(例如，I-V特性)的劣化。此外，可以抑制或防止存储器元件的特性的变化。因此，可以提高包括存储器元件的半导体器件的性能和可靠性。
<修改>
图25是示出本实施例的半导体器件的修改示例的主要部分的截面图，并且对应于图2。在图25中，图1所示的绝缘膜IL1、IL2和插塞PG以及导线M1未示出。
下面将描述图25所示的修改示例的半导体器件(存储器元件)与图2的半导体器件(存储器元件)的不同之处。
在图25所示的修改示例的情况下，绝缘膜MZ形成在存储器栅极电极MG与半导体衬底SB(p型阱PW)之间以及在存储器栅极电极MG与控制栅极电极之间。因此，在图25所示的修改示例的情况下，没有形成侧壁绝缘体SP，并且绝缘膜MZ插入在存储器栅极电极MG与控制栅极电极之间。绝缘膜MZ由通过绝缘膜MZ1、MZ2、MZ3、MZ4形成的堆叠膜形成这一点与图2的情况相同，并且也与图25所示的修改示例的情况相同。此外，在上述图2的情况下，控制栅极电极CG经由存储器栅极电极MG的一个侧壁上的侧壁绝缘膜SP形成为侧壁间隔物形状，在图25的修改示例的情况下，存储器栅极电极MG经由控制栅极电极CG的一个侧壁上的绝缘膜MZ形成为侧壁间隔物形状。此外，在图25的情况下，侧壁间隔物SW由氧化硅膜OX1和氮化硅膜NT1的堆叠膜形成，并且氧化硅膜OX1与控制栅极电极CG或存储器栅极电极MG相邻。由于侧壁隔离物SW形成在控制栅极电极CG和存储器栅极电极MG的侧壁(彼此不面对的一侧的侧壁)上，因此也可以将其视为侧壁绝缘膜。
在上述图2的情况下的制造过程中，在预先形成绝缘膜MZ和存储器栅极电极MG之后，形成绝缘膜GF和控制栅极电极CG。在图25的情况下的制造过程中，在首先形成绝缘膜GF和控制栅极电极CG之后，形成绝缘膜MZ和存储器栅极电极MG。具体地，当制造图25的存储器元件时，在半导体衬底SB上形成绝缘膜GF和硅膜(用于控制栅极电极CG的硅膜)之后，通过对硅膜进行图案化，形成控制栅极电极CG。然后，在半导体衬底SB上，在形成用以覆盖控制栅极电极CG得的绝缘膜MZ之后，在绝缘膜MZ上形成硅膜(用于存储器栅极电极MG的硅膜)，然后通过回蚀硅膜，形成存储器栅极电极MG1。之后，通过离子注入形成n-型半导体区EX1、EX2，形成侧壁间隔物SW，并且通过离子注入形成n+型半导体区SD1、SD2。
同样，在图25所示的修改示例中，类似于上述图2的情况，通过作为存储器晶体管的栅极绝缘膜的绝缘膜MZ和由绝缘膜MZ1、MZ2、MZ3、MZ4形成的堆叠膜，能够提高存储器元件的保持特性。
尽管已经基于实施例具体描述了本发明的发明人做出的发明，但是本发明不限于该实施例，并且不言而喻，本发明可以在本发明的范围内进行各种修改。

Claims (12)

1.一种半导体器件，包括：
半导体衬底；
用于存储器元件的第一栅极绝缘膜，形成在所述半导体衬底上；以及
用于所述存储器元件的第一栅极电极，形成在所述第一栅极绝缘膜上，
其中所述第一栅极绝缘膜包括第一绝缘膜、在所述第一绝缘膜上的第二绝缘膜、在所述第二绝缘膜上的第三绝缘膜以及在所述第三绝缘膜上的第四绝缘膜，
所述第二绝缘膜由包含铪和氧的高介电常数材料形成、并且具有电荷积累功能，
所述第一绝缘膜和所述第三绝缘膜中的每个带隙大于所述第二绝缘膜的带隙，
所述第三绝缘膜由包含金属元素和氧的高介电常数材料形成，
所述第四绝缘膜是氧化硅膜或氮氧化硅膜、并且与所述第一栅极电极相邻。
2.根据权利要求1所述的半导体器件，
其中所述第三绝缘膜是氧化铝膜、氧氮化铝膜或硅酸铝膜。
3.根据权利要求1所述的半导体器件，
其中所述第三绝缘膜是氧化铝膜。
4.根据权利要求1所述的半导体器件，
其中所述第二绝缘膜是氧化铪膜或硅酸铪膜。
5.根据权利要求1所述的半导体器件，
其中所述第四绝缘膜的带隙大于所述第三绝缘膜的所述带隙。
6.根据权利要求1所述的半导体器件，
其中所述第三绝缘膜是多晶膜。
7.根据权利要求6所述的半导体器件，
其中所述第四绝缘膜是所述半导体器件中的非晶膜。
8.根据权利要求1所述的半导体器件，
还包括形成在所述第一栅极电极的侧壁上的侧壁绝缘膜。
9.根据权利要求8所述的半导体器件，
其中所述侧壁绝缘膜由包括氧化硅膜和氮化硅膜的堆叠膜形成，并且
所述氧化硅膜与所述第一栅极电极相邻。
10.根据权利要求9所述的半导体器件，
其中所述氧化硅膜的厚度为5nm或更大。
11.根据权利要求8所述的半导体器件，还包括：
用于所述存储器元件的第二栅极绝缘膜，形成在所述半导体衬底上；以及
用于所述存储器元件的第二栅极电极，形成在所述第二栅极绝缘膜上，
其中所述第一栅极电极和所述第二栅极电极经由所述侧壁绝缘膜相邻。
12.根据权利要求1所述的半导体器件，还包括：
用于所述存储器元件的第二栅极绝缘膜，形成在所述半导体衬底上；以及
用于所述存储器元件的第二栅极电极，形成在所述第二栅极绝缘膜上，
其中所述第一栅极绝缘膜也形成在所述第一栅极电极与所述第二栅极电极之间。
CN202111281567.7A 2020-11-16 2021-11-01 半导体器件 Pending CN114512492A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020189964A JP2022079032A (ja) 2020-11-16 2020-11-16 半導体装置
JP2020-189964 2020-11-16

Publications (1)

Publication Number Publication Date
CN114512492A true CN114512492A (zh) 2022-05-17

Family

ID=81548515

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111281567.7A Pending CN114512492A (zh) 2020-11-16 2021-11-01 半导体器件

Country Status (4)

Country Link
US (1) US20220157999A1 (zh)
JP (1) JP2022079032A (zh)
CN (1) CN114512492A (zh)
TW (1) TW202226383A (zh)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6877319B2 (ja) * 2017-11-15 2021-05-26 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2022079032A (ja) 2022-05-26
TW202226383A (zh) 2022-07-01
US20220157999A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11393838B2 (en) Semiconductor device and manufacturing method thereof
US6917072B2 (en) Semiconductor memory device
US20050285219A1 (en) Nonvolatile semiconductor memory and method of fabricating the same
CN108231561B (zh) 半导体装置的制造方法和半导体装置
US20160043098A1 (en) Method of manufacturing semiconductor device
US11101281B2 (en) Semiconductor device and method of manufacturing the same
US10446569B2 (en) Semiconductor device and manufacturing method thereof
US11133422B2 (en) Method for manufacturing a semiconductor device
JP6620046B2 (ja) 半導体装置の製造方法および半導体装置
US10229998B2 (en) Semiconductor device and method of manufacturing the same
US11094833B2 (en) Semiconductor device including memory using hafnium and a method of manufacturing the same
JP5937172B2 (ja) 半導体装置および半導体装置の製造方法
JP7042726B2 (ja) 半導体装置の製造方法
US20220157999A1 (en) Semiconductor device
US20220157964A1 (en) Semiconductor device
US11978772B2 (en) Method of manufacturing semiconductor device
JP2022082914A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination