CN114499535A - 一种量化器及模数转换器 - Google Patents

Abstract

本发明公开一种量化器及模数转换器，该量化器包括至少两个比较器电路；每个比较器电路，用于接收同一差分模拟输入信号；每个比较器电路，还用于对差分模拟输入信号和与对应的比较器电路相关联的差分参考电压比较并输出对应的数字信号，以反映差分模拟输入信号的电压；本发明能够对连续型Sigma‑Delta模数转换器进行可重构设计，使其在不同的应用场合下，能够通过配置比较器电路的数量、第一级积分器的电阻阻值或电容值，满足各种音频信号处理场景。

Description

一种量化器及模数转换器

技术领域

本发明属于模数转换器（ADC）的量化器的技术领域，尤其涉及一种用于模数转换器的量化器及模数转换器。

背景技术

Sigma-Delta模数转换器，又称为三角积分（delta sigma）模拟数字转换器，主要采用过采样技术和噪声整形技术，在音频信号的高精准度的处理中。sigma-delta模数转换器的基本结构包括环形滤波器、量化器以及反馈DAC，它们一起构成一个反馈环路。一般地，Sigma-Delta模数转换器以大大高于模拟输入信号带宽的速率运行，以便提供过采样；模拟输入与反馈信号（误差信号）进行差动（delta）比较，该比较产生的差值信号被送到环形滤波器中，则sigma-delta模数转换器通过反馈运行来令这个差值趋于零。

音频信号处理过程中对元件的转换传输精度要求极高，用于音频的模数转换器精度要求比较高。Sigma-Delta模数转换器具有高精度，高分辨率，对元件匹配要求低的特点，所以现阶段音频方案基本都选用Sigma-Delta模数转换器。Sigma-Delta模数转换器采用的量化器可以采用多位量化器，通过量化器的结果经过编码后，直接多位同时输出，使用多位量化器可以增加信噪比，使Sigma-Delta模数转换器容易稳定，产生较少的谐波分量，但是多位量化器增加Sigma-Delta模数转换器的复杂性，并且要求用于反馈的多位DAC有足够的精度来保证量化器最后量化的精准度和线性度。

因此，现有技术用于音频的sigma delta模数转换器对于量化器的要求较高。如何在Sigma-Delta模数转换器内设计一种具有高线性度、且实现转化出多位量化功能、还能易于实现的量化器成为需要解决的技术问题。

发明内容

为了解决上述技术问题，本发明公开一种量化器及模数转换器，采用比较器来改进量化器对差分模拟输入信号的多位量化编码方式，来降低模数转换器设计的复杂度和保持量化输出信号的线性度。为了对披露的实施例的一些方面有一个基本的理解，下面给出了简单的概括。该概括部分不是泛泛评述，也不是要确定关键/重要组成元素或描绘这些实施例的保护范围。其目的是用简单的形式呈现一些概念，以此作为后面的详细说明的纲要。

一种量化器，该量化器包括至少两个比较器电路；每个比较器电路，用于接收同一差分模拟输入信号；每个比较器电路，还用于对差分模拟输入信号和与对应的比较器电路相关联的差分参考电压比较并输出对应的数字信号，以反映差分模拟输入信号的电压；其中，每个比较器电路输出的对应的数字信号组成的编码信号表示的数值越大，则表示差分模拟输入信号的电压越大；每个比较器电路输出的对应的数字信号组成的编码信号表示的数值越小，则表示差分模拟输入信号的电压越小。

进一步地，每个比较器电路都包括相连接的比较器和电容，所述差分模拟输入信号包括正向差分模拟输入信号和负向差分模拟输入信号；其中，一个比较器电路的内部的比较器输出的高电平对应的数字信号在所属的编码信号中的比特位的位置，用于表示该比较器电路所接收到的对应的差分模拟输入信号的电压大小情况；其中，正向差分模拟输入信号的电压与负向差分模拟输入信号的电压的和值等于电源电压；其中，高电平对应的数字信号是表示为逻辑1。

进一步地，当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的正向差分参考电压时，若正向差分模拟输入信号的电压大于与对应的比较器电路相关联的正向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映正向差分模拟输入信号的电压的大小情况；当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的正向差分参考电压时，若负向差分模拟输入信号的电压大于与对应的比较器电路相关联的正向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映负向差分模拟输入信号的电压的大小情况；当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的负向差分参考电压时，若正向差分模拟输入信号的电压大于与对应的比较器电路相关联的负向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映正向差分模拟输入信号的电压的大小情况；当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的负向差分参考电压时，若负向差分模拟输入信号的电压大于与对应的比较器电路相关联的负向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映负向差分模拟输入信号的电压的大小情况。

进一步地，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；若正向差分模拟输入信号的电压大于正向差分参考电压，且正向差分模拟输入信号的电压大于负向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第一级编码信号；若正向差分模拟输入信号的电压处于参考电压范围时，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第二级编码信号；其中，参考电压范围是由正向差分参考电压和负向差分参考电压作为极限值的电压范围；若正向差分模拟输入信号的电压小于正向差分参考电压，且正向差分模拟输入信号的电压小于负向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第三级编码信号；其中，第一级编码信号、第二级编码信号和第三级编码信号彼此不相同；其中，正向差分模拟输入信号通过对应的电容与第一比较器电路内部的比较器的正输入端相连通；第一比较器电路内部的比较器的正输入端通过对应的电容连接到正向差分参考电压；其中，正向差分模拟输入信号通过对应的电容与第二比较器电路内部的比较器的正输入端相连通；第二比较器电路内部的比较器的正输入端通过对应的电容连接到负向差分参考电压。

进一步地，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；若负向差分模拟输入信号的电压大于负向差分参考电压，且负向差分模拟输入信号的电压大于正向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第一级编码信号；若负向差分模拟输入信号的电压处于参考电压范围时，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第二级编码信号；其中，参考电压范围是由正向差分参考电压和负向差分参考电压作为极限值的电压范围；若负向差分模拟输入信号的电压小于正向差分参考电压，且负向差分模拟输入信号的电压小于负向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第三级编码信号；其中，第一级编码信号、第二级编码信号和第三级编码信号彼此不相同；其中，负向差分模拟输入信号通过对应的电容与第一比较器电路内部的比较器的正输入端相连通；第一比较器电路内部的比较器的正输入端通过对应的电容连接到负向差分参考电压；其中，负向差分模拟输入信号通过对应的电容与第二比较器电路内部的比较器的正输入端相连通；第二比较器电路内部的比较器的正输入端通过对应的电容连接到正向差分参考电压。

进一步地，第一比较器电路和第二比较器电路都包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；第一比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第一比较器电路的正向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的正输入端；第一比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第一比较器电路的负向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的负输入端；第二比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第二比较器电路的正向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的正输入端；第二比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第二比较器电路的负向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的负输入端。

进一步地，第一比较器电路和第二比较器电路都包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；第一比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第一比较器电路的正向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的负输入端；第一比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第一比较器电路的负向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的正输入端；第二比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第二比较器电路的正向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的负输入端；第二比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第二比较器电路的负向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的正输入端。

进一步地，每个比较器电路，用于在第二时钟相位信号的控制下，采样与对应的比较器电路相关联的差分参考电压；每个比较器电路，用于在第一时钟相位信号的控制下，传输差分模拟输入信号，以便于与第二时钟相位信号下采样到电压信号进行比较；其中，第一时钟相位信号和第二时钟相位信号不重叠；每个比较器电路都接受同一时钟源的控制。

进一步地，每个比较器电路包括比较器和两个开关网络；每个开关网络的输入端，用于接收差分模拟输入信号；每个开关网络的输出端连接到比较器的相对应的输入端；每个开关网络连接到与其所处的比较器电路相关联的差分参考电压；每个开关网络还连接到共模电压；其中，所述差分模拟输入信号包括正向差分模拟输入信号和负向差分模拟输入信号；正向差分模拟输入信号的电压与负向差分模拟输入信号的电压的和值的一半等于共模电压；其中，每个开关网络在第一时钟相位信号的控制下传输与对应的开关网络相关联的差分模拟输入信号至相关联的通路；每个开关网络在第二时钟相位信号的控制下采样与其所处的比较器电路相关联的差分参考电压。

进一步地，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；第一比较器电路包括差分输入端，差分输入端包括正向差分输入端和负向差分输入端；第一比较器设置有第一输入端和第二输入端；第一比较器电路包括第一比较器、第一上开关网络和第一下开关网络；第一上开关网络包括第一电容、第一一开关、第一二开关和第一三开关；第一电容设置有第一端和第二端；第一上开关网络的输入端是第一比较器电路的正向差分输入端，用于接收正向差分模拟输入信号；第一一开关的一端与第一上开关网络的输入端连接，第一一开关的另一端与第一电容的第一端连接，第一一开关用于在第一时钟相位信号的控制下，将正向差分模拟输入信号传输到与第一电容相连接的通路；第一二开关的一端用于接收正向差分参考电压，第一二开关的另一端与第一电容的第一端连接，第一二开关用于在第二时钟相位信号的控制下，将第一电容连接到正向差分参考电压以接受正向差分参考电压的驱动；第一三开关的一端用于接收共模电压，第一三开关的另一端与第一电容的第二端连接，第一三开关用于在第二时钟相位信号的控制下，将第一电容连接到共模电压；第一电容的第二端与第一比较器的第一输入端连接；第一下开关网络包括第二电容、第二一开关、第二二开关和第二三开关；第二电容设置有第一端和第二端；第一下开关网络的输入端是第一比较器电路的负向差分输入端，用于接收负向差分模拟输入信号；第二一开关的一端与第一下开关网络的输入端连接，第二一开关的另一端与第二电容的第一端连接，第二一开关用于在第一时钟相位信号的控制下，将负向差分模拟输入信号传输到与第二电容相连接的通路；第二二开关的一端用于接收负向差分参考电压，第二二开关的另一端与第二电容的第一端连接，第二二开关用于在第二时钟相位信号的控制下，将第二电容连接到负向差分参考电压以接受负向差分参考电压的驱动；第二三开关的一端用于接收共模电压，第二三开关的另一端与第二电容的第二端连接，第二三开关用于在第二时钟相位信号的控制下，将第二电容连接到共模电压；第二电容的第二端与第一比较器的第二输入端连接。

进一步地，第二比较器电路包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；第二比较器电路包括第二比较器、第二上开关网络和第二下开关网络；第二比较器设置有第一输入端和第二输入端；其中，第二比较器的第一输入端的极性与第一比较器的第一输入端的极性相同，第二比较器的第二输入端的极性与第一比较器的第二输入端的极性相同；第二上开关网络包括第三电容、第三一开关、第三二开关和第三三开关；第三电容设置第一端和第二端；第二上开关网络的输入端是第二比较器电路的正向差分输入端，用于接收所述正向差分模拟输入信号；第三一开关的一端与第二上开关网络的输入端连接，第三一开关的另一端与第三电容的第一端连接，第三一开关用于在第一时钟相位信号的控制下，将正向差分模拟输入信号传输到与第三电容相连接的通路；第三二开关的一端用于接收负向差分参考电压，第三二开关的另一端与第三电容的第一端连接，第三二开关用于在第二时钟相位信号的控制下，将第三电容连接到负向差分参考电压以接受负向差分参考电压的驱动；第三三开关的一端用于接收共模电压，第三三开关的另一端与第三电容的第二端连接，第三三开关用于在第二时钟相位信号的控制下，将第三电容连接到共模电压；第三电容的第二端与第二比较器的第一输入端连接；第二下开关网络包括第四电容、第四一开关、第四二开关和第四三开关；第四电容设置第一端和第二端；第二下开关网络的输入端是第二比较器电路的负向差分输入端，用于接收负向差分模拟输入信号；第四一开关的一端与第二下开关网络的输入端连接，第四一开关的另一端与第四电容的第一端连接，第四一开关用于在第一时钟相位信号的控制下，将负向差分模拟输入信号传输到与第四电容相连接的通路；第四二开关的一端用于接收正向差分参考电压，第四二开关的另一端与第四电容的第一端连接，第四二开关用于在第二时钟相位信号的控制下，将第四电容连接到正向差分参考电压以接受正向差分参考电压的驱动；第四三开关的一端用于接收共模电压，第四三开关的另一端与第四电容的第二端连接，第四三开关用于在第二时钟相位信号的控制下，将第四电容连接到共模电压；第四电容的第二端与第二比较器的第二输入端连接。

进一步地，在第一比较器的第一输入端是第一比较器的正输入端，第一比较器的第二输入端是第一比较器的负输入端，第二比较器的第一输入端是第二比较器的正输入端，第二比较器的第二输入端是第二比较器的负输入端时，存在以下情况：若正向差分模拟输入信号的电压大于正向差分参考电压，则第一比较器输出高电平；若正向差分模拟输入信号的电压小于正向差分参考电压，则第一比较器输出低电平；若正向差分模拟输入信号的电压大于负向差分参考电压，则第二比较器输出高电平；若正向差分模拟输入信号的电压小于负向差分参考电压，则第二比较器输出低电平。

进一步地，在第一比较器的第一输入端是第一比较器的负输入端，第一比较器的第二输入端是第一比较器的正输入端，第二比较器的第一输入端是第二比较器的负输入端，第二比较器的第二输入端是第二比较器的正输入端时，存在以下情况：若负向差分模拟输入信号的电压大于负向差分参考电压，则第一比较器输出高电平；若负向差分模拟输入信号的电压小于负向差分参考电压，则第一比较器输出低电平；若负向差分模拟输入信号的电压大于正向差分参考电压，则第二比较器输出高电平；若负向差分模拟输入信号的电压小于正向差分参考电压，则第二比较器输出低电平。

进一步地，第一比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序小于第二比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序，其中，第一比较器输出的一个比特位的数字信号是所要组成的编码信号中的最高比特位，第二比较器输出的一个比特位的数字信号是所要组成的编码信号中的最低比特位；或者，第一比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序大于第二比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序；其中，第一比较器输出的一个比特位的数字输出信号是所要组成的编码信号中的最低比特位，第二比较器输出的一个比特位的数字输出信号是所要组成的编码信号中的最高比特位。

一种模数转换器，包括至少一个反馈DAC，该模数转换器包括至少两级积分器、以及所述的量化器；其中，一个反馈DAC连接在第一级积分器的输入端与所述量化器的输出端之间。

进一步地，第一级积分器包括运算放大器、可变电容和积分电阻；运算放大器并联有可变电容，积分电阻的一端用于接收输入信号，积分电阻的另一端连接运算放大器的输入端，其中，积分电阻与可变电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能；或者，第一级积分器包括运算放大器、积分电容和可调电阻；运算放大器并联有积分电容，可调电阻的一端用于接收输入信号，可调电阻的另一端连接运算放大器的输入端，其中，可调电阻与积分电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能；或者，第一级积分器包括运算放大器、可变电容和可调电阻；运算放大器并联有可变电容，可调电阻的一端用于接收输入信号，可调电阻的另一端连接运算放大器的输入端，其中，可调电阻与可变电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能。

进一步地，除了第一级积分器之外的中间各级积分器的结构相同且不包括可调电阻和可变电容；其中，所述模数转换器是属于连续型Sigma-Delta模数转换器，每一级积分器都是连续时间结构。

与现有技术相比，本发明公开的每个比较器电路在第一时钟相位信号的控制下传输差分模拟输入信号，以便于和与对应的比较器电路相关联的差分参考电压进行比较，保证量化器的线性度；在此基础上，本发明公开的每个比较器电路在第二时钟相位信号的控制下采样与对应的比较器电路相关联的差分参考电压，以便于和接收到的差分模拟输入信号进行比较，让本发明设计的量化器输出相应的多位量化结果，实现量化器输出与比较器电路的数量相适应个比特位的编码信号，这些编码信号的变化幅度与差分模拟输入信号的电压的变化量呈较高线性度；尤其是所述量化器只存在两个比较器电路时，让两个比较器生成的数字输出信号组成跟随正向差分模拟输入信号或负向差分模拟输入信号线性变化的编码信号，从而在共模电压和电源电压的约束下，形成三级互不相同的编码信号，则组成1.5比特位的量化输出结果，进而让1.5位的量化器构成模数转换器的量化器，提高模数转换器的线性度和降低模数转换器的设计复杂度。

本发明还通过设置可调的输入电阻以及电容器件，不仅使Sigma-Delta模数转换器内设的第一级运算放大器兼容积分运算和信号放大功能，而且可以省去功率放大器，降低Sigma-Delta模数转换器内部对滤波功能的要求；因而，能够对连续型Sigma-Delta模数转换器进行可重构设计，使其在不同的应用场合下，能够通过配置比较器电路的数量、第一级积分器的电阻或电容，满足各种音频信号处理场景。

附图说明

在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。

图1是本发明的一种实施例公开一种由i个比较器电路构成的量化器的结构示意图，i是大于或等于2的正整数。

图2是本发明的另一种实施例公开一种由2个比较器电路构成的量化器的结构示意图。

图3是本发明的又一种实施例公开一种模数转换器的结构示意图。

具体实施方式

以下描述和附图充分地示出本发明的具体实施方案，以使本领域的技术人员能够实践它们。其他实施方案可以包括结构的、逻辑的、电气的、过程的以及其他的改变。实施例仅代表可能的变化。除非明确要求，否则单独的组件和功能是可选的，并且操作的顺序可以变化。一些实施方案的部分和特征可以被包括在或替换其他实施方案的部分和特征。本发明的实施方案的范围包括权利要求书的整个范围，以及权利要求书的所有可获得的等同物。在本文中，本发明的这些实施方案可以被单独地或总地用术语“发明”来表示，这仅仅是为了方便，并且如果事实上公开了超过一个的发明，不是要自动地限制该应用的范围为任何单个发明或发明构思。

作为实施例一，本发明实施例公开一种量化器，该量化器可以用于Sigma-Delta模数转换器；该量化器包括至少两个比较器电路；每个比较器电路，用于接收同一差分模拟输入信号，具体是同一对差分模拟输入信号，包括正向差分模拟输入信号和负向差分模拟输入信号，对应于图1的正向差分模拟输入信号VIP和负向差分模拟输入信号VIN。在运用于Sigma-Delta模数转换器的实施例中，量化器的输入被配置为接收模拟输入信号，即量化器的输入端接收Sigma-Delta模数转换器中的积分器电路的模拟输出信号，或者量化器的输入端接收Sigma-Delta模数转换器中的环路滤波器输出的经过滤波的模拟信号；由于前述积分器电路或前述的环路滤波器为差分结构，包括正负两个输入端，所以，量化器的输入端接收到的是差分模拟信号，则量化器也是差分结构，其输入端是属于差分输入端，用于接收正向差分模拟输入信号和负向差分模拟输入信号。

每个比较器电路，还用于对差分模拟输入信号和与对应的比较器电路相关联的差分参考电压比较并输出对应的数字信号，以反映差分模拟输入信号的电压，具体地，每个比较器电路可以将正向差分模拟输入信号和与对应的比较器电路相关联的差分参考电压进行比较，主要是和能够起到电平翻转作用的比较器电路中所接收的差分参考电压（正向差分参考电压或负向差分参考电压）进行比较，输出对应的高电平信号或低电平信号，则配置为对应的一个比特位的数字输出信号，每个比较器电路输出的数字信号可以组成多个比特位的编码信号，该编码信号是反映差分模拟输入信号相对应的数字值，即多个比较器电路输出的数字信号被配置为生成表示所述差分模拟输入信号的数字输出代码，具体地，每个比较器电路输出的对应的数字信号组成的编码信号表示的数值越大，则表示差分模拟输入信号的电压越大；每个比较器电路输出的对应的数字信号组成的编码信号的数值越小，则表示差分模拟输入信号的电压越小。则数字输出代码可以是与差分模拟输入信号成线性变化，使得量化器能够保持一定的线性度。

在本实施例中，所述与对应的比较器电路相关联的差分参考电压通常是指在电路中用作电压基准的高稳定度的电压，也称为基准电压。需要说明的是，在许多集成电路和电路单元中，如数/模转换器、模/数转换器、线性稳压器和开关稳压器，都需要精密而稳定的参考电压。

在图1所示的量化器中，量化器包括i个比较器电路，i是大于或等于2的正整数，则i可以是偶数或奇数。从第一比较器电路至第i比较器电路，每个比较器电路都配置有用于接收正向差分模拟输入信号VIP的正向差分输入端、用于接收负向差分模拟输入信号VIN的负向差分输入端、用于接收正向差分参考电压VREFP的正向差分参考电压输入端、用于接收负向差分参考电压VREFN的负向差分参考电压输入端、以及两个用于接收共模电压VCM的共模电压输入端，从而在共模电压VCM的约束下对差分模拟输入信号和与对应的比较器电路相关联的差分参考电压进行比较。如图1所示，第一比较器电路输出的数字信号是D0，第i比较器电路输出的数字信号是Di-1,则量化器输出i个比特位的数字信号，可以组合成编码信号，由于图1所示的量化器中存在i个比较器电路，所以量化器组合成的编码信号是与比较器电路的数量相适应个比特位的编码信号，形成若干个量化级的编码信号。

在一些实施例中，这一编码信号可以表示为Dout[i-1：0]，图中未表示出Dout，从左往右是最高比特位至最低比特位，即最高比特位是D0，最低比特位是Di-1，其中，与数字信号是D0的第一比较器电路相关联的差分参考电压是所述量化器接收的所有差分参考电压中，电压值最大的正向差分参考电压或负向差分参考电压，则输入第一比较器电路的差分模拟输入信号较大时才能大于与第一比较器电路相关联的差分参考电压才能输出高电平，产生代表差分模拟输入信号的实际电压大小的有效的数字输出信号，使得i个比较器生成的数字输出信号组成跟随差分模拟输入信号线性变化的编码信号。

因此，本实施例实现量化器输出与比较器电路的数量相适应个比特位的编码信号，这些编码信号的变化幅度与差分模拟输入信号的电压的变化量呈较高线性度，提高了多比特量化器所在的ADC系统的线性度。

作为实施例二，每个比较器电路都包括比较器和电容，比较器与电容相连接，这里的比较器电路可以包括以特定连接方式构造出的开关电容电路，电容通过该开关电容电路比较器连接；所述差分模拟输入信号包括正向差分模拟输入信号和负向差分模拟输入信号，分别对应于图1的VIP和VIN，并在一定时钟相位条件下被电容接收，进而对比较器的输出信号产生影响，其中，一个比较器电路的内部的比较器输出的高电平对应的数字信号在所属的编码信号中的比特位的位置，用于表示该比较器电路所接收到的对应的差分模拟输入信号的电压大小情况。同一个量化器中所有的比较器电路输出的数字信号组成一个编码信号，每一个比较器电路输出的一个比特位的数字信号对应编码信号的一个比特位。当一个比较器电路的内部的比较器输出的高电平对应的数字信号在所属的编码信号中的比特位越高，比较器输出的高电平信号一般在编码信号的排序越靠左，则表示该比较器电路所接收到的对应的差分模拟输入信号的电压越大；当一个比较器电路的内部的比较器输出的高电平对应的数字信号在所属的编码信号中的比特位越低，比较器输出的高电平信号一般在编码信号的排序越靠右，则表示该比较器电路所接收到的对应的差分模拟输入信号的电压越小。从而让本实施例设计的量化器输出相应的多位量化结果，实现量化器输出与比较器电路的数量相适应个比特位的编码信号，这些编码信号的变化幅度与差分模拟输入信号的电压的变化量呈较高线性度。

需要说明的是，正向差分模拟输入信号的电压与负向差分模拟输入信号的电压的和值等于电源电压，正向差分模拟输入信号的电压与负向差分模拟输入信号是由一个信号源差分处理的结果，二者的正负是相对于一个共模电压而设计出来的。电源电压是所述量化器的内部器件的工作电压，可以是所述量化器外接电源而产生的。前述的高电平对应的数字信号是表示为逻辑1，比较器输出的高电平优选为3V及大于3V的电压，即逻辑1的电压。

作为实施例三，每个比较器电路都包括相连接的比较器和电容，所述差分模拟输入信号包括正向差分模拟输入信号和负向差分模拟输入信号。结合图1和图2，存在以下四种情况：

当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的正向差分参考电压VREFP时，若正向差分模拟输入信号VIP的电压大于与对应的比较器电路相关联的正向差分参考电压VREFP，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映正向差分模拟输入信号VIP的电压的大小情况，即通过与正向差分参考电压VREFP相连通的比较器输出的高电平信号在一组既定的编码信号中的比特位的位置，来表示正向差分模拟输入信号VIP的电压的大小状态。

当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的正向差分参考电压VREFP时，若负向差分模拟输入信号VIN的电压大于与对应的比较器电路相关联的正向差分参考电压VREFP，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映负向差分模拟输入信号VIN的电压的大小情况，即通过与正向差分参考电压VREFP相连通的对应的比较器输出的高电平信号在一组既定的编码信号中的比特位的位置，来表示负向差分模拟输入信号VIN的电压的大小状态。

当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的负向差分参考电压VREFN时，若正向差分模拟输入信号VIP的电压大于与对应的比较器电路相关联的负向差分参考电压VREFN，则对应的比较器电路内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映正向差分模拟输入信号的电压的大小情况，即通过与负向差分参考电压VREFN相连通的比较器输出的高电平信号在一组既定的编码信号中的比特位的位置，来表示正向差分模拟输入信号VIP的电压的大小状态。

当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的负向差分参考电压VREFN时，若负向差分模拟输入信号VIN的电压大于与对应的比较器电路相关联的负向差分参考电压VREFN，则对应的比较器电路内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映负向差分模拟输入信号的电压的大小情况，即通过与负向差分参考电压VREFN相连通的比较器输出的高电平信号在一组既定的编码信号中的比特位的位置，来表示负向差分模拟输入信号VIN的电压的大小状态。

综上，本实施例通过电容连通至比较器的正输入端的正向差分参考电压VREFP或负向差分参考电压VREFN会影响相应的比较器电路内部的比较器的电平翻转，具体通过与输入每个比较器电路的负向差分模拟输入信号VIN或正向差分模拟输入信号VIP进行比较而对相应的比较器电路内部的比较器的电平翻转起到控制作用。

作为实施例四，参考图2可知，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；需要说明的是，一个比较器电路输出的数字信号是该比较器电路内部的比较器输出的一个比特位的数字信号。在本实施例中，正向差分模拟输入信号VIP通过对应的电容C1与第一比较器电路内部的比较器的正输入端相连通；第一比较器电路内部的比较器的正输入端通过对应的电容C1连接到正向差分参考电压VREFP；正向差分模拟输入信号VIP通过对应的电容C3与第二比较器电路内部的比较器的正输入端相连通；第二比较器电路内部的比较器的正输入端通过对应的电容连接到负向差分参考电压VREFN。

若正向差分模拟输入信号VIP的电压大于正向差分参考电压VREFP，且正向差分模拟输入信号VIP的电压大于负向差分参考电压VREFN，则第一比较器电路内部的比较器输出的一个比特位的数字信号D0和第二比较器内部的比较器输出的一个比特位的数字信号D1组成两比特位的第一级编码信号，结合前述实施例可知，第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑1，且第二比较器内部的比较器输出的一个比特位的数字信号也是逻辑1。此时，第一级编码信号可以表示为Dout[1：0]=11。

若正向差分模拟输入信号VIP的电压处于参考电压范围时，则第一比较器电路内部的比较器输出的一个比特位的数字信号D0和第二比较器内部的比较器输出的一个比特位的数字信号D1组成两比特位的第二级编码信号；需要说明的是，参考电压范围是由正向差分参考电压VREFP和负向差分参考电压VREFN作为极限值的电压范围。

作为一种编码方式，正向差分参考电压VREFP是参考电压范围的上极限值时，负向差分参考电压VREFN是参考电压范围的下极限值，第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑0，第二比较器电路内部的比较器输出的一个比特位的数字信号D1是逻辑1。然后在此基础上，当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位高于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=01；当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位低于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=10。

作为另一种编码方式，负向差分参考电压VREFN是参考电压范围的上极限值时，正向差分参考电压VREFP是参考电压范围的下极限值，第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑1，第二比较器电路内部的比较器输出的一个比特位的数字信号D1是逻辑0。然后在此基础上，当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位高于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=10；当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位低于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=01。

若正向差分模拟输入信号VIP的电压小于正向差分参考电压VREFP，且正向差分模拟输入信号VIP的电压小于负向差分参考电压VREFN，则第一比较器电路内部的比较器输出的一个比特位的数字信号D0和第二比较器电路内部的比较器输出的一个比特位的数字信号D1组成两比特位的第三级编码信号；第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑0，且第二比较器内部的比较器输出的一个比特位的数字信号也是逻辑0。此时，第三级编码信号可以表示为Dout[1：0]=00。

综上，第三级编码信号、第二级编码信号和第一级编码信号彼此不相同且依次增大，使得正向差分模拟输入信号VIP的电压与两个比较器电路组成的编码信号成线性变化，本实施例使用第三级编码信号、第二级编码信号和第一级编码信号反映实际输入所述量化器的正向差分模拟输入信号。

作为实施例五，对应为实施例四的对称实施方式，参考图2可知，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；需要说明的是，一个比较器电路输出的数字信号是该比较器电路内部的比较器输出的一个比特位的数字信号。在本实施例中，负向差分模拟输入信号VIN通过对应的电容C2与第一比较器电路内部的比较器的正输入端相连通；第一比较器电路内部的比较器的正输入端通过对应的电容C2连接到负向差分参考电压VREFN；负向差分模拟输入信号VIN通过对应的电容C4与第二比较器电路内部的比较器的正输入端相连通；第二比较器电路内部的比较器的正输入端通过对应的电容连接到正向差分参考电压VREFP。

若负向差分模拟输入信号VIN的电压大于负向差分参考电压VREFN，且负向差分模拟输入信号VIN的电压大于正向差分参考电压VREFP，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第一级编码信号；结合前述实施例可知，第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑1，且第二比较器内部的比较器输出的一个比特位的数字信号也是逻辑1。此时，第一级编码信号可以表示为Dout[1：0]=11。

若负向差分模拟输入信号的电压处于参考电压范围时，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第二级编码信号；需要说明的是，参考电压范围是由正向差分参考电压VREFP和负向差分参考电压VREFN作为极限值的电压范围。

作为一种编码方式，正向差分参考电压VREFP是参考电压范围的上极限值时，负向差分参考电压VREFN是参考电压范围的下极限值，第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑1，第二比较器电路内部的比较器输出的一个比特位的数字信号D1是逻辑0。然后在此基础上，当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位高于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=10；当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位低于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=01。

作为另一种编码方式，负向差分参考电压VREFN是参考电压范围的上极限值时，正向差分参考电压VREFP是参考电压范围的下极限值，第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑0，第二比较器电路内部的比较器输出的一个比特位的数字信号D1是逻辑1。然后在此基础上，当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位高于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=01；当第一比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位低于第二比较器电路内部的比较器输出的电平信号在所属的编码信号中所占的比特位时，第二级编码信号表示为Dout[1：0]=10。

若负向差分模拟输入信号VIN的电压小于正向差分参考电压VREFP，且负向差分模拟输入信号VIN的电压小于负向差分参考电压VREFN，则第一比较器电路内部的比较器输出的一个比特位的数字信号D0和第二比较器电路内部的比较器输出的一个比特位的数字信号D1组成两比特位的第三级编码信号；第一比较器电路内部的比较器输出的一个比特位的数字信号D0是逻辑0，且第二比较器内部的比较器输出的一个比特位的数字信号也是逻辑0。此时，第三级编码信号可以表示为Dout[1：0]=00。

综上，第三级编码信号、第二级编码信号和第一级编码信号彼此不相同且依次增大，使得负向差分模拟输入信号VIN的电压与两个比较器电路组成的编码信号成线性变化，本实施例使用第三级编码信号、第二级编码信号和第一级编码信号反映实际输入所述量化器的负向差分模拟输入信号。

作为实施例六，第一比较器电路和第二比较器电路都包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；参考图2可知，在实施例四的基础上，作为实施例四的一种电路端口实施方式，第一比较器电路的正向差分输入端用于接收正向差分模拟输入信号VIP，第一比较器电路的正向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的正输入端，使得正向差分模拟输入信号VIP能够和第一比较器电路内部的比较器的正输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN进行电压比较，具体在第一比较器电路的一个求和节点处将正向差分模拟输入信号与相关联的差分参考电压相减，再将相减的结果作为二者的比较结果，再将相减结果通过电容送往比较器的正输入端，由该比较器比较其正输入端和负输入端的电压大小，再在正输入端的电压大于负输入端的电压时输出逻辑高电平，或在正输入端的电压小于负输入端的电压时输出逻辑低电平。

第一比较器电路的负向差分输入端用于接收负向差分模拟输入信号VIN，第一比较器电路的负向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的负输入端，使得负向差分模拟输入信号VIN能够和第一比较器电路内部的比较器的负输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN进行电压比较，具体在第一比较器电路的一个求和节点处将负向差分模拟输入信号与相关联的差分参考电压相减，再将相减的结果作为二者的比较结果，再将相减结果通过电容送往比较器的负输入端。

第二比较器电路的正向差分输入端用于接收正向差分模拟输入信号VIP，第二比较器电路的正向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的正输入端，使得正向差分模拟输入信号VIP能够和第二比较器电路内部的比较器的正输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN进行电压比较，具体在第二比较器电路的一个求和节点处将正向差分模拟输入信号与相关联的差分参考电压相减，再将相减的结果作为二者的比较结果，再将相减结果通过电容送往比较器的正输入端。

第二比较器电路的负向差分输入端用于接收负向差分模拟输入信号VIN，第二比较器电路的负向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的负输入端，使得负向差分模拟输入信号VIN能够和第二比较器电路内部的比较器的负输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN进行电压比较，可以在第一比较器电路的一个求和节点处将负向差分模拟输入信号与相关联的差分参考电压相减，再将相减的结果作为二者的比较结果，再将相减结果通过电容送往比较器的负输入端。

需要补充的是，图2所示的第一比较器的输入端的极性和第二比较器的输入端的极性是没有标记，意味着在图2所示的第一比较器和第二比较器中，正输入端和负输入端是可配置的。因此，在实施例六中，与第一比较器电路的正向差分输入端相关联的第一比较器的输入端是配置为正输入端，与第一比较器电路的负向差分输入端相关联的第一比较器的输入端是配置为负输入端，与第二比较器电路的正向差分输入端相关联的第二比较器的输入端是配置为正输入端，与第二比较器电路的负向差分输入端相关联的第二比较器的输入端是配置为负输入端。

作为实施例七，第一比较器电路和第二比较器电路都包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；参考图2可知，作为实施例五的一种电路端口实施方式，第一比较器电路的正向差分输入端用于接收正向差分模拟输入信号VIP，第一比较器电路的正向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的负输入端，使得正向差分模拟输入信号VIP能够和第一比较器电路内部的比较器的负输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN进行电压比较，具体在第一比较器电路的一个求和节点处将正向差分模拟输入信号与相关联的差分参考电压相减，再将相减的结果作为二者的比较结果，再将相减结果通过电容送往比较器的负输入端，由该比较器比较其正输入端和负输入端的电压大小。

第一比较器电路的负向差分输入端用于接收负向差分模拟输入信号VIN，第一比较器电路的负向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的正输入端，使得负向差分模拟输入信号VIN能够和第一比较器电路内部的比较器的正输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN在一个求和节点处相减，再将相减的结果作为二者的比较结果，再将比较结果通过电容送往比较器的负输入端。

第二比较器电路的正向差分输入端用于接收正向差分模拟输入信号VIP，第二比较器电路的正向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的负输入端，使得正向差分模拟输入信号VIP能够和第二比较器电路内部的比较器的负输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN进行电压比较，可以在第二比较器电路的一个求和节点处将正向差分模拟输入信号与相关联的差分参考电压相减，再将相减的结果作为二者的比较结果，再将相减结果通过电容送往比较器的负输入端。

第二比较器电路的负向差分输入端用于接收负向差分模拟输入信号VIN，第二比较器电路的负向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的正输入端，使得负向差分模拟输入信号VIN能够和第二比较器电路内部的比较器的正输入端相连通的正向差分参考电压VREFP或负向差分参考电压VREFN进行电压比较，可以在第二比较器电路的一个求和节点处将负向差分模拟输入信号与相关联的差分参考电压相减，再将相减的结果作为二者的比较结果，再将相减结果通过电容送往比较器的正输入端。

则在实施例七中，与第一比较器电路的正向差分输入端相关联的第一比较器的输入端是配置为负输入端，与第一比较器电路的负向差分输入端相关联的第一比较器的输入端是配置为正输入端，与第二比较器电路的正向差分输入端相关联的第二比较器的输入端是配置为负输入端，与第二比较器电路的负向差分输入端相关联的第二比较器的输入端是配置为正输入端。

作为实施例八，每个比较器电路，用于在第二时钟相位信号的控制下，采样与对应的比较器电路相关联的差分参考电压，可以是将差分参考电压采样至相关的节点处或采样到对应比较器电路内部的电容中；对应到图2的一种实施方式中，第一比较器电路用于在第二时钟相位信号a2的驱动控制下，将正向差分参考电压VREFP处输入的电荷采样至第一电容C1内或采样至节点O1处，以便于与由第一时钟相位信号a1驱动传输至节点O1处的电荷进行比较，可以是选择在第一电容C1释放内部存储的电荷（是采样正向差分参考电压VREFP的结果）时进行比较；第一比较器电路用于在第二时钟相位信号a2的驱动控制下，将负向差分参考电压VREFN处输入的电荷采样至第二电容C2内或采样至节点O3处，以便于与由第一时钟相位信号a1驱动传输至节点O3处的电荷比较，可以是选择在第二电容C2释放内部存储的电荷（是采样正向差分参考电压VREFN的结果）时进行比较。同理地，第二比较器电路用于在第二时钟相位信号a2的驱动控制下，将负向差分参考电压VREFN处输入的电荷采样至第三电容C3内或采样至节点P1处，以便于与由第二时钟相位信号a2驱动传输至节点P1处的电荷进行比较，可以是选择在第三电容C3释放内部存储的电荷（是采样负向差分参考电压VREFN的结果）时进行比较；第二比较器电路用于在第二时钟相位信号a2的驱动控制下，将正向差分参考电压VREFP处输入的电荷采样至第四电容C4内或采样至节点P3处，以便于与由第一时钟相位信号a1驱动传输至节点O3处的电荷比较，可以是选择在第二电容C2释放内部存储的电荷（是采样正向差分参考电压VREFN的结果）时进行比较。

每个比较器电路，用于在第一时钟相位信号的控制下，传输差分模拟输入信号，从而将外界注入的电荷传输往与对应比较器电路内部的电容相连接的通路，也可以从对应比较器电路内部的电容内释放电荷至相连通的电路通路中；对应到图2的一种实施方式中，第一比较器电路的正向差分输入端用于接收正向差分模拟输入信号VIP；第一比较器电路的负向差分输入端用于接收负向差分模拟输入信号VIN。第一比较器电路用于在第一时钟相位信号a1的驱动控制下，将正向差分输入端处输入的电荷传输至节点O1处，并与第一电容C1释放的电荷进行比较，其中，第一电容C1的内部存储的电荷是来源于在先产生的第二时钟相位信号a2所驱动采样的电压信号。第一比较器电路用于在第一时钟相位信号a1的驱动控制下，将负向差分输入端处输入的电荷传输至节点O3处，并与第二电容C2释放的电荷进行比较，其中，第二电容C2的内部存储的电荷是来源于在先产生的第二时钟相位信号a2所驱动采样的电压信号。第二比较器电路用于在第一时钟相位信号a1的驱动控制下，将正向差分输入端处输入的电荷传输至节点P1处，并与第三电容C3释放的电荷进行比较，其中，第三电容C3的内部存储的电荷是来源于在先产生的第二时钟相位信号a2所驱动采样的电压信号。第二比较器电路用于在第一时钟相位信号a1的驱动控制下，将负向差分输入端处输入的电荷传输至节点P3处，并与第四电容C4释放的电荷进行比较，其中，第四电容C4的内部存储的电荷是来源于在先产生的第二时钟相位信号a2所驱动采样的电压信号。从而，本实施例公开的每个比较器电路在第二时钟相位信号的控制下采样与对应的比较器电路相关联的差分参考电压，并在第一时钟相位下将传输过来的差分模拟输入信号与之进行比较，让本发明设计的量化器按照合理的时序输出相应的多位量化结果，减少非线性因素的影响。

需要说明的是，第一时钟相位信号和第二时钟相位信号不重叠。本实施例配置为高电平有效，当第二时钟相位信号是高电平时，采样相关联的差分参考电压；当第一时钟相位信号是高电平时，传输电压信号并与相关联的电荷（差分参考电压的采样结果）进行比较。在一些实施例中，第一时钟相位信号是高电平时，第二时钟相位信号是低电平；且第一时钟相位信号是低电平时，第二时钟相位信号是高电平，使得第一时钟相位信号和第二时钟相位信号不能同时对同一个比较器电路发挥相应的功能，允许在比较器电路中交替执行对应的功能，但不允许比较器电路在传输差分模拟输入信号的同时还往电容内采样相关联的差分参考电压，在现有技术中可以经过编码来控制时钟相位信号的高低电平的变化。在实施例八中，第二时钟相位信号在初始时刻是置为高电平，第一时钟相位信号在同一初始时刻是置为低电平。在实施例八中，每个比较器电路都接受图2所示的一时钟源CLK的控制，具体是比较器电路内部的比较器的时钟端都连接到同一时钟源，其中，这个时钟源产生的时钟信号与第一时钟相位信号的波形相同但是存在相位上的延迟，在一些实施例中，这个相位上延迟是可以忽略。

作为实施例九，每个比较器电路包括比较器和两个开关网络，对于一个比较器电路，这两个开关网络被划分为与该比较器电路的正向差分输入端相连接的一个开关网络，以及与该比较器电路的负向差分输入端相连接的一个开关网络，使得同一个比较器电路被划分为上部采样路径和下部采样路径，对于每个开关网络都设置有电容，以及与电容相连接的开关元件。在本实施例中，每个开关网络的输入端，用于接收差分模拟输入信号；每个开关网络的输出端连接到比较器的相对应的输入端，使得与比较器的正输入端相连接的开关网络输出的信号对比较器的比较结果产生影响；每个开关网络连接到与其所处的比较器电路相关联的差分参考电压，使得开关网络输出的信号受到差分模拟输入信号的电压与相关联的差分参考电压的大小比较结果的影响；每个开关网络还连接到共模电压，用于对正向差分模拟输入信号和负向差分模拟输入信号的电压大小进行约束，其中，所述差分模拟输入信号包括正向差分模拟输入信号和负向差分模拟输入信号；正向差分模拟输入信号的电压与负向差分模拟输入信号的电压的和值的一半等于共模电压。参照实施例八，每个开关网络在第二时钟相位信号的控制下采样与其所处的比较器电路相关联的差分参考电压，在一些实施例中，每个开关网络在第二时钟相位信号的控制下采样到的差分参考电压对应的电荷输入电容内，其中，第一时钟相位信号期间允许打开的开关元件在第二时钟相位信号期间则被配置为不允许打开，第二时钟相位信号期间允许打开的开关元件在第一时钟相位信号期间则被配置为不允许打开。每个开关网络在第一时钟相位信号期间传输与对应的开关网络相关联的差分模拟输入信号至相关联的通路，包括与电容相连接的支路或节点处，再与对应的开关网络在在先经过的第二时钟相位信号期间采样的电压信号（实际上形成存储于开关网络内部的电荷）进行电压大小比较。综上，实施例九针对一个比较器设置两个开关网络，有序地切换差分模拟输入信号或差分参考电压与所述比较器的连接关系，特别是在不同相位的时钟域之间进行转换，有助于控制每个比较器输出的数字信号准确地反映差分模拟输入信号，保持住线性度。

作为实施例十，所述量化器存在两个比较器电路；参考图2可知，所述两个比较器电路分别是第一比较器电路和第二比较器电路；第一比较器电路包括差分输入端，差分输入端包括正向差分输入端和负向差分输入端；第一比较器设置有第一输入端和第二输入端，第一比较器的第一输入端连接到节点O2，第一比较器的第二输入端连接到节点O4；第一比较器电路包括第一比较器、第一上开关网络和第一下开关网络；第一上开关网络包括第一电容C1、由第一时钟相位信号a1控制的第一一开关、由第二时钟相位信号a2控制的第一二开关和由第二时钟相位信号a2控制的第一三开关；第一上开关网络的输入端是第一比较器电路的正向差分输入端，用于接收正向差分模拟输入信号VIP；如图2所示，在第一比较器电路中，第一比较器的第一输入端与用于接收正向差分模拟输入信号VIP的正向差分输入端相连接的支路中，自左向右观察所述第一上开关网络，开关元件依次是第一一开关、第一二开关和第一三开关；第一电容C1设置有第一端和第二端，优选地，第一电容C1的第一端是第一电容C1的正极端，第一电容C1的第二端是第一电容C1的负极端。

第一一开关的一端与第一上开关网络的输入端（第一比较器电路的正向差分输入端）连接，第一一开关的另一端与第一电容C1的第一端连接，第一二开关的一端用于接收正向差分参考电压VREFP，第一二开关的另一端与第一电容C1的第一端连接，第一一开关、第一二开关与第一电容C1的公共节点是节点O1；第一一开关用于在第一时钟相位信号a1的控制下，将正向差分模拟输入信号VIP传输到与第一电容C1相连接的通路，包括与第一电容C1的第一端连接的节点O1的位置处，在一些实施例中，第一电容C1在第一时钟相位信号a1期间往节点O1处释放电荷，以便于与正向差分参考电压VREFP进行比较。第一二开关用于在第二时钟相位信号a2的控制下，将第一电容C1连接到正向差分参考电压VREFP，以使得第一电容C1接受正向差分参考电压VREFP的驱动。第一电容的第二端与第一比较器的第一输入端连接，第一三开关的一端用于接收共模电压VCM，第一三开关的另一端与第一电容C1的第二端连接，第一三开关和第一电容C1公共连接节点是节点O2；第一三开关用于在第二时钟相位信号a2的控制下，将第一电容C1连接到共模电压VCM，以实现使用第一三开关的开闭来决定第一电容C1的第二端与第一比较器的第一输入端之间的电荷流通情况；因此，第一三开关将第一电容C1连接到共模电压VCM时，电荷被配置为在第一电容C1与第一三开关之间的通路上流通，从而等效于将第一电容C1与第一比较器断开。

在实施例十中，当正向差分参考电压VREFP大于正向差分模拟输入信号VIP时，在第一时钟相位信号和第二时钟相位信号的控制下，正向差分参考电压VREFP驱动第一电容C1内部的电荷释放，具体从第一电容C1的第一端流向节点O1，或者朝着节点O1指向第一上开关网络的输入端的方向流动，从而拉低第一比较器的第一输入端的电压，则第一比较器的输出结果D0会在第一比较器的第一输入端的电压降低到一定程度时发生改变，尤其在第一比较器的第一输入端是正输入端时更容易发生改变，可以让D0由逻辑1翻转为逻辑0；当正向差分参考电压VREFP小于正向差分模拟输入信号VIP时，在第一时钟相位信号和第二时钟相位信号的交替控制下，正向差分参考电压VREFP驱动节点O1处积累的电荷注入第一电容C1内部，以对第一电容C1进行充电，具体从节点O1流向第一电容C1，或者朝着第一上开关网络的输入端指向第一电容C1的方向流动，从而抬升第一比较器的第一输入端的电压，使得第一比较器的输出结果D0会在第一比较器的第一输入端的电压升高到一定程度时发生改变，尤其在第一比较器的第一输入端是正输入端时更容易发生改变，可以让D0由逻辑0翻转为逻辑1。

参考图2可知，第一下开关网络包括第二电容C2、由第一时钟相位信号a1控制的第二一开关、由第二时钟相位信号a2控制的第二二开关和由第二时钟相位信号a2控制的第二三开关；第二电容设置有第一端和第二端；第一下开关网络的输入端是第一比较器电路的负向差分输入端，用于接收负向差分模拟输入信号VIN；如图2所示，在第一比较器电路中，节点O4与用于接收负向差分模拟输入信号VIN的负向差分输入端相连接的一条路径中，自左向右观察所述第一下开关网络，所述第一下开关网络所关联的开关元件依次是第二一开关、第二二开关和第二三开关；第二电容C2设置有第一端和第二端，优选地，第二电容C2的第一端是第二电容C2的正极端，第二电容C2的第二端是第二电容C2的负极端。

第二一开关的一端与第一下开关网络的输入端（第一比较器电路的负向差分输入端）连接，第二一开关的另一端与第二电容C2的第一端连接，第二二开关的一端用于接收负向差分参考电压VREFN，第二二开关的另一端与第二电容C2的第一端连接，第二一开关、第二二开关与第二电容C2的公共节点是节点O3；第二一开关用于在第一时钟相位信号a1的控制下，将负向差分模拟输入信号VIN传输到与第二电容C2相连接的通路，以便于与负向差分参考电压VREFN进行比较，在一些实施例中，第二电容C2在第一时钟相位信号a1期间往节点O3处释放电荷。第二二开关用于在第二时钟相位信号a2的控制下，将第二电容C2连接到负向差分参考电压VREFN，以使得第二电容C2接受负向差分参考电压VREFN的驱动。第二电容C2的第二端与第一比较器的第二输入端连接；第二三开关的一端用于接收共模电压VCM，第二三开关的另一端与第二电容C2的第二端连接，第二三开关与第二电容C2的公共节点是节点O4；第二三开关用于在第二时钟相位信号a2的控制下，将第二电容C2连接到共模电压VCM，以实现使用第二三开关的开闭来决定第二电容C2的第二端与第一比较器的第二输入端之间的电荷流通情况；因此，第二三开关将第二电容C2连接到共模电压VCM时，电荷被配置为在第二电容C2与第二三开关之间的通路上流通，从而等效于将第二电容C2与第一比较器断开。

在实施例十中，当负向差分参考电压VREFN大于负向差分模拟输入信号VIN时，在第一时钟相位信号和第二时钟相位信号的控制下，负向差分参考电压VREFN驱动第二电容C2内部的电荷向外释放，具体从第二电容C2的第一端流向节点O3，或者朝着节点O3指向第一下开关网络的输入端的方向流动，从而拉低第一比较器的第二输入端的电压，使得第一比较器的输出结果D0会在第一比较器的第二输入端的电压降低到一定程度时发生改变，尤其在第一比较器的第二输入端是正输入端时输出端更容易发生电平翻转，可以让D0由逻辑1翻转为逻辑0。当负向差分参考电压VREFN小于负向差分模拟输入信号VIN时，在第一时钟相位信号和第二时钟相位信号的交替控制下，负向差分参考电压VREFN驱动节点O3处积累的电荷注入第二电容C2内部，以对第二电容C2进行充电，具体从节点O3流向第二电容C2，或者朝着第一下开关网络的输入端指向第二电容C2的方向流动，从而抬升第一比较器的第二输入端的电压，使得第一比较器的输出结果D0会在第一比较器的第二输入端的电压升高到一定程度时发生改变，尤其在第一比较器的第二输入端是正输入端时输出端更容易发生电平翻转，可以让D0由逻辑0翻转为逻辑1。

综上，第一比较器，用于根据正向差分模拟输入信号和第一上开关网络中接收的正向差分参考电压的比较结果，或根据负向差分模拟输入信号和第一下开关网络中接收的负向差分参考电压的比较结果，输出对应的一个比特位的数字信号。具体的实施方式参阅实施例四和实施例五，在此不再赘述。

在实施例十的基础上，参考图2可知，第二比较器电路包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；第二比较器设置有第一输入端和第二输入端；第二比较器的第一输入端连接到节点P2，第二比较器的第二输入端连接到节点P4；第二比较器电路包括第二比较器、第二上开关网络和第二下开关网络；第二比较器的第一输入端的极性与第一比较器的第一输入端的极性相同，第二比较器的第二输入端的极性与第一比较器的第二输入端的极性相同。第二上开关网络包括第三电容C3、由第一时钟相位信号a1控制的第三一开关、由第二时钟相位信号a2控制的第三二开关和由第二时钟相位信号a2控制的第三三开关；第三电容C3设置第一端和第二端，优选地，第三电容C3的第一端是第三电容C3的正极端，第三电容C3的第二端是第三电容C3的负极端。第二上开关网络的输入端是第二比较器电路的正向差分输入端，用于接收所述正向差分模拟输入信号VIP；如图2所示，在第二比较器电路中，第二比较器的第一输入端（或节点P2）与用于接收正向差分模拟输入信号VIP的正向差分输入端相连接的支路中，自左向右观察所述第二上开关网络，开关元件依次是第三一开关、第三二开关和第三三开关。

第三一开关的一端与第二上开关网络的输入端（第二比较器电路的正向差分输入端）连接，第三一开关的另一端与第三电容C3的第一端连接，第三一开关、第三二开关与第三电容C3的公共节点是节点P1；第三二开关的一端用于接收负向差分参考电压VREFN，第三二开关的另一端与第三电容C3的第一端连接。第三一开关用于在第一时钟相位信号a1的控制下，将正向差分模拟输入信号VIP传输到与第三电容C3相连接的通路，包括与第三电容C3的第一端连接的节点P1的位置处，在一些实施例中，第三电容C3在第一时钟相位信号a1期间往节点P1处释放电荷，以便于与负向差分参考电压VREFN进行比较。第三电容C3的第二端与第二比较器的第一输入端连接；第三二开关用于在第二时钟相位信号a2的控制下，将第三电容C3连接到负向差分参考电压VREFN,以使得第三电容C3接受负向差分参考电压VREFN的驱动。第三三开关的一端用于接收共模电压VCM，第三三开关的另一端与第三电容C3的第二端连接，第三三开关与第三电容C3的公共节点是P2；第三三开关用于在第二时钟相位信号a2的控制下，将第三电容C3连接到共模电压VCM，以实现使用第三三开关的开闭来决定第三电容C3的第二端与第二比较器的第一输入端之间的电荷流通情况；因此，第三三开关将第三电容C3连接到共模电压VCM时，电荷被配置为在第三电容C3与第三三开关之间的通路上流通，从而等效于将第三电容C3与第二比较器断开。在实施例十的基础上，当负向差分参考电压VREFN大于正向差分模拟输入信号VIP时，在第一时钟相位信号和第二时钟相位信号的控制下，负向差分参考电压VREFN驱动第三电容C3内部的电荷释放，具体从第三电容C3的第一端流向节点P1，或者朝着节点P1指向第二上开关网络的输入端的方向流动，从而拉低第二比较器的第一输入端的电压，则第二比较器的输出结果D1会在第二比较器的第一输入端的电压降低到一定程度时发生改变，尤其在第二比较器的第一输入端是正输入端时更容易发生改变，可以让D1由逻辑1翻转为逻辑0；当负向差分参考电压VREFN小于正向差分模拟输入信号VIP时，在第一时钟相位信号和第二时钟相位信号的交替控制下，负向差分参考电压VREFN驱动节点P1处积累的电荷注入第三电容C3内部，以对第一电容C3进行充电，具体从节点P1流向第三电容C3，或者朝着第二上开关网络的输入端指向第三电容C3的方向流动，从而抬升第二比较器的第一输入端的电压，使得第二比较器的输出结果D1会在第二比较器的第一输入端的电压升高到一定程度时发生改变，尤其在第二比较器的第一输入端是正输入端时更容易发生改变，可以让D1由逻辑0翻转为逻辑1。

参考图2可知，第二下开关网络包括第四电容C4、由第一时钟相位信号a1控制的第四一开关、由第二时钟相位信号a2控制的第四二开关和由第二时钟相位信号a2控制的第四三开关；第四电容设置第一端和第二端；第二下开关网络的输入端是第二比较器电路的负向差分输入端，用于接收负向差分模拟输入信号VIN；如图2所示，在第二比较器电路中，节点P4与用于接收负向差分模拟输入信号VIN的负向差分输入端相连接的一条路径中，自左向右观察所述第二下开关网络，所述第二下开关网络所关联的开关元件依次是第四一开关、第四二开关和第四三开关；第四电容C4设置有第一端和第二端，优选地，第四电容C4的第一端是第四电容C4的正极端，第四电容C4的第二端是第四电容C4的负极端。

第四一开关的一端与第二下开关网络的输入端（第二比较器电路的负向差分输入端）连接，第四一开关的另一端与第四电容C4的第一端连接，第四二开关的一端用于接收正向差分参考电压VREFP，第四二开关的另一端与第四电容C4的第一端连接，第四一开关、第四二开关与第四电容C4的公共节点是节点P3；第四一开关用于在第一时钟相位信号a1的控制下，将负向差分模拟输入信号VIN传输到与第四电容C4相连接的通路，以便于与正向差分参考电压VREFP进行比较，在一些实施例中，第四电容C4在第一时钟相位信号a1期间往节点P3处释放电荷。第四二开关用于在第二时钟相位信号a2的控制下，将第四电容C4连接到正向差分参考电压VREFP，以使得第四电容C4接受正向差分参考电压VREFP的驱动；第四电容C4的第二端与第二比较器的第二输入端连接，第四三开关与第四电容C4的公共节点是节点P4，第四三开关的一端用于接收共模电压VCM，第四三开关的另一端与第四电容C4的第二端连接，第四三开关用于在第二时钟相位信号a2的控制下，将第四电容C4连接到共模电压VCM，以实现使用第四三开关的开闭来决定第四电容C4的第二端与第二比较器的第二输入端之间的电荷流通情况；

在实施例十的基础上，当正向差分参考电压VREFP大于负向差分模拟输入信号VIN时，在第一时钟相位信号和第二时钟相位信号的控制下，正向差分参考电压VREFP驱动第四电容C4内部的电荷向外释放，具体从第四电容C4的第一端流向节点P3，或者朝着节点P3指向第二下开关网络的输入端的方向流动，从而拉低第二比较器的第二输入端的电压，使得第二比较器的输出结果D1会在第二比较器的第二输入端的电压降低到一定程度时发生改变，尤其在第二比较器的第二输入端是正输入端时输出端更容易发生电平翻转，可以让D1由逻辑1翻转为逻辑0。当正向差分参考电压VREFP小于负向差分模拟输入信号VIN时，在第一时钟相位信号和第二时钟相位信号的交替控制下，正向差分参考电压VREFP驱动节点P3处积累的电荷注入第四电容C4内部，以对第四电容C4进行充电，具体从节点P3流向第四电容C4，或者朝着第二下开关网络的输入端指向第四电容C4的方向流动，从而抬升第二比较器的第二输入端的电压，使得第二比较器的输出结果D1会在第二比较器的第二输入端的电压升高到一定程度时发生改变，尤其在第二比较器的第二输入端是正输入端时输出端更容易发生电平翻转，可以让D1由逻辑0翻转为逻辑1。

综上，第二比较器，用于根据正向差分模拟输入信号和第二上开关网络中接收的负向差分参考电压的比较结果，或根据负向差分模拟输入信号和第二下开关网络中接收的正向差分参考电压的比较结果，输出对应的一个比特位的数字信号。具体的实施方式参阅实施例四和实施例五，在此不再赘述。

在前述实施例四、实施例六和实施例十的基础上，在第一比较器的第一输入端是第一比较器的正输入端，第一比较器的第二输入端是第一比较器的负输入端，第二比较器的第一输入端是第二比较器的正输入端，第二比较器的第二输入端是第二比较器的负输入端时，存在以下情况：若正向差分模拟输入信号的电压大于正向差分参考电压，则在第二时钟相位信号a2和第一时钟相位信号a1的交替控制下，第一比较器的第一输入端的电压大于第一比较器的第二输入端的电压，导致第一比较器输出高电平；若正向差分模拟输入信号的电压小于正向差分参考电压，则第一比较器的第一输入端的电压小于第一比较器的第二输入端的电压，导致第一比较器输出低电平；若正向差分模拟输入信号的电压大于负向差分参考电压，则第二比较器的第一输入端的电压大于第二比较器的第二输入端的电压，则第二比较器输出高电平；若正向差分模拟输入信号的电压小于负向差分参考电压，则第二比较器的第一输入端的电压小于第二比较器的第二输入端的电压，则第二比较器输出低电平。因此，结合实施例十实现根据正向差分模拟输入信号和第一上开关网络中接收的正向差分参考电压的比较结果产生对应的数字信号，以及根据正向差分模拟输入信号和第二上开关网络中接收的负向差分参考电压的比较结果产生对应的数字信号。

在前述实施例五、实施例七和实施例十的基础上，在第一比较器的第一输入端是第一比较器的负输入端，第一比较器的第二输入端是第一比较器的正输入端，第二比较器的第一输入端是第二比较器的负输入端，第二比较器的第二输入端是第二比较器的正输入端时，存在以下情况：若负向差分模拟输入信号的电压大于负向差分参考电压，则第一比较器的第一输入端的电压小于第一比较器的第二输入端的电压，则第一比较器输出高电平；若负向差分模拟输入信号的电压小于负向差分参考电压，第一比较器的第一输入端的电压大于第一比较器的第二输入端的电压，则第一比较器输出低电平；若负向差分模拟输入信号的电压大于正向差分参考电压，第二比较器的第一输入端的电压小于第二比较器的第二输入端的电压，则第二比较器输出高电平；若负向差分模拟输入信号的电压小于正向差分参考电压，则第二比较器的第一输入端的电压大于第二比较器的第二输入端的电压，则第二比较器输出低电平。因此，结合实施例十实现根据负向差分模拟输入信号和第一下开关网络中接收的负向差分参考电压的比较结果产生对应的数字信号，以及根据负向差分模拟输入信号和第二下开关网络中接收的正向差分参考电压的比较结果产生对应的数字信号。

需要说明的是，在实施例十中，所述量化器中只是存在两个比较器电路（第一比较器电路和第二比较器电路）；若第一比较器输出的一个比特位的数字信号D0在所要组成的编码信号中的排序小于第二比较器输出的一个比特位的数字信号D1在所要组成的编码信号中的排序，则第一比较器输出的一个比特位的数字信号D0是所要组成的编码信号中的最高比特位，第二比较器输出的一个比特位的数字信号D1是所要组成的编码信号中的最低比特位。若第一比较器输出的一个比特位的数字信号D0在所要组成的编码信号中的排序大于第二比较器输出的一个比特位的数字信号D1在所要组成的编码信号中的排序，则第一比较器输出的一个比特位的数字输出信号D0是所要组成的编码信号中的最低比特位，第二比较器输出的一个比特位的数字输出信号D1是所要组成的编码信号中的最高比特位。从而D0和D1形成实施例四和实施例五中的各种编码方式，得到相适应的量化结果；进一步地解决了现有量化器电路结构复杂的问题。

本发明还公开一种模数转换器，该模数转换器包括至少一个反馈DAC，如图3所示，该模数转换器包括至少两级积分器以及前述任一实施例所述的量化器。所述至少两级积分器是串接成多个级数的积分电路。第一级积分器的输入端用于接收模拟输入信号，该模拟输入信号是输入所述模数转换器的模拟信号，即前述任一实施例中的比较器电路输入的差分模拟输入信号；第一级积分器经过积分运算产生串接输出信号连接至第二级积分器的输入端，在一些实施例中，第一级积分器对输入的模拟信号实施信号放大功能、滤波功能及信号转化功能；之后，前一级的积分器的输出信号连接至下一级积分器的输入端，所述量化器用于接收最后一级积分器的输出信号，其中，最后一级积分器是图3所示的第N级积分器，N是大于或等于2的整数。本实施例存在一个反馈DAC连接在第一级积分器的输入端与所述量化器的输出端之间，组成一条反馈环路；在第二级积分器至最后一级积分器当中，每一级积分器的输入端与所述量化器的输出端之间可以选择连接有反馈DAC或选择不连接有反馈DAC。需要说明的是，每一级积分器都是差分电路，支持差分输入和差分输出。

本实施例通过第一级积分器和所述量化器之间组成的反馈环路来调节所述模数转换器的信号传输函数，在量化器的相关联的差分参考电压及时钟相位信号的控制下，实现所述量化器输出与第一级积分器输入的模拟信号的电压相适应的编码信号，能够满足一定线性度的多位量化功能，保证所述模数转换器的反馈DAC的线性度，前述实施例中的量化器在所述模数转换器中的使用能降低反馈环路上的DAC的设计复杂度，降低相关性能指标匹配要求。

作为一种实施例，第一级积分器包括运算放大器、可变电容和积分电阻；运算放大器并联有可变电容，积分电阻的一端用于接收输入信号，积分电阻的另一端连接运算放大器的输入端，其中，积分电阻与可变电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能。积分电阻包括第一积分电阻和第二积分电阻，第一积分电阻的一端用于接收正向差分模拟输入信号，第一积分电阻的另一端连接运算放大器的正输入端；第二积分电阻的一端用于接收负向差分模拟输入信号，第二积分电阻的另一端连接运算放大器的负输入端；本实施例存在一对可变电容，包括第一可变电容和第二可变电容，第一可变电容跨接在运算放大器的正输入端和正输出端，第二可变电容跨接在运算放大器的负输入端和负输出端；第一可变电容还可以并联在固定电容，第二可变电容也可以并联在固定电容，形成并联电容网络，并结合运算放大器的输入端连接的积分电阻组成滤波网络，则运算放大器在积分电阻和可变电容的比值的调节作用下，被重构为功率放大器和滤波器，相对于输出端连接到的级数更大的积分器，第一级积分器的内部包括的运算放大器具备信号放大功能和滤波功能，电阻和电容的比值的可调节的特性有利于选择性地抑制某个频段的干扰信号，也就是实现了模拟滤波器的功能，降低对所述模数转换器内部的第一级运算放大器对于前端抗混叠要求，可以省去现有技术的Sigma-Delta模数转换器内部相关联的信号放大组件和滤波组件。

作为一种实施例，第一级积分器包括运算放大器、积分电容和可调电阻；运算放大器并联有积分电容，可调电阻的一端用于接收输入信号，可调电阻的另一端连接运算放大器的输入端，可选地，可调电阻可以与其余固定电阻串联连接到运算放大器的输入端，构成运算放大器的输入电阻，则输入电阻可调，因此可以针对输入电阻选择不同的阻值，从而实现各阻值所对应的增益调节，从而能够在所述模数转换器中实现多个增益档位的信号增益功能，因此，可调电阻与积分电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能。

在本实施例中，基于运算放大器是差分电路，支持差分输入和差分输出，则可调电阻划分为第一可调电阻和第二可调电阻，第一可调电阻跨接于运算放大器的正输出端和运算放大器的正输入端，第二可调电阻跨接于运算放大器的负输入端和运算放大器的负输出端；或者，第一可调电阻和固定电阻以串联或并联的方式组成第一电阻对，第二可调电阻和固定电阻以串联或并联的方式组成第二电阻对，第一电阻对跨接于运算放大器的正输出端和运算放大器的正输入端，第二电阻对跨接于运算放大器的负输出端和运算放大器的负输入端；本领域技术人员可以理解的是，积分电容包括第一积分电容和第二积分电容，第一积分电容跨接于所述运算放大器的正输出端和所述运算放大器的正输入端，第二积分电容跨接于所述运算放大器的负输出端和所述运算放大器的负输入端。

作为一种实施例，第一级积分器包括运算放大器、可变电容和可调电阻；运算放大器并联有可变电容，可调电阻的一端用于接收输入信号，可调电阻的另一端连接运算放大器的输入端，其中，可调电阻与可变电容的比值，让第一级积分器内部的电阻与电容的比值得到自适应调整，从而实现，放大，滤波及信号转化功能。相对于现有技术的同类型的ADC转换器，前端抗混叠要求可以大大降低，甚至删除。则在本实施例中，所述模数转换器的输入就是电阻然后接运放（这个和传统运放结构相似），只需要通过改变电阻电容比值，就能实现在积分的同时进行信号变大（这个会省一个功耗大的放大器模块）。

可选地，可调电阻包括第一可调电阻和第二可调电阻；可调电容包括第一可变电容和第二可变电容；第一可变电容跨接在运算放大器的正输入端和正输出端，第二可变电容跨接在运算放大器的负输入端和负输出端；第一可调电阻以串联连接的方式连接到运算放大器的正输入端，第二可调电阻以串联连接的方式连接到运算放大器的负输入端。

在前述实施例的基础上，除了第一级积分器之外，中间各级积分器的结构包括最后一级积分器的结构相同且都是现有技术公开的用于积分运算的电路结构，但每一级积分器不包括可调电阻和可变电容，且串联形成所述模数转换器的环路滤波器；其中，所述模数转换器是属于连续型Sigma-Delta模数转换器，每一级积分器都是连续时间结构；第一级积分器的内部连接有可调电阻和/或可变电容以起到增益可调节和信号滤波的效果，从而实现将运用于音频信号采集滤波的运算放大器模块整合入所述模数转换器中，降低a模数转换器中自带的低通滤波器的抗混叠的要求，甚至于可以将该低通滤波器删除。综上，可调电阻和/或可变电容配合反馈DAC，在所述模数转换器中能够按照需求调节补偿过量的环路延时或噪声函数的变化量，从而进一步节省一个相关联的低通滤波器，也降低反馈环路上的DAC的设计复杂度，匹配要求也进一步降低；进一步地，本发明还通过设置可调的输入电阻以及电容器件，不仅使模数转换器内设的第一级运算放大器兼容积分运算和信号放大功能，而且可以省去功率放大器，降低模数转换器内部对滤波功能的要求；因而，能够对连续型Sigma-Delta模数转换器进行可重构设计，使其在不同的应用场合下，能够通过配置比较器电路的数量、第一级积分器的电阻或电容，满足各种音频信号处理场景。所述比较器产生多位的调变输出信号，同时保证反馈DAC的线性度。

最后应当说明的是：以上实施例仅用以说明本发明的技术方案而非对其限制；尽管参照较佳实施例对本发明进行了详细的说明，所属领域的普通技术人员应当理解：依然可以对本发明的具体实施方式进行修改或者对部分技术特征进行等同替换；而不脱离本发明技术方案的精神，其均应涵盖在本发明请求保护的技术方案范围当中。

Claims (17)

1.一种量化器，其特征在于，该量化器包括至少两个比较器电路；

每个比较器电路，用于接收同一差分模拟输入信号；

每个比较器电路，还用于对差分模拟输入信号和与对应的比较器电路相关联的差分参考电压比较并输出对应的数字信号，以反映差分模拟输入信号的电压；

其中，每个比较器电路输出的对应的数字信号组成的编码信号表示的数值越大，则表示差分模拟输入信号的电压越大；

其中，每个比较器电路输出的对应的数字信号组成的编码信号表示的数值越小，则表示差分模拟输入信号的电压越小。

2.根据权利要求1所述量化器，其特征在于，每个比较器电路都包括相连接的比较器和电容，所述差分模拟输入信号包括正向差分模拟输入信号和负向差分模拟输入信号；

其中，一个比较器电路的内部的比较器输出的高电平对应的数字信号在所属的编码信号中的比特位的位置，用于表示该比较器电路所接收到的对应的差分模拟输入信号的电压大小情况；

其中，正向差分模拟输入信号的电压与负向差分模拟输入信号的电压的和值等于电源电压；

其中，高电平对应的数字信号是表示为逻辑1。

3.根据权利要求2所述量化器，其特征在于，当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的正向差分参考电压时，若正向差分模拟输入信号的电压大于与对应的比较器电路相关联的正向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映正向差分模拟输入信号的电压的大小情况；

当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的正向差分参考电压时，若负向差分模拟输入信号的电压大于与对应的比较器电路相关联的正向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映负向差分模拟输入信号的电压的大小情况；

当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的负向差分参考电压时，若正向差分模拟输入信号的电压大于与对应的比较器电路相关联的负向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映正向差分模拟输入信号的电压的大小情况；

当比较器电路内部的比较器的正输入端通过对应的电容连接到与对应的比较器电路相关联的负向差分参考电压时，若负向差分模拟输入信号的电压大于与对应的比较器电路相关联的负向差分参考电压，则对应的比较器电路的内部的比较器输出高电平，以实现使用对应的比较器的输出信号反映负向差分模拟输入信号的电压的大小情况。

4.根据权利要求3所述量化器，其特征在于，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；

若正向差分模拟输入信号的电压大于正向差分参考电压，且正向差分模拟输入信号的电压大于负向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第一级编码信号；

若正向差分模拟输入信号的电压处于参考电压范围时，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第二级编码信号；其中，参考电压范围是由正向差分参考电压和负向差分参考电压作为极限值的电压范围；

若正向差分模拟输入信号的电压小于正向差分参考电压，且正向差分模拟输入信号的电压小于负向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第三级编码信号；

其中，第一级编码信号、第二级编码信号和第三级编码信号彼此不相同；

其中，正向差分模拟输入信号通过对应的电容与第一比较器电路内部的比较器的正输入端相连通；第一比较器电路内部的比较器的正输入端通过对应的电容连接到正向差分参考电压；

其中，正向差分模拟输入信号通过对应的电容与第二比较器电路内部的比较器的正输入端相连通；第二比较器电路内部的比较器的正输入端通过对应的电容连接到负向差分参考电压。

5.根据权利要求3所述量化器，其特征在于，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；

若负向差分模拟输入信号的电压大于负向差分参考电压，且负向差分模拟输入信号的电压大于正向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第一级编码信号；

若负向差分模拟输入信号的电压处于参考电压范围时，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第二级编码信号；其中，参考电压范围是由正向差分参考电压和负向差分参考电压作为极限值的电压范围；

若负向差分模拟输入信号的电压小于正向差分参考电压，且负向差分模拟输入信号的电压小于负向差分参考电压，则第一比较器电路内部的比较器输出的一个比特位的数字信号和第二比较器电路内部的比较器输出的一个比特位的数字信号组成两比特位的第三级编码信号；

其中，第一级编码信号、第二级编码信号和第三级编码信号彼此不相同；

其中，负向差分模拟输入信号通过对应的电容与第一比较器电路内部的比较器的正输入端相连通；第一比较器电路内部的比较器的正输入端通过对应的电容连接到负向差分参考电压；

其中，负向差分模拟输入信号通过对应的电容与第二比较器电路内部的比较器的正输入端相连通；第二比较器电路内部的比较器的正输入端通过对应的电容连接到正向差分参考电压。

6.根据权利要求4所述量化器，其特征在于，第一比较器电路和第二比较器电路都包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；

第一比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第一比较器电路的正向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的正输入端；

第一比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第一比较器电路的负向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的负输入端；

第二比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第二比较器电路的正向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的正输入端；

第二比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第二比较器电路的负向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的负输入端。

7.根据权利要求5所述量化器，其特征在于，第一比较器电路和第二比较器电路都包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；

第一比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第一比较器电路的正向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的负输入端；

第一比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第一比较器电路的负向差分输入端还用于通过相应的电容连接到第一比较器电路内部的比较器的正输入端；

第二比较器电路的正向差分输入端用于接收正向差分模拟输入信号，第二比较器电路的正向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的负输入端；

第二比较器电路的负向差分输入端用于接收负向差分模拟输入信号，第二比较器电路的负向差分输入端还用于通过相应的电容连接到第二比较器电路内部的比较器的正输入端。

8.根据权利要求1至7任一项所述量化器，其特征在于，每个比较器电路，用于在第二时钟相位信号的控制下，采样与对应的比较器电路相关联的差分参考电压；

每个比较器电路，用于在第一时钟相位信号的控制下，传输差分模拟输入信号，以便于与第二时钟相位信号下采样到电压信号进行比较；

其中，第一时钟相位信号和第二时钟相位信号不重叠；每个比较器电路都接受同一时钟源的控制。

9.根据权利要求8所述量化器，其特征在于，每个比较器电路包括比较器和两个开关网络；

每个开关网络的输入端，用于接收差分模拟输入信号；每个开关网络的输出端连接到比较器的相对应的输入端；每个开关网络连接到与其所处的比较器电路相关联的差分参考电压；每个开关网络还连接到共模电压；

其中，所述差分模拟输入信号包括正向差分模拟输入信号和负向差分模拟输入信号；正向差分模拟输入信号的电压与负向差分模拟输入信号的电压的和值的一半等于共模电压；

其中，每个开关网络在第一时钟相位信号的控制下传输与对应的开关网络相关联的差分模拟输入信号至相关联的通路；每个开关网络在第二时钟相位信号的控制下采样与其所处的比较器电路相关联的差分参考电压。

10.根据权利要求9所述量化器，其特征在于，所述量化器存在两个比较器电路；所述两个比较器电路分别是第一比较器电路和第二比较器电路；

第一比较器电路包括差分输入端，差分输入端包括正向差分输入端和负向差分输入端；第一比较器设置有第一输入端和第二输入端；

第一比较器电路包括第一比较器、第一上开关网络和第一下开关网络；

第一上开关网络包括第一电容、第一一开关、第一二开关和第一三开关；第一电容设置有第一端和第二端；

第一上开关网络的输入端是第一比较器电路的正向差分输入端，用于接收正向差分模拟输入信号；

第一一开关的一端与第一上开关网络的输入端连接，第一一开关的另一端与第一电容的第一端连接，第一一开关用于在第一时钟相位信号的控制下，将正向差分模拟输入信号传输到与第一电容相连接的通路；

第一二开关的一端用于接收正向差分参考电压，第一二开关的另一端与第一电容的第一端连接，第一二开关用于在第二时钟相位信号的控制下，将第一电容连接到正向差分参考电压以接受正向差分参考电压的驱动；

第一三开关的一端用于接收共模电压，第一三开关的另一端与第一电容的第二端连接，第一三开关用于在第二时钟相位信号的控制下，将第一电容连接到共模电压；

第一电容的第二端与第一比较器的第一输入端连接；

第一下开关网络包括第二电容、第二一开关、第二二开关和第二三开关；第二电容设置有第一端和第二端；

第一下开关网络的输入端是第一比较器电路的负向差分输入端，用于接收负向差分模拟输入信号；

第二一开关的一端与第一下开关网络的输入端连接，第二一开关的另一端与第二电容的第一端连接，第二一开关用于在第一时钟相位信号的控制下，将负向差分模拟输入信号传输到与第二电容相连接的通路；

第二二开关的一端用于接收负向差分参考电压，第二二开关的另一端与第二电容的第一端连接，第二二开关用于在第二时钟相位信号的控制下，将第二电容连接到负向差分参考电压以接受负向差分参考电压的驱动；

第二三开关的一端用于接收共模电压，第二三开关的另一端与第二电容的第二端连接，第二三开关用于在第二时钟相位信号的控制下，将第二电容连接到共模电压；

第二电容的第二端与第一比较器的第二输入端连接。

11.根据权利要求10所述量化器，其特征在于，第二比较器电路包括差分输入端；所述差分输入端包括正向差分输入端和负向差分输入端；

第二比较器电路包括第二比较器、第二上开关网络和第二下开关网络；第二比较器设置有第一输入端和第二输入端；其中，第二比较器的第一输入端的极性与第一比较器的第一输入端的极性相同，第二比较器的第二输入端的极性与第一比较器的第二输入端的极性相同；

第二上开关网络包括第三电容、第三一开关、第三二开关和第三三开关；第三电容设置第一端和第二端；

第二上开关网络的输入端是第二比较器电路的正向差分输入端，用于接收所述正向差分模拟输入信号；

第三一开关的一端与第二上开关网络的输入端连接，第三一开关的另一端与第三电容的第一端连接，第三一开关用于在第一时钟相位信号的控制下，将正向差分模拟输入信号传输到与第三电容相连接的通路；

第三二开关的一端用于接收负向差分参考电压，第三二开关的另一端与第三电容的第一端连接，第三二开关用于在第二时钟相位信号的控制下，将第三电容连接到负向差分参考电压以接受负向差分参考电压的驱动；

第三三开关的一端用于接收共模电压，第三三开关的另一端与第三电容的第二端连接，第三三开关用于在第二时钟相位信号的控制下，将第三电容连接到共模电压；

第三电容的第二端与第二比较器的第一输入端连接；

第二下开关网络包括第四电容、第四一开关、第四二开关和第四三开关；第四电容设置第一端和第二端；

第二下开关网络的输入端是第二比较器电路的负向差分输入端，用于接收负向差分模拟输入信号；

第四一开关的一端与第二下开关网络的输入端连接，第四一开关的另一端与第四电容的第一端连接，第四一开关用于在第一时钟相位信号的控制下，将负向差分模拟输入信号传输到与第四电容相连接的通路；

第四二开关的一端用于接收正向差分参考电压，第四二开关的另一端与第四电容的第一端连接，第四二开关用于在第二时钟相位信号的控制下，将第四电容连接到正向差分参考电压以接受正向差分参考电压的驱动；

第四三开关的一端用于接收共模电压，第四三开关的另一端与第四电容的第二端连接，第四三开关用于在第二时钟相位信号的控制下，将第四电容连接到共模电压；

第四电容的第二端与第二比较器的第二输入端连接。

12.根据权利要求11所述量化器，其特征在于，在第一比较器的第一输入端是第一比较器的正输入端，第一比较器的第二输入端是第一比较器的负输入端，第二比较器的第一输入端是第二比较器的正输入端，第二比较器的第二输入端是第二比较器的负输入端时，存在以下情况：

若正向差分模拟输入信号的电压大于正向差分参考电压，则第一比较器输出高电平；

若正向差分模拟输入信号的电压小于正向差分参考电压，则第一比较器输出低电平；

若正向差分模拟输入信号的电压大于负向差分参考电压，则第二比较器输出高电平；

若正向差分模拟输入信号的电压小于负向差分参考电压，则第二比较器输出低电平。

13.根据权利要求12所述量化器，其特征在于，在第一比较器的第一输入端是第一比较器的负输入端，第一比较器的第二输入端是第一比较器的正输入端，第二比较器的第一输入端是第二比较器的负输入端，第二比较器的第二输入端是第二比较器的正输入端时，存在以下情况：

若负向差分模拟输入信号的电压大于负向差分参考电压，则第一比较器输出高电平；

若负向差分模拟输入信号的电压小于负向差分参考电压，则第一比较器输出低电平；

若负向差分模拟输入信号的电压大于正向差分参考电压，则第二比较器输出高电平；

若负向差分模拟输入信号的电压小于正向差分参考电压，则第二比较器输出低电平。

14.根据权利要求13所述量化器，其特征在于，第一比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序小于第二比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序，其中，第一比较器输出的一个比特位的数字信号是所要组成的编码信号中的最高比特位，第二比较器输出的一个比特位的数字信号是所要组成的编码信号中的最低比特位；

或者，第一比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序大于第二比较器输出的一个比特位的数字信号在所要组成的编码信号中的排序；其中，第一比较器输出的一个比特位的数字输出信号是所要组成的编码信号中的最低比特位，第二比较器输出的一个比特位的数字输出信号是所要组成的编码信号中的最高比特位。

15.一种模数转换器，包括至少一个反馈DAC，其特征在于，该模数转换器包括至少两级积分器、以及权利要求1至14任一项所述的量化器；

其中，一个反馈DAC连接在第一级积分器的输入端与所述量化器的输出端之间。

16.根据权利要求15所述模数转换器，其特征在于，第一级积分器包括运算放大器、可变电容和积分电阻；运算放大器并联有可变电容，积分电阻的一端用于接收输入信号，积分电阻的另一端连接运算放大器的输入端，其中，积分电阻与可变电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能；

或者，第一级积分器包括运算放大器、积分电容和可调电阻；运算放大器并联有积分电容，可调电阻的一端用于接收输入信号，可调电阻的另一端连接运算放大器的输入端，其中，可调电阻与积分电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能；

或者，第一级积分器包括运算放大器、可变电容和可调电阻；运算放大器并联有可变电容，可调电阻的一端用于接收输入信号，可调电阻的另一端连接运算放大器的输入端，其中，可调电阻与可变电容的比值用于将运算放大器配置为对输入信号具备信号放大功能和积分功能。

17.根据权利要求16所述模数转换器，其特征在于，除了第一级积分器之外的中间各级积分器的结构相同且不包括可调电阻和可变电容；

其中，所述模数转换器是属于连续型Sigma-Delta模数转换器，每一级积分器都是连续时间结构。

Images