CN114497297B - 红光外延层及其生长方法、红光led芯片及显示面板 - Google Patents

红光外延层及其生长方法、红光led芯片及显示面板 Download PDF

Info

Publication number
CN114497297B
CN114497297B CN202111569684.3A CN202111569684A CN114497297B CN 114497297 B CN114497297 B CN 114497297B CN 202111569684 A CN202111569684 A CN 202111569684A CN 114497297 B CN114497297 B CN 114497297B
Authority
CN
China
Prior art keywords
layer
type semiconductor
semiconductor layer
barrier
red
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111569684.3A
Other languages
English (en)
Other versions
CN114497297A (zh
Inventor
谷鹏军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Original Assignee
Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd filed Critical Chongqing Kangjia Photoelectric Technology Research Institute Co Ltd
Priority to CN202111569684.3A priority Critical patent/CN114497297B/zh
Publication of CN114497297A publication Critical patent/CN114497297A/zh
Application granted granted Critical
Publication of CN114497297B publication Critical patent/CN114497297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/305—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table characterised by the doping materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请涉及一种红光外延层及其生长方法、红光LED芯片及显示面板。因为有源层中自靠近N型半导体层的一端到靠近P型半导体层的一端，各阱层的厚度逐渐增大，这样可以使得电子在有源层中快速移动的路径逐渐变长，从而使得自N型半导体层侧注入的电子穿越有源层的时间变长，给从P型半导体层注入的空穴提供的更多的移动时间，提升了电子在有源层中迁移时遭遇空穴的几率，也即提升了电子与空穴复合的概率，增加了红光外延层的内量子效率；同时，也避免了未在有源层中与空穴复合的电子进入到P型半导体层后与空穴复合，辐射出不被期望的波段的光的问题，提升了基于该红光外延层所制得的红光LED芯片的出光效果。

Description

红光外延层及其生长方法、红光LED芯片及显示面板
技术领域
本申请涉及LED技术领域，尤其涉及一种红光外延层及其生长方法、红光LED芯片及显示面板。
背景技术
LED芯片是通过半导体材料中导带电子和价带空穴辐射复合产生光子，从而将电能直接转化为光能的电子元器件，与传统光源相比，其具有高效、节能、环保和长寿等优点，在节能减排、绿色发展中发挥了重要作用，被公认为二十一世纪新一代绿色照明光源。
不过，由于电子的有效质量比空穴的有效质量小，但同时电子的迁移率比空穴的迁移率大，所以电子容易溢出有源层而P型半导体层中与空穴复合产生非期望波段的光，这不仅影响LED芯片出光色彩的纯净度，也减少有源层中载流子的数目，降低了有源层中电子与空穴的复合几率，降低了LED芯片的内量子效率。
因此，如何提升有源层中电子与空穴的复合几率，避免电子溢出有源层而导致的LED芯片内量子效率降低，LED出光效果不佳的问题是目前亟待解决的技术问题。
发明内容
鉴于上述相关技术的不足，本申请的目的在于提供一种红光外延层及其生长方法、红光LED芯片及显示面板，旨在解决：电子容易溢出有源层，导致LED芯片内量子效率降低，LED出光效果不佳的问题。
本申请提供一种红光外延层，包括：
N型半导体层；
P型半导体层；以及
介于N型半导体层与P型半导体层之间的有源层；
其中，有源层包括多个交替层叠的阱层与垒层，且自靠近N型半导体层的一端到靠近P型半导体层的一端，有源层中各阱层的厚度逐渐增大。
上述红光外延层中，因为有源层中自靠近N型半导体层的一端到靠近 P型半导体层的一端，各阱层的厚度逐渐增大，这样可以使得电子在有源层中快速移动的路径逐渐变长，从而使得自N型半导体层侧注入的电子穿越有源层的时间变长，给从P型半导体层注入的空穴提供的更多的移动时间，提升了电子在有源层中迁移时遭遇空穴的几率，也即提升了电子与空穴复合的概率，增加了红光外延层的内量子效率；同时，也避免了未在有源层中与空穴复合的电子进入到P型半导体层后与空穴复合，辐射出不被期望的波段的光的问题，提升了基于该红光外延层所制得的红光LED芯片的出光效果。
可选地，自靠近N型半导体层的一端到靠近P型半导体层的一端，各阱层的厚度呈等差数列增大。
可选地，垒层为含Al垒层，自靠近N型半导体层的一端到靠近P型半导体层的一端，各垒层中Al组分含量呈等差数列降低。
上述红光外延层中，因为自靠近N型半导体层的一端到靠近P型半导体层的一端，有源层中各垒层中Al组分含量呈等差数列降低，所以，各垒层的势垒逐渐降低，利用垒层对快速移动的电子进行阻挡，从而阻止电子从有源层中溢出，进一步提高有源层中电子与空穴的复合几率，进而提高基于该红光外延层所制得的红光LED芯片的发光效率。
基于同样的发明构思，本申请还提供一种红光LED芯片，包括：
上述任一项的红光外延层；
与红光外延层中N型半导体层电连接的N电极；以及
与红光外延层中P型半导体层电连接的P电极。
上述红光LED芯片中，因为有源层中自靠近N型半导体层的一端到靠近P型半导体层的一端，各阱层的厚度逐渐增大，这样可以使得电子在有源层中快速移动的路径逐渐变长，从而使得自N型半导体层侧注入的电子穿越有源层的时间变长，给从P型半导体层注入的空穴提供的更多的移动时间，提升了电子在有源层中迁移时遭遇空穴的几率，也即提升了电子与空穴复合的概率，增加了红光LED芯片的内量子效率；同时，也避免了未在有源层中与空穴复合的电子进入到P型半导体层后与空穴复合，辐射出不被期望的波段的光的问题，提升了红光LED芯片的出光效果。
基于同样的发明构思，本申请还提供一种显示面板，包括：
驱动背板；以及
多颗设置在驱动背板上的红光LED芯片，红光LED芯片包括N电极、P电极以及上述任一项的红光外延层，N电极、P电极分别与红光外延层中的N型半导体层、P型半导体层电连接。
上述显示面板中，因为红光LED芯片有源层中自靠近N型半导体层的一端到靠近P型半导体层的一端，各阱层的厚度逐渐增大，这样可以使得电子在有源层中快速移动的路径逐渐变长，从而使得自N型半导体层侧注入的电子穿越有源层的时间变长，给从P型半导体层注入的空穴提供的更多的移动时间，提升了电子在有源层中迁移时遭遇空穴的几率，也即提升了电子与空穴复合的概率，增加了红光LED芯片的内量子效率；同时，也避免了未在有源层中与空穴复合的电子进入到P型半导体层后与空穴复合，辐射出不被期望的波段的光的问题，提升了红光LED芯片的出光效果。
基于同样的发明构思，本申请还提供一种红光外延层生长方法，其特征在于，应用于上述任一项的红光外延层的生长，红光外延层生长方法包括：
生长N型半导体层；
在N型半导体层上交替生长阱层与垒层多个周期以形成有源层，且沿着有源层的生长方向，各阱层的厚度逐渐增大；以及
在有源层上生长P型半导体层。
上述红光外延层生长方法中，因为在生长有源层时，沿着生长方法各阱层的厚度逐渐增大，这样可以使得电子在有源层中快速移动的路径逐渐变长，从而使得自N型半导体层侧注入的电子穿越有源层的时间变长，给从P型半导体层注入的空穴提供的更多的移动时间，提升了电子在有源层中迁移时遭遇空穴的几率，也即提升了电子与空穴复合的概率，增加了所制得的红光外延层的的内量子效率；同时，也避免了未在有源层中与空穴复合的电子进入到P型半导体层后与空穴复合，辐射出不被期望的波段的光的问题，提升了红光LED芯片的出光效果。
附图说明
图1为本申请一可选实施例中提供的红光外延层的一种结构示意图；
图2为本申请一可选实施例中提供的红光外延层的另一种结构示意图；
图3为本申请一可选实施例中提供的红光外延层的又一种结构示意图；
图4为本申请一可选实施例中提供的红光外延层生长方法的流程示意图；
图5为本申请一可选实施例中提供的红光外延层的制程示意图；
图6为示意有源层中各层结构厚度与势垒的鱼骨图；
图7为本申请一可选实施例中提供的红光LED芯片的结构示意图；
图8为本申请一可选实施例中提供的显示面板的结构示意图；
图9为本申请另一可选实施例中提供的红光外延层的制程示意图；
图10为本申请另一可选实施例中提供的红光外延层生长方法的流程示意图；
图11为图9中有源层的一种结构示意图；
图12为示意红光外延层中部分层结构厚度与势垒的鱼骨图。
附图标记说明：
10-红光外延层；11-N型半导体层；12-有源层；121-阱层；122-垒层； 13-P型半导体层；14-反射层；15-N型限制层；16-P型限制层；19-衬底； 20-红光外延层；30-红光外延层；70-红光LED芯片；71-红光外延层；721- N电极；722-P电极；90-红光外延层；91-生长衬底；92-缓冲层；93-DBR 反射层；931-第一反射层；932-第二反射层；94-N型限制层；95-N型半导体层；96-有源层；961-阱层；962-垒层；97-P型半导体层；98-P型限制层； 99-P型电流扩展层。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。
由于电子的有效质量比空穴小，所以电子的迁移率、迁移速度都要比空穴大，这就会导致从N型半导体层侧注入的电子在穿越有源层时都不会与空穴遭遇，从而无法在有源层中实现与空穴的复合，在这种情况下，电子将会溢出有源层，到达P型半导体层，这不仅会降低有源层中电子与空穴的复合概率，降低LED芯片的内量子效率，而且溢出有源层的电子可能会与空穴复合从而在有源层以外产生其他不被期望的波段的光，影响LED 芯片的出光纯净度，降低LED芯片的出光效果。
基于此，本申请希望提供一种能够解决上述技术问题的方案，其详细内容将在后续实施例中得以阐述。
本申请一可选实施例：
本实施例提供一种红光外延层10，请参见图1示出的该红光外延层10 的结构示意图：
红光外延层10包括N型半导体层11、有源层12以及P型半导体层13，其中，有源层12介于N型半导体层11与P型半导体层13之间，在电流的激发下，N型半导体层11向有源层12中注入电子，而P型半导体层13向有源层12中注入空穴，电子与空穴在有源层12中复合从而辐射出光子，实现红光外延层10的出光。
通常情况下，在生长红光外延层10时，是从N型半导体层11所在的一侧向着P型半导体层13所在的一侧生长，所以从N型半导体层11所在的一侧向着P型半导体层13所在的一侧的方向也就是红光外延层10的“生长方向”。
在本实施例中，有源层12中包括多个交替层叠的阱层121与垒层122，例如，在一种示例中，有源层12中阱层121与垒层122交替层叠3个周期，另一示例中，阱层121与垒层122交替层叠15个周期。在本实施例的一些示例中，有源层12中，阱层121与垒层122交替层叠的周期数在12～25之间，例如，在其中的一种示例中，阱层121与垒层122交替层叠的周期数为12，另一示例中，阱层121与垒层122交替层叠的周期数为20，还有一种示例中，阱层121与垒层122交替层叠的周期数为25。通常情况下，有源层12中与N型半导体层11、P型半导体层13接触的层结构均为阱层121，也即有源层12两端均为阱层121，因此，在本实施例的一些示例中，有源层12中阱层121的数目比垒层122的数目要多一个，例如，在一些示例中，有源层12中包括21个阱层121与20个垒层122。
本实施例中所提供红光外延层10的有源层12中，自靠近所述N型半导体层的一端到靠近所述P型半导体层的一端，也即沿着红光外延层10的生长方向，各阱层121的厚度逐渐增大：沿着生长方向的第二个阱层121 的厚度比第一个阱层121的厚度大，第三个阱层121的厚度比第二个阱层 121的厚度大……第N个阱层121的厚度比第N-1个阱层121的厚度大。
在本实施例的一些示例中，任意序号相邻的两个阱层121间的厚度差异可以是定值，在这种情况下，各阱层121的厚度值呈等差数列变化，例如，序号连续的A、B、C、D、E五个阱层121的厚度分别为3nm、5nm、 7nm、9nm、11nm。另一些示例中，任意序号相邻的两个阱层121间的厚度差异可以不完全相同，例如，序号连续的F、G、H、I、J五个阱层121的厚度分别为5nm、7nm、8nm、9nm、11nm，在这种情况下，有源层12中各阱层121的厚度只是有沿着生长方向逐渐变大的规律，但并不是呈等差数列变化。
毫无疑义的是，当各阱层121的厚度呈等差数列变化的情况下，如果第一个阱层121的厚度为d0，任意序号相邻的两个阱层间的厚度差为
Figure BDA0003423194490000071
那么沿着生长方向的第i个阱层的厚度应该为d0+Δd*(i-1)，i＝1,2,…I，其中I为有源层12中阱层121的总数，可以理解的是阱层121的总数通常大于2，所以I为大于2的整数，在本实施例的一些示例中，I的取值为13～26 之间的整数，例如13、18、21或26。在本实施例的一种示例中，第一个阱层121的厚度为5nm，Δd为0.1nm，则沿着红光外延层10的生长方向，第 i个阱层121的厚度为5+0.1*(i-1)纳米，具体地，第二个阱层122的厚度为 5.1nm，第三个阱层121的厚度为5.2nm……以此类推，第21个阱层121 的厚度应该为7nm。
在本实施例中，各阱层121的厚度逐渐增加，可以增长电子快速移动的路径长度，这样可以给电子与空穴遭遇留下更多的时间，更多的几率，从而提升电子与空穴的复合几率，提升红光外延层10的内量子效率；另一方面，减少未与空穴复合并溢出有源层的电子的数量，这样可以降低电子在P性半导体层13中与空穴复合产生其他波段的光的问题，提升了红光外延层的出光效果。
在本实施例的一些示例中，阱层121为含铝阱层，例如阱层121中可以包含AlGaInP(铝镓铟磷)，如(AlxGa1-x)0.5In0.5P，其中，0.2≤x≤0.3。
在本实施例的一些示例中，沿着红光外延层10的生长方向，有源层12 中各垒层122的势垒逐渐降低，具体地，沿着生长方向的第二个垒层122 的势垒低于第一个垒层122的势垒，第三个垒层122的势垒低于第二个垒层122的势垒……依次类推，第M个垒层122的势垒低于第M-1个垒层122 的势垒。
在本实施例的一些示例中，垒层122为含铝垒层，为了保证有源层12 中沿着生长方向各垒层122的势垒可以逐渐降低，所以，在这些示例中，沿着生长方向各含铝垒层中铝的组分含量可以逐渐降低，例如，在本实施例的一些示例中，沿着生长方向第一个垒层122的铝组分含量可以为0.9，第二个垒层122的铝组分含量可以为0.87，第三个垒层122的铝组分含量可以为0.86，第四个垒层122的铝组分含量可以为0.83。在该示例中，任意序号相邻的两个垒层122的铝组分含量的差值不完全相同，具体地，第一个垒层122与第二个垒层122铝组分含量的差值为0.03，第二个垒层122 与第三个垒层122间铝组分含量的差值为0.01，第三个垒层122与第四个垒层122间铝组分含量的差值为0.03。但在本实施例的另外一些示例中，任意序号相邻的两个垒层122间铝组分含量的差值相同，那么沿着生长方向，有源层12中各垒层122的铝组分含量将呈等差数列降低，例如，假定第一个垒层122的铝组分含量为c0，任意序号相邻的两个垒层122间铝组分含量的差值均为Δc％，那么沿着生长方向的第j个垒层122中铝组分含量应该为c0+(i-1)*Δc％，其中，j＝1,2,…J，J为有源层12中垒层122的总数，可以理解的是，有源层12中垒层的数目至少为两个，所以J为大于等于2 的整数；例如，在本实施例的一种示例中，c0的值为0.9，Δc％为0.01，则沿着红光外延层10的生长方向，第j个垒层122中的铝组分含量为0.9-(j-1)*0.01，假如有源层12中有20个垒层122，则第20个垒层122中铝组分含量为0.71。在一些示例中垒层122中可以包含(AlyGa1-y)0.5In0.5P，其中0.7≤y≤0.9，如果沿着生长方向的第一个垒层122中铝组分含量c0仍然为0.9，Δc％仍然等于0.01，那么J必定小于91。在本实施例的一些示例中，J的取值为12～25之间的整数，例如可以为12、13、15、18、20或25。
在本实施例中，沿着红光外延层10的生长方向，各垒层122中铝组分含量逐渐降低，各垒层122的势垒逐渐降低，因此可以保证从N型半导体层11侧注入的电子可以一开始就遇到较大的阻拦，这样可以保证快速移动的电子迁移速度降低，有更长的时间在有源层12中移动，从而提升电子与空穴遭遇后复合的概率；同时，因为电子不断遭受各垒层122的阻拦，因此溢至P型半导体层13的概率降低，提升了红光外延层10的出光效率与出光效果。
在其他一些示例中，红光外延层10还可以包括其他层结构，例如衬底，又例如位于N型半导体层11远离有源层12一侧的缓冲层或应力释放层等，又或者位于P型半导体层13远离有源层12一侧的电流扩展层等，本领域技术人员可以理解的是，红光外延层10中除了N型半导体层11、有源层 12、P型半导体层13之外，还可以包括上面列举或未列举的一个或几个层结构。例如，在本实施例的一些示例中，红光外延层20中还包括反射层14，如图2所示，反射层14设置于N型半导体层11远离有源层12的一侧，其用于阻挡有源层12的光朝着N型半导体层11所在的方向射出。在本实施例的一些示例中，反射层14为DBR(Distributed BraggReflection，分布式布拉格反射镜)反射层，其由交替层叠多个周期的第一反射层与第二反射层构成，且第一反射层的反射率小于第二反射层的反射率，并且，反射层 14中两端均为第一反射层，所以，第一反射层的数量比第二反射层的数量多一个。在本实施例的另外一种示例中，如图3所示，红光外延层30中还包括N型限制层15与P型限制层16，其中N型限制层15设置于N型半导体层11远离有源层12的一侧，P型限制层16设置于P型半导体层13 远离有源层12的一侧。
下面提供一种红光外延层生长方法，请参见图4示出的该红光外延层生长方法的流程示意图以及图5示出的该红光外延层的制程示意图：
S402：生长N型半导体层。
在本实施例中，生长红光外延层时，因为生长方向是自N型半导体层 11向着P型半导体层13，因此需要先生长N型半导体层11，可以理解的是N型半导体层11应该是位于衬底19之上的如图5中的(a)所示。而且，出于晶体生长质量方面的考量，N型半导体层11通常不会直接在衬底上生长，而是会在缓冲层或者N型限制层等层结构上生长。
S404：在N型半导体层上交替生长阱层与垒层多个周期以形成有源层，且沿着有源层的生长方向，各阱层的厚度逐渐增大。
在N型半导体层11生长完成以后，可以在N型半导体层11上生长有源层12，其中有源层12中包括多个层叠的阱层121与垒层122，在本实施例中，随着生长进程，阱层121的厚度逐渐增大，请参见图5中的(b)所示，即从下往上，各阱层121的厚度逐渐增大。在生长阱层121的过程中，可以通过控制各阱层121的生长时间，从而实现阱层121生长厚度的控制，所以，通常情况下，生长顺序越靠后的阱层121的生长时间越长。由于有源层12中各阱层122的厚度逐渐增加，所以逐渐增加电子的快速移动路径，从而让电子在有源层12中的移动时间变长，有更多的机会与空穴实现复合。
在本实施例的一些示例中，各垒层122的厚度可以均匀，也可以不均匀，在一些示例中，垒层122的厚度可以逐渐减小，还有一些示例中，垒层122的厚度逐渐增大，当然也还存在一部分示例中垒层122的厚度变化与生长方向并无关系。
在本实施例部分示例中，所生长的红光外延层中垒层122为含铝垒层，在生长垒层122的时候，可以控制通入反应室中Al源的量来控制垒层122 中的铝组分含量，例如，在一些示例中，生长顺序越靠后的垒层122在生长时通入反应室中的Al的量越少，这样可以使得有源层12中各垒层122 中的铝组分含量随着生长方向逐渐降低，保证各垒层122的势垒逐渐降低，从而使得电子被阻拦在有源层12中，提升有源层12中电子与空穴的复合概率，减少电子从有源层12中溢出的问题。在本实施例的一些示例中，生长垒层122所用的Al源包括但不限于TMAl(三甲基铝)、TEAl(三乙基铝)等。
下面请参见图6，图6通过鱼骨图示意了有源层12中阱层121与垒层 122的厚度与势垒：在该鱼骨图中，图形上半侧与下半侧对称，且每个半侧图形中包括多个高低起伏的台面，对于上半侧图形中的任意一个台面，在下半侧图形中总存在另一个台面与该台面对称，例如图6中的台面a与a’，或者台面b与b’，为了便于介绍，这里将这样两个对称台面作为一个“对称台面组”，对于台面a与a’构成的对称台面组，这里将其记作aa’对称台面组，自然，对于台面b与b’构成的对称台面组就被记作bb’对称台面组。在图6中包括多个对称台面组，每一个对称台面组对应有源层12中一个层结构，例如台面对称组aa’、cc’、ee’与有源层12中的阱层121对应，台面对称组bb’、dd’与有源层12中的垒层122对应。
在图6中，对称台面组的水平尺寸表征了对应层结构的生长厚度，其垂直尺寸则可以体现对应层结构的势垒，从左至右则对应于有源层12的生长方向，所以，从图6中可以明确看出，沿着生长方向，各阱层121的厚度逐渐增加，各垒层122的势垒逐渐降低。
S406：在有源层上生长P型半导体层。
在有源层12生长完成之后，可以在有源层12上生长P型半导体层13，如图5中的(c)所示。可以理解的是，如果红光外延层中还包括其他层结构，如还包括电流扩展层，则可以在生长P型半导体层13之后，还可以继续生长红光外延层所包含的其他层结构。
本实施例还提供一种红光LED芯片，请参见图7示出的红光LED芯片的结构示意图：
红光LED芯片70中包括红光外延层71与电极，其中红光外延层71 可以为前述任意一种示例中提供的红光外延层，其依次包括N型半导体层 11、有源层12以及P型半导体层13。电极中包括N电极721与P电极722，其中，N电极721与N型半导体层11电连接，而P电极722则与P型半导体层13电连接。可以理解的是，电极与对应的半导体层电连接，并不一定是电极与对应的半导体层直接接触，例如，在一些示例中，P电极722也可以设置在电流扩展层上，通过电流扩展层与P型半导体层13电连接，在这种情况下P电极722就不会与P型半导体层13直接接触；同样地，N电极 721与N型半导体层11之间也可以通过缓冲层等实现电连接，而不直接接触。
由于红光LED芯片70中的红光外延层71为前述任意一种示例中所提供的红光外延层，因此其有源层12中各阱层121的厚度呈等差数列变化，从靠近N型半导体层11的一端到靠近P型半导体层13的一端，各阱层121 的厚度逐渐增大。在一些示例中，有源层中各垒层122的势垒也呈等差数列变化，从靠近N型半导体层11的一端到靠近P型半导体层13的一端，各垒层122的势垒逐渐减小。可选地，一些示例中垒层122为含铝垒层，所以，从靠近N型半导体层11的一端到靠近P型半导体层13的一端，各垒层122中的铝组分含量逐渐降低。对于红光外延层71所具有的其他特点，请参见前面的介绍，这里不再赘述。
本实施例还提供一种显示面板，请参见图8示出的显示面板8，该显示面板中包括驱动背板80以及多颗红光LED芯片70，其中，红光LED芯片 70的N电极721、P电极722分别与驱动背板80上的驱动电路电连接。通常情况下，驱动背板80上设置的除了红光LED芯片70以外，还可以包括蓝光LED芯片与绿光LED芯片，红光LED芯片、绿光LED芯片以及蓝光LED芯片可以形成像素单元，在驱动背板80上设置有多个像素单元。对于红光LED芯片70的具体结构以及优点，请参见前述示例的介绍，这里不再赘述。
本实施例提供的红光外延层及其生长方法、红光LED芯片，通过在有源层设置多个厚度沿着生长方向逐渐增大的阱层，以延长电子的快速移动路径长度，从而使得电子有更多的时间停留在有源层中与空穴相遇，进而实现复合，提升红光LED芯片的内量子效率与红光LED芯片的出光效率。另一方面，因为电子溢至P型半导体层的概率降低，因此电子与空穴在有源层以外复合的情况减少，这样可以避免红光LED芯片产生其他波段的光的问题，提升了红光LED芯片的出光纯净度，增强了红光LED芯片的出光效果。
本申请另一可选实施例：
本实施例提供一种红光外延层生长方法，请参见图9与图10：
S1002：提供一生长衬底。
请参见图9中的(a)，在本实施例中，以GaAs(砷化镓)衬底作为生长衬底91，可以将提供的生长衬底91置于MOCVD(Metal-organic Chemical Vapor Deposition，属有机化合物化学气相沉淀)反应室中。
S1004：在生长衬底上生长缓冲层。
随后可以在生长衬底91上生长缓冲层92，如图9中的(b)所示，在本实施例中，缓冲层92中也主要包括GaAs，缓冲层92的厚度为0.4～0.6um。在本实施例的一些示例中，在生长衬底91上生长缓冲层92之前，可以先对生长衬底91进行清洁预处理，例如可以通过H2(氢气)对GaAs衬底进行吹扫，同时将反应室的温度调至650～750℃，利用高温处理清除GaAs衬底上的水汽。
S1006：在缓冲层上生长DBR反射层。
缓冲层92生长完成之后，可以在缓冲层92上继续生长DBR反射层93，在本实施例中，DBR反射层93中包括交替设置的第一反射层931和第二反射层932，第一反射层931和第二反射层932在DBR反射层93中交替设置多个周期，例如一些示例中为15个周期，一些示例中为20个周期。在本实施例中，位于DBR反射层93的上下两端端部的层结构均为第一反射层931，所以，第一反射层931比第二反射层933的数量要多一个，如图9中的(c)所示。在一些示例中，第一反射层931的反射率小于第二反射层932 的反射率，可选地，第一反射层931包括AlAs(砷化铝)，第二反射层932 包括AlGaAs(铝镓砷)。在本实施例的一些示例中，DBR反射层93的厚度为2～4um，例如可以为2um，2.7um，3.2um，3.8um或者4um。
S1008：在DBR反射层上生长N型限制层。
在DBR反射层93生长结束后，可以继续生长N型限制层94，如图9 中的(d)所示。在本实施例中，N型限制层94可以包括N型掺杂的AlInP (铝铟磷)，本领域技术人员应当理解的是，N型掺杂的掺杂源包括但不限于Si(硅)源、B(硼)源与Ge(锗)源中的任意一种。以Si源为例，掺杂源可以甲硅烷、乙硅烷中的至少一种。在本实施例中，N型限制层94 的厚度可以为2.5～4.5um，例如可以为2.5um，3um，3.75um或者4.3um、 4.5um。
S1010：在N型限制层上生长N型半导体层。
生长了N型限制层94之后，可以在N型限制层94上生长N型半导体层95，如图9中的(e)所示。N型半导体层95也可以称为N型波导层，其可以包括N型掺杂的AlGaInP(铝镓铟磷)。
S1012：于N型半导体层上交替生长阱层与垒层多个周期以形成有源层。
N型半导体层95生长完成以后就可以生长有源层96，如图9中的(f) 所示，在本实施例中，请进一步参见图11，有源层96中包括阱层961与垒层962，并且阱层961与垒层962在有源层96中交替层叠多个周期。在本实施例的一些示例中，有源层96的厚度在226nm左右，例如，在一些示例中，有源层的厚度为220nm，另一种示例中，有源层96的厚度为230nm。生长有源层96时，MOCVD反应室中的温度被控制在650～750℃，生长压力被控制在45～65mbar。
在本实施例中，阱层961中包含(AlxGa1-x)0.5In0.5P，0.2≤x≤0.3。并且，沿着生长方向，各阱层961的厚度逐渐增大，例如其中，第i个阱层的厚度 5+0.1*(i-1)nm，可选地，本实施例中生长有源层96时，将生长21个阱层，所以，第一个阱层961的厚度为5nm，第21个阱层961的厚度为7nm。生长阱层961时，可以通过控制阱层961的生长时间来控制最终生长所得阱层961的厚度。
垒层962中包含(AlyGa1-y)0.5In0.5P，0.7≤y≤0.9，沿着生长方向，各垒层962的铝组分含量呈等差数列降低，也即y的值随等差数列降低变化，第j个垒层962的中y的取值为0.9-(j-1)*0.01，可选地，本实施例中生长有源层96时，将生长20个垒层962，所以，最下面的一个垒层962对应的y 的取值为0.9，最上层的一个垒层962对应的y的取值为0.71。生长垒层962 时，要通过控制通入MOCVD反应室中的MO(高纯金属有机化合物)源的量来控制垒层962中铝的组分含量，因此，需要精确控制MOCVD反应室与各MO源对应的阀门。
S1014：在有源层上生长P型半导体层。
生长了有源层96之后，可以在有源层96上生长P型半导体层97，请参见图9中的(g)，P型半导体层97也可以被称为P型波导层，P型半导体层97中包括P型掺杂的AlGaInP，可以理解的是，P型掺杂的掺杂源包括Mg(镁)源、(Zn)锌源中的至少一种。在本实施例的一些示例中，P 型半导体层97的厚度为0.07～0.1um，例如可以为0.08um，也可以为0.95um 或者是0.1um。
S1016：于P型半导体层上生长P型限制层。
随后，可以在P型半导体层97上生长P型限制层98，如图9中的(h) P型限制层98的厚度可以为0.3～1um，在本实施例的一些示例中，P型限制层98中包括P型掺杂的AlInP(铝铟磷)。
S1018：在P型限制层上生长P型电流扩展层。
如图9中的(i)所示，可以在P型限制层98上生长P型电流扩展层 99，厚度大约在5～6um，例如，5.1um、5.5um、5.7um、5.9um或6um。P 型限制层98中可以包括但不限于P型掺杂的GaP(磷化镓)。
在生长完P型电流扩展层99后，红光外延层90就基本生长完成了，在图12中以鱼骨图示出了红光外延层90中部分层结构的厚度及势垒，和图6类似，图12中仍然是一个对称台面组对应红光外延层90中的一个层结构，且对称台面组的水平尺寸代表了对应层结构的厚度，水平尺寸越大，则层结构越厚，而垂直尺寸则体现了对应层结构的势垒高低，垂直尺寸越大，则对应层结构的势垒越高。另外，鱼骨图从左至右与红光外延层90的生长方向对应，图12中第一个对称台面组对应于N型限制层94，第二个对称台面组对应于N型半导体层95，中间虚线框内的各台面对称组一起对应于有源层96，其中每一个台面对称组对应于一个阱层961或一个垒层962。虚线框右侧的第一个台面对称组对应于P型半导体层97，最后一个台面对称组对应于P型限制层98。
所以，图12中可以看出，有源层96中各阱层961的势垒相等，但沿着生长方向阱层961的厚度逐渐增大；各垒层962的厚度相同，但沿着生长方向各垒层962的势垒逐渐降低。
可以理解的是，通过上述方案生长的有源层96，一方面，各垒层962 的势垒由高逐渐变低，对快速移动的电子有阻挡作用，能够阻挡电子从有源层96中溢出，提高了有源层96中电子与空穴的复合几率。另一方面，自靠近N型半导体层95的一侧到远离N型半导体层95的一侧，各阱层962 的厚度越来越厚，可增长电子的快速移动的路径，因此也能提高电子与空穴的复合几率，总的来说，按照本实施例提供的红光外延层生长方法所生长的红光外延层、制得的红光LED芯片的发光效率可以得到显著提升。应当理解的是，本申请的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本申请所附权利要求的保护范围。

Claims (9)

1.一种红光外延层，其特征在于，包括：
N型半导体层；
P型半导体层；以及
介于所述N型半导体层与所述P型半导体层之间的有源层；
其中，所述有源层包括多个交替层叠的阱层与垒层，且自靠近所述N型半导体层的一端到靠近所述P型半导体层的一端，所述有源层中各所述阱层的厚度逐渐增大；所述垒层为含Al垒层，自靠近所述N型半导体层的一端到靠近所述P型半导体层的一端，各所述垒层中Al组分含量呈等差数列降低，以使各所述垒层的势垒逐渐降低。
2.如权利要求1所述的红光外延层，其特征在于，自靠近所述N型半导体层的一端到靠近所述P型半导体层的一端，各所述阱层的厚度呈等差数列增大。
3.如权利要求2所述的红光外延层，其特征在于，自靠近所述N型半导体层的一端到靠近所述P型半导体层的一端，第i个所述阱层的厚度为5+0.1*(i-1)纳米，所述i＝1,2,…I，所述I为所述有源层中所述阱层的总数，所述I为13～26之间的整数。
4.如权利要求1所述的红光外延层，其特征在于，所述有源层中所述阱层与所述垒层交替层叠的周期数为20，且所述有源层两端均为所述阱层。
5.如权利要求1-4任一项所述的红光外延层，其特征在于，所述垒层中包含(AlyGa1-y)0.5In0.5P，0.7≤y≤0.9。
6.如权利要求1-4任一项所述的红光外延层，其特征在于，自靠近所述N型半导体层的一端到靠近所述P型半导体层的一端，第j个所述垒层中y的取值为0.9-(j-1)*0.01，所述j＝1,2,…J，所述J为所述有源层中所述垒层的总数，所述J为12～25之间的整数。
7.一种红光LED芯片，其特征在于，包括：
如权利要求1-6任一项所述的红光外延层；
与所述红光外延层中N型半导体层电连接的N电极；以及
与所述红光外延层中P型半导体层电连接的P电极。
8.一种显示面板，其特征在于，包括：
驱动背板；以及
多颗设置在所述驱动背板上的红光LED芯片，所述红光LED芯片包括N电极、P电极以及如权利要求1-6任一项所述的红光外延层，所述N电极、P电极分别与所述红光外延层中的N型半导体层、P型半导体层电连接。
9.一种红光外延层生长方法，其特征在于，应用于如权利要求1-6任一项所述的红光外延层的生长，所述红光外延层生长方法包括：
生长N型半导体层；
在所述N型半导体层上交替生长阱层与垒层多个周期以形成有源层，所述垒层为含Al垒层，且沿着所述有源层的生长方向，各所述阱层的厚度逐渐增大，各所述垒层中Al组分含量呈等差数列降低，以使各所述垒层的势垒逐渐降低；以及
在所述有源层上生长P型半导体层。
CN202111569684.3A 2021-12-21 2021-12-21 红光外延层及其生长方法、红光led芯片及显示面板 Active CN114497297B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111569684.3A CN114497297B (zh) 2021-12-21 2021-12-21 红光外延层及其生长方法、红光led芯片及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111569684.3A CN114497297B (zh) 2021-12-21 2021-12-21 红光外延层及其生长方法、红光led芯片及显示面板

Publications (2)

Publication Number Publication Date
CN114497297A CN114497297A (zh) 2022-05-13
CN114497297B true CN114497297B (zh) 2023-02-24

Family

ID=81493840

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111569684.3A Active CN114497297B (zh) 2021-12-21 2021-12-21 红光外延层及其生长方法、红光led芯片及显示面板

Country Status (1)

Country Link
CN (1) CN114497297B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709417A (zh) * 2011-03-25 2012-10-03 Lg伊诺特有限公司 发光器件及其制造方法
CN104425668A (zh) * 2013-09-11 2015-03-18 比亚迪股份有限公司 一种led芯片及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002359433A (ja) * 2001-03-27 2002-12-13 Ricoh Co Ltd 半導体分布ブラッグ反射器、面発光レーザ素子、面発光レーザアレイ、光インターコネクションシステム、および光通信システム
CN104465914B (zh) * 2014-12-03 2017-08-04 山东浪潮华光光电子股份有限公司 具有势垒高度渐变超晶格层的led结构及其制备方法
CN104821355A (zh) * 2015-04-02 2015-08-05 华南师范大学 一种可有效降低LED的Droop效应的外延结构
CN104916745A (zh) * 2015-06-29 2015-09-16 聚灿光电科技股份有限公司 GaN基LED外延结构及其制备方法
JP2019110168A (ja) * 2017-12-15 2019-07-04 スタンレー電気株式会社 光半導体素子
CN108231960B (zh) * 2018-01-05 2023-10-27 广东省半导体产业技术研究院 一种提高光效的AlGaN基半导体紫外器件及其制备方法
CN109065678B (zh) * 2018-06-20 2020-04-10 华灿光电股份有限公司 一种发光二极管外延片及其制备方法
CN113451471B (zh) * 2020-04-02 2022-05-03 重庆康佳光电技术研究院有限公司 一种红光发光二极管的外延片及其制备方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102709417A (zh) * 2011-03-25 2012-10-03 Lg伊诺特有限公司 发光器件及其制造方法
CN104425668A (zh) * 2013-09-11 2015-03-18 比亚迪股份有限公司 一种led芯片及其制备方法

Also Published As

Publication number Publication date
CN114497297A (zh) 2022-05-13

Similar Documents

Publication Publication Date Title
US7759694B2 (en) Nitride semiconductor light-emitting device
JPWO2008153130A1 (ja) 窒化物半導体発光素子及び窒化物半導体の製造方法
WO2006126516A1 (ja) 窒化物半導体発光素子
KR101199677B1 (ko) 반도체 발광 소자 및 그 제조 방법
WO2014061692A1 (ja) 窒化物半導体発光素子
US20100259184A1 (en) Light-emitting device
KR20040004605A (ko) Ⅲ족 질화물계 화합물 반도체 발광 장치
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
CN108550676B (zh) 一种发光二极管外延片及其制造方法
CN114497297B (zh) 红光外延层及其生长方法、红光led芯片及显示面板
US20230051484A1 (en) Epitaxial structure and manufacturing method thereof, and light-emitting diode device
CN217641376U (zh) 一种led外延片及led芯片
CN114038959B (zh) 外延结构及其制作方法、led器件
JP4341623B2 (ja) 発光素子及びその製造方法
EP4147280A1 (en) Light emitting diodes with aluminum-containing layers integrated therein and associated methods
CN112366260A (zh) 发光二极管外延片及其制造方法
JP4929652B2 (ja) 半導体発光素子
JPWO2008153065A1 (ja) 半導体発光素子及びその製造方法
WO2016056171A1 (ja) 半導体発光素子
KR100853935B1 (ko) 반도체 발광 다이오드 및 그의 제조방법
WO2023115302A1 (zh) 红光外延层及其生长方法、红光 led 芯片及显示面板
CN114038961B (zh) 发光二极管及显示面板
TWI672827B (zh) 磊晶晶圓以及發光二極體
WO2022109797A1 (zh) 多波长led结构及其制作方法
JP2003142730A (ja) 半導体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant