CN114495797B - 显示装置及其驱动模组、初始化模块 - Google Patents

Abstract

本公开提供一种显示装置及其驱动模组、初始化模块，涉及显示技术领域。该初始化模块包括第一开关单元、第二开关单元和控制单元。第一开关单元的第一端用于加载第一电源电压，第二端与初始化模块的输出端电连接。第二开关单元的第一端用于加载地线电压，第二端与初始化模块的输出端电连接。控制单元与第一开关单元的控制端和第二开关单元的控制端电连接；控制单元被配置为在第一电源电压达到预设电压时或者在超过预设电压后使得第一开关单元导通，且在第一电源电压未达到预设电压时使得第一开关单元截止；控制单元还被配置为，使得第二开关单元通过漏电流对初始化模块的输出端放电。该初始化模块可以避免显示装置在开机时显示异常。

Description

显示装置及其驱动模组、初始化模块

技术领域

本公开涉及显示技术领域，具体而言，涉及一种显示装置及其驱动模组、初始化模块。

背景技术

显示装置在开机时，电源管理器需要按照预设时序向时序控制器和源极驱动器供电，以使得显示装置得以正常显示。然而，显示装置在开机时有时会随机性的显示黑块，导致画面显示异常。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于克服上述现有技术的不足，提供一种显示装置及其驱动模组、初始化模块，避免显示装置在开机时显示异常。

根据本公开的第一个方面，提供一种源极驱动电路的初始化模块，包括：

第一开关单元，具有第一端、第二端和控制端；所述第一开关单元的第一端用于加载第一电源电压，所述第一开关单元的第二端与初始化模块的输出端电连接；

第二开关单元，具有第一端、第二端和控制端；所述第二开关单元的第一端用于加载地线电压，所述第二开关单元的第二端与所述初始化模块的输出端电连接；

控制单元，与所述第一开关单元的控制端和所述第二开关单元的控制端电连接；所述控制单元被配置为在所述第一电源电压达到预设电压时或者在超过所述预设电压后使得所述第一开关单元导通，且在所述第一电源电压未达到所述预设电压时使得所述第一开关单元截止；所述控制单元还被配置为，使得所述第二开关单元通过漏电流对所述初始化模块的输出端放电。

根据本公开的一种实施方式，所述预设电压不小于0.4V。

根据本公开的一种实施方式，所述预设电压在0.6V～1.4V范围内。

根据本公开的一种实施方式，所述第一开关单元为第一晶体管；所述第一晶体管为P型晶体管；所述第二开关单元为第二晶体管，所述第二晶体管为N型晶体管。

根据本公开的一种实施方式，所述第一晶体管的开启电压等于所述预设电压；

所述控制单元被配置为，向所述第一晶体管的栅极和所述第二晶体管的栅极加载所述地线电压。

根据本公开的一种实施方式，所述控制单元包括电阻和控制晶体管；所述控制晶体管为N型晶体管；

所述电阻的一端、所述控制晶体管的源极、所述第一晶体管的栅极和所述第二晶体管的栅极电连接；

所述电阻的另一端用于加载第一电源电压，所述控制晶体管的漏极用于加载地线电压，所述控制晶体管的栅极用于加载使得所述控制晶体管的栅极导通的第二电源电压。

根据本公开的一种实施方式，所述控制单元被配置为在所述第一电源电压达到所述预设电压时或者达到所述预设电压以后，向所述第一晶体管的栅极和所述第二晶体管的栅极加载所述地线电压，在所述第一电源电压未达到所述预设电压时向所述第一晶体管的栅极和所述第二晶体管的栅极加载所述第一电源电压。

根据本公开的一种实施方式，所述控制单元包括：

第一控制子单元，被配置为在所述第一电源电压未超过所述预设电压时向第二节点加载所述地线电压，且在所述第一电源电压超过所述预设电压时不向所述第二节点加载信号；

第二控制子单元，被配置为在所述第一控制子单元不向所述第二节点加载所述地线电压时，将所述第二节点的电压拉高至所述第一电源电压；

第三控制子单元，被配置为在所述第二节点的电压为所述地线电压时向所述第一节点加载所述第一电源电压，且在所述第二节点的电压为所述第一电源电压时向所述第一节点加载所述地线电压；

所述第一晶体管的栅极和所述第二晶体管的栅极与所述第一节点电连接。

根据本公开的一种实施方式，所述第一控制子单元包括：

第三晶体管，为P型晶体管；所述第三晶体管的源极用于加载第二电源电压，所述第三晶体管的栅极用于加载所述第一电源电压；所述第二电源电压的电压值等于所述预设电压；

电阻，一端与所述第三晶体管的漏极电连接，另一端用于加载所述地线电压；

第四晶体管，为N型晶体管；所述第四晶体管的栅极与所述第三晶体管的漏极电连接，所述第四晶体管的漏极用于加载所述地线电压，所述第四晶体管的源极与所述第二节点电连接。

根据本公开的一种实施方式，所述第二控制子单元包括：

第五晶体管，为P型晶体管；所述第五晶体管的源极用于加载所述第一电源电压，所述第五晶体管的栅极用于加载所述地线电压，所述第五晶体管的漏极与所述第二节点电连接。

根据本公开的一种实施方式，所述第三控制子单元包括：

第六晶体管，为P型晶体管；所述第六晶体管的源极用于加载所述第一电源电压，所述第六晶体管的漏极与所述第一节点电连接，所述第六晶体管的栅极与所述第二节点电连接；

第七晶体管，为N型晶体管；所述第七晶体管的漏极用于加载所述地线电压，所述第七晶体管的源极与所述第一节点电连接，所述第七晶体管的栅极与所述第二节点电连接；

第一电容，一端用于加载所述第一电源电压，另一端与所述第一节点电连接。

根据本公开的一种实施方式，所述初始化模块还包括第二电容；所述第二电容的一端与所述第二节点电连接，另一端用于加载所述地线电压。

根据本公开的一种实施方式，所述控制单元包括：

第一控制子单元，被配置为在所述第一电源电压未超过所述预设电压时向所述第二节点加载所述地线电压；且在所述第一电源电压超过所述预设电压时或者在超过一大于所述预设电压的电压后不再向所述第二节点加载信号；

第二控制子单元，被配置为在达到所述预设电压后向所述第二节点加载所述第一电源电压，且在达到所述预设电压前不向所述第二节点加载所述第一电源电压；

第三控制子单元，被配置为在所述第二节点的电压为所述地线电压时向所述第一节点加载所述第一电源电压，且在所述第二节点的电压为所述第一电源电压时向所述第一节点加载所述地线电压；

所述第一晶体管的栅极和所述第二晶体管的栅极与所述第一节点电连接。

根据本公开的第二个方面，提供一种源极驱动电路，包括上述的初始化模块和D触发器，所述初始化模块用于向所述D触发器加载开机复位信号。

根据本公开的第三个方面，提供一种显示装置的驱动模组，包括上述的源极驱动电路、时序控制器和电源管理器；

所述电源管理器被配置为，在起始阶段向所述时序控制器加载第二电源电压，并在所述起始阶段之后的开机复位阶段向所述源极驱动电路和所述时序控制器加载第一电源电压。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开一种实施方式中，显示装置的结构示意图。

图2为本公开一种实施方式中，电源管理器向时序控制器和源极驱动电路充电的原理示意图。

图3为本公开一种实施方式中，第一电源电压和第二电源电压的时序示意图。

图4为本公开一种实施方式中，源极驱动电路的原理示意图。

图5为相关技术中，初始化模块的等效电路图。

图6为本公开一种实施方式中，初始化模块的结构示意图。

图7为本公开一种实施方式中，初始化模块的等效电路图。

图8为本公开一种实施方式中，初始化模块的等效电路图。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的实施方式；相反，提供这些实施方式使得本公开将全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。

虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的装置翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。

用语“一个”、“一”、“该”、“所述”和“至少一个”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”和“第三”等仅作为标记使用，不是对其对象的数量限制。

晶体管是指至少包括栅极、漏极以及源极这三个端子的元件。晶体管在漏极(漏电极端子、漏区域或漏电极)与源极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流可以流过漏极、沟道区域以及源极。沟道区域是指电流主要流过的区域。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源极”及“漏极”的功能有时互相调换。因此，在本说明书中，“源极”和“漏极”可以互相调换。

图1为本公开的显示装置的一种结构示意图。参见图1，显示装置包括显示模组PNL和驱动显示模组PNL的驱动模组。驱动模组可以包括电源管理器PMIC、时序控制器TCON、源极驱动器DD等。源极驱动器DD可以向显示模组PNL加载驱动电压，以使得显示模组PNL显示画面。

显示模组PNL可以为有机电致发光二极管(OLED)显示面板、微发光二极管(MicroLED)显示面板、量子点-有机电致发光二极管(QD-OLED)显示面板、量子点发光二极管(QLED)显示面板、LCD(液晶)显示模组或者其他类型的显示模组。在本公开的一种实施方式中，显示模组PNL为LCD显示模组，其包括依次层叠的背光模组和LCD显示面板。

参见图1，源极驱动器DD具有一个或者多个源极驱动电路SIC，源极驱动电路SIC从时序控制器TCON接收时钟信号和数据信号，进而按照预定时序向显示模组PNL加载驱动电压。在一些实施方式中，源极驱动电路SIC可以为源极驱动芯片(Source Driver IC)。在一种示例中，源极驱动芯片可以固定于柔性导电薄膜上，进而组装成覆晶薄膜COF(Chip onfilm)；覆晶薄膜COF与显示模组PNL的绑定焊盘电连接，并可以弯折至显示模组PNL的背光一侧，以减小显示装置的边框。

在一种示例中，参见图1，源极驱动器DD具有多个覆晶薄膜COF，每个覆晶薄膜COF上均设置有至少一个作为源极驱动电路SIC的源极驱动芯片；多个覆晶薄膜COF并排设置，每个覆晶薄膜COF驱动多个数据走线。

参见图1，源极驱动器DD还具有电路板，以便实现时序控制器TCON、电源管理器PMIC与源极驱动电路SIC的电连接。在一种示例中，参见图1，驱动模组包括主电路板MPCB，电源管理器PMIC和时序控制器TCON可以设置于主电路板MPCB上。源极驱动器DD包括多个源电路板SPCB，每个源电路板SPCB与多个覆晶薄膜COF电连接；源电路板SPCB与主电路板MPCB电连接。这样，电源管理器PMIC和时序控制器TCON可以通过主电路板MPCB和源电路板SPCB将电源电压和信号加载至源极驱动电路SIC。

当然的，在本公开的其他实施方式中，源极驱动电路SIC可以直接设置于源电路板SPCB上，或者电源管理器PMIC和时序控制器TCON可以设置于不同的电路板上，或者时序控制器TCON和源极驱动电路SIC可以设置于同一电路板上，或者源极驱动电路SIC可以直接绑定在显示模组PNL上，亦或其他可行的设置方式；本公开对这些设置方式不做特殊的限定，以能够使得源极驱动电路SIC与时序控制器TCON、电源管理器PMIC电连接为准。

显示装置在开机时，电源管理器PMIC需要向源极驱动器DD和时序控制器TCON按序供电。参见图2和图3，在起始阶段，电源管理器PMIC需要向时序控制器TCON加载第二电源电压VDD2，以使得时序控制器TCON开始工作。在起始阶段之后的开机复位阶段，电源管理器PMIC需要同时向时序控制器TCON和源极驱动电路SIC加载第一电源电压VDD1，以使得源极驱动电路SIC开始工作。在本公开的一些实施方式中，第一电源电压VDD1的最终电压V1(爬升至稳定状态后的电压)在1.6～2.0V之间，例如为1.8V。第二电源电压VDD2的最终电压V2(爬升至稳定状态后的电压)在1.0～1.4V之间，例如为1.2V。

然而，在相关技术中，在开机时，显示装置存在随机性的出现局部黑块(部分区域不显示图像)的问题。发明人对该随机性的局部黑块问题进行研究发现，这与源极驱动电路SIC的初始化失败有关。

参见图4，源极驱动电路SIC具有初始化模块MRst、输出模块MOUT和逻辑控制模块MCTR等，其中输出模块MOUT具有D触发器。电源管理器PMIC可以向逻辑控制模块MCTR加载第一电源电压VDD1，以使得逻辑控制模块MCTR启动工作；之后，初始化模块MRst能够向D触发器加载高电平的开机复位信号Reset，以使得D触发器输出驱动数据Data和时钟信号CLK。输出模块MOUT与显示模组PNL中的数据走线DataL电连接，以根据驱动数据Data和时钟信号CLK向数据走线DataL加载驱动电压。

参见图3，在开机复位阶段，在第一电源电压VDD1的电压拉升的前期Tm，时序控制器TCON的漏电会使得第一电源电压VDD1被迅速拉起而具有一台阶电压Vm。一般的，该台阶电压在100mV～200mV之间，例如为150mV左右。然而，受到当前工艺的制约和应用环境的影响，源极驱动电路SIC的逻辑控制模块MCTR开始工作的电压并不稳定。在一些情况下，逻辑控制模块MCTR在台阶电压Vm下就可以正常工作；然而在另外一些情况下，逻辑控制模块MCTR需要较高的电压才能够启动，例如在0.4V的电压下才能够启动。

图5为相关技术中，初始化模块MRst的等效电路图。参见图5，相关技术中，初始化模块MRst包括第一晶体管MA1、第二晶体管MA2、第三晶体管MA3、第四晶体管MA4、第五晶体管MA5、第一电容CA1和第二电容CA2。其中，第一晶体管MA1、第二晶体管MA2、第五晶体管MA5为P型晶体管(例如为P型MOS管)，第三晶体管MA3和第四晶体管MA4为N型晶体管(例如为N型MOS管)。

第一晶体管MA1的栅极用于加载地线电压GND，第一晶体管MA1的源极用于加载第一电源电压VDD1，第一晶体管MA1的漏极与第二节点NA2电连接。第二晶体管MA2的栅极与第二节点NA2电连接，第二晶体管MA2的源极用于加载第一电源电压VDD1，第二晶体管MA2的漏极与第一节点NA1电连接。第三晶体管MA3的栅极与第二节点NA2电连接，第三晶体管MA3的漏极用于加载地线电压GND，第三晶体管MA3的源极与第一节点NA1电连接。第四晶体管MA4的栅极与第一节点NA1电连接，第四晶体管MA4的漏极用于加载地线电压GND，第四晶体管MA4的源极与初始化模块的输出端OUTA电连接。第五晶体管MA5的栅极与第一节点NA1电连接，第五晶体管MA5的源极用于加载第一电源电压VDD1，第五晶体管MA5的漏极与初始化模块的输出端OUTA电连接。第一电容CA1一端与第一节点NA1电连接，另一端用于加载第一电源电压VDD1。第二电容CA2一端与第二节点NA2电连接，另一端用于加载地线电压GND。初始化模块的输出端OUTA输出的电压作为开机复位信号Reset而被输出至D触发器。

在开机复位阶段的前期Tm，第一电源电压VDD1的电压拉升至台阶电压Vm时，第一晶体管MA1呈弱导通状态(偏置电压不足而使得第一晶体管MA1具有大的漏电流)而使得第二节点NA2被拉升至台阶电压Vm。在第二节点NA2上的台阶电压Vm的控制下，第三晶体管MA3呈弱导通状态(偏置电压不足而使得第三晶体管MA3具有大的漏电流)而第二晶体管MA2呈截止状态，第三晶体管MA3能够向第一节点NA1加载地线电压GND而使得第一节点NA1处的电压保持在地线电压GND。这样，第五晶体管MA5呈弱导通状态而第四晶体管MA4截止，进而使得第一电源电压VDD1通过第五晶体管MA5加载至初始化模块的输出端OUTA，使得初始化模块的输出端OUTA的电压被拉升至台阶电压Vm，即开机复位信号Reset从低电平被拉升至台阶电压Vm。该电压值为台阶电压Vm的开机复位信号Reset可以被D触发器判定为高电平信号，这样开机复位信号Reset从地线电压GND拉升至台阶电压Vm的上升沿可以触发D触发器动作。此时，加载至逻辑控制模块MCTR的第一电源电压VDD1的电压值为台阶电压Vm，部分逻辑控制模块MCTR可能尚无法正常工作。

对于逻辑控制模块MCTR尚且无法正常工作的源极驱动电路SIC，D触发器会将其输出端设置为高阻状态(High-Z)。当第一电源电压VDD1从台阶电压Vm拉升至逻辑控制模块MCTR正常工作的电压后，逻辑控制模块MCTR可以正常工作，但是开机复位信号Reset一直保持高电平而无法触发D触发器。这导致D触发器的输出端依然被设置为高阻状态，D触发器无法输出驱动数据Data和时钟信号CLK至下游的电路，进而导致源极驱动电路SIC无法输出驱动电压，这使得该源极驱动电路SIC驱动的显示区域呈黑块。

为了保证各个源极驱动电路SIC均能够正常的初始化，参见图6，本公开中的初始化模块MRst包括第一开关单元W1、第二开关单元W2和控制单元UCTR。第一开关单元W1具有第一端、第二端和控制端。所述第一开关单元W1的第一端用于加载第一电源电压VDD1，即第一开关单元W1的第一端与用于加载第一电源电压VDD1的端口或者走线电连接。所述第一开关单元W1的第二端与初始化模块的输出端OUT电连接，初始化模块的输出端OUT所输出的信号即为开机复位信号Reset。第二开关单元W2具有第一端、第二端和控制端；所述第二开关单元W2的第一端用于加载地线电压GND，即第二开关单元W2的第一端与用于加载地线电压GND的端口或者走线电连接；所述第二开关单元W2的第二端与所述初始化模块的输出端OUT电连接。控制单元UCTR与所述第一开关单元W1的控制端和所述第二开关单元W2的控制端电连接。所述控制单元UCTR被配置为在所述第一电源电压VDD1达到预设电压时或者在第一电源电压VDD1超过预设电压以后，使得所述第一开关单元W1导通；且在所述第一电源电压VDD1未超过所述预设电压时使得所述第一开关单元W1截止。所述控制单元UCTR还被配置为，使得所述第二开关单元W2通过漏电流对所述初始化模块的输出端OUT放电，即初始化模块的输出端OUT上的电荷可以通过第二晶体管M2漏向地线电压端口或者地线电压走线。

在本公开的初始化模块MRst中，在第一电源电压VDD1尚未被拉升至预设电压时，例如尚且处于台阶电压Vm时，第二开关单元W2可以通过漏电流对初始化模块的输出端OUT放电，进而使得初始化模块的输出端OUT的电压维持在地线电压GND附近，避免D触发器将开机复位信号Reset判断为高电平而被触发。在第一电源电压VDD1的电压被拉升至预设电压时，各个逻辑控制模块MCTR均已经正常工作，此时或者在这之后第一开关单元W1导通而使得第一电源电压VDD1加载至初始化模块的输出端OUT，此时开机复位信号Reset从低电平向高电平拉升，触发D触发器，D触发器工作而输出时钟信号CLK和驱动数据Data。这样，本公开的初始化模块MRst克服了开机复位信号Reset在逻辑控制模块MCTR工作之前触发D触发器的问题，保证了各个源极驱动电路SIC的正常初始化，避免了显示模组PNL因源极驱动电路SIC未能够正常初始化而出现黑块，进而避免出现显示异常。

在本公开中，预设电压能够使得各个源极驱动电路SIC的逻辑控制模块MCTR均正常工作。可选的，预设电压不低于0.4V。在一些实施方式中，预设电压可以在0.6V～1.4V范围内。

可选的，参见图7和图8，所述第一开关单元W1为第一晶体管M1；所述第一晶体管M1为P型晶体管(例如为P型MOS管)。所述第二开关单元W2为第二晶体管M2，所述第二晶体管M2为N型晶体管(例如为N型MOS管)。其中，第一晶体管M1的栅极、第二晶体管M2的栅极、控制单元UCTR的输出端均与第一节点N1电连接。第一晶体管M1的源极与第一电源电压VDD1电连接，即第一晶体管M1的源极与第一电源电压VDD1P电连接；第二晶体管M2的漏极与地线电压GND电连接，即第二晶体管M2的漏极与地线电压GNDP电连接。第一晶体管M1的漏极和第二晶体管M2的源极与初始化模块的输出端OUT电连接。

当控制单元UCTR使得第一节点N1的电压保持为地线电压GND时，第二晶体管M2因偏置不足而可以具有较大的漏电流，这使得初始化模块的输出端OUT可以通过第二晶体管M2漏电，进而使得初始化模块的输出端OUT的电压保持低电平，例如保持为地线电压GND。当控制单元UCTR使得第一节点N1的电压从地线电压GND开始拉升时，第二晶体管M2的栅源电压增大而使得第二晶体管M2的漏电流增大甚至使得第二晶体管M2导通，进而提高第二晶体管M2对初始化模块的输出端OUT的电压维持能力。当控制单元UCTR使得第一节点N1的电压保持为地线电压GND且第一晶体管M1导通时，则第一晶体管M1在导通状态下的电流大于第二晶体管M2的漏电流，此时第一晶体管M1的源极上的第一电源电压VDD1可以加载至初始化模块的输出端OUT，使得开机复位信号Reset从低电平拉升至高电平。

在本公开的一种实施方式中，控制单元UCTR使得第二晶体管M2保持截止状态。这样，第二晶体管M2可以在截止状态下对初始化模块的输出端OUT进行漏电。在第一晶体管M1未导通前，可以使得初始化模块的输出端OUT保持低电平。在第一晶体管M1导通后，第一晶体管M1对初始化模块的输出端OUT的充电电流远大于第二晶体管M2对初始化模块的输出端OUT的漏电电流，进而使得初始化模块的输出端OUT的电压升高，即开机复位信号Reset从低电平向高电平拉升。

在本公开的一种实施方式中，第二晶体管M2的开启电压可以不小于0.4V，例如在0.4V～1.0V范围内。举例而言，第二晶体管M2的开启电压可以为0.4V。这样，当第一节点N1的电压被维持在地线电压GND时，第二晶体管M2保持截止状态，但是偏置不足而具有较大的漏电流。

在本公开的一种实施方式中，第一晶体管M1的开启电压小于-0.4V，例如可以在-0.6V～-1.0V范围内。举例而言，第一晶体管M1的开启电压为-0.7V。这样，当第一节点N1的电压保持为地线电压GND时，第一电源电压VDD1需要被拉升至较高的电位时才能够使得第一晶体管M1导通，进而确保第一晶体管M1导通时加载至初始化模块的输出端OUT的第一电源电压VDD1具有较高的电压值。

在本公开的一种实施方式中，第一晶体管M1的开启电压的绝对值可以不小于第二晶体管M2的开启电压的绝对值。这样，当第一节点N1的电压保持为地线电压GND时，第一晶体管M1的偏置程度大于第二晶体管M2的偏置程度，使得第二晶体管M2的漏电流大于第一晶体管M1的漏电流，进而使得初始化模块的输出端OUT的电压能够被维持在地线电压GND。当然的，在本公开的其他实施方式中，也可以采用其他手段调节第一晶体管M1和第二晶体管M2的漏电能力的大小，例如调整第一晶体管M1和第二晶体管M2的沟道长宽比等。可以理解的是，在一些实施方式中，也可以不对第一晶体管M1和第二晶体管M2的漏电能力进行限定；在第一节点N1的电压保持在地线电压GND时，第二晶体管M2的漏电流即便小于第一晶体管M1的漏电流，也可以减缓初始化模块的输出端OUT的电压拉升速率，避免开机复位信号Reset出现上升沿，进而避免触发D触发器。

在本公开的一些实施方式中，所述第一晶体管M1的开启电压的绝对值等于所述预设电压。所述控制单元UCTR被配置为，向所述第一晶体管M1的栅极和所述第二晶体管M2的栅极加载地线电压GND。在这些实施方式中，控制单元UCTR使得第一节点N1的电压保持为地线电压GND。在第一电源电压VDD1未拉升到预设电压时，第二晶体管M2的源极加载有地线电压GND，使得初始化模块的输出端OUT通过第二晶体管M2向地线电压端口或者地线电压走线漏电而不出现电平突变(例如维持在低电平)。第一晶体管M1的源极的电压随着第一电源电压VDD1的拉升而升高，使得第一晶体管M1的栅源电压逐渐减小；直至第一电源电压VDD1拉升至预设电压时，第一晶体管M1的栅源电压达到第一晶体管M1的开启电压，第一晶体管M1开始导通而使得第一电源电压VDD1加载至初始化模块的输出端OUT，使得开机复位信号Reset从低电平向高电平拉升，产生上升沿而触发D触发器。

在一种示例中，参见图7，所述控制单元UCTR包括电阻Rx和控制晶体管Mx。所述控制晶体管Mx为N型晶体管(例如为N型MOS管)。所述电阻Rx的一端、所述控制晶体管Mx的源极与所述第一节点N1电连接，即与所述第一晶体管M1的栅极和所述第二晶体管M2的栅极电连接。所述电阻Rx的另一端用于加载第一电源电压VDD1，即电阻Rx的另一端与用于加载第一电源电压VDD1的第一电源电压走线或者第一电源电压端口电连接。所述控制晶体管Mx的漏极用于加载地线电压GND，即控制晶体管Mx的漏极与用于加载地线电压GND的地线电压端口或者地线电压走线电连接。所述控制晶体管Mx的栅极用于加载能够使得所述控制晶体管导通的第二电源电压VDD2，即控制晶体管Mx的栅极与用于加载第二电源电压VDD2的第二电源电压端口或者第二电源电压走线电连接。这样，电源管理器PMIC可以先向控制晶体管Mx的栅极加载第二电源电压VDD2，使得控制晶体管Mx导通；这样，第一节点N1的电压为维持在地线电压GND。当电源管理器PMIC向源极驱动电路SIC加载第一电源电压VDD1时，第一节点N1的电压维持在地线电压GND不变；这使得第二晶体管M2具有持续的漏电能力。第一节点N1的电压为维持在地线电压GND，这使得第一晶体管M1的栅源电压的绝对值等于第一电源电压VDD1的电压值。在第一电源电压VDD1未拉升至预设电压之前，第一晶体管M1的栅源电压达不到第一晶体管M1的开启电压，第一晶体管M1不能够导通，进而不能够使得初始化模块的输出端OUT的电压从低电平向高电平突变，例如使得初始化模块的输出端OUT维持在低电平。当第一电源电压VDD1的电压升高至预设电压时，第一晶体管M1的栅源电压达到第一晶体管M1的开启电压，第一晶体管M1导通而使得初始化模块的输出端OUT的电压被拉升至第一电源电压VDD1；这使得开机复位信号Reset从低电平被拉升至高电平，触发D触发器。第一电源电压VDD1继续拉升至稳定状态的过程中，第一节点N1的电压继续保持地线电压GND，第一晶体管M1继续保持导通状态，第二晶体管M2保持截止状态，这使得初始化模块的输出端OUT的电压随着第一电源电压VDD1的拉升继续升高直至稳定状态，即开机复位信号Reset一直保持高电平状态。

在该示例中，控制晶体管Mx的栅极与第二电源电压端口或者第二电源电压走线电连接，以使得控制晶体管Mx能够保持导通。在本公开的其他实施方式中，控制晶体管Mx的栅极也可以用于加载其他电压，以能够在加载第一电源电压VDD1之前使得控制晶体管Mx导通为准。

在该示例的一种实现方式中，第一晶体管M1的开启电压在-0.8V～-0.6V之间。这样，预设电压在0.6V～0.8V之间。举例而言，第一晶体管M1的开启电压为-0.7V，预设电压为0.7V。

在该示例的一种实现方式中，电阻Rx可以就有较大的阻值，例如具有1kΩ～10kΩ的阻值。这样，既可以使得第一节点N1的电压保持在地线电压GND，又可以避免电阻Rx-控制晶体管Mx这一通路的漏电电流太大。

在本公开的另外一些实施方式中，所述控制单元UCTR被配置为在所述第一电源电压VDD1达到所述预设电压时或者超过预设电压后，向所述第一晶体管M1的栅极和所述第二晶体管M2的栅极加载地线电压GND(即向第一节点N1加载地线电压GND)，在所述第一电源电压VDD1未达到所述预设电压时向所述第一晶体管M1的栅极和所述第二晶体管M2的栅极加载所述第一电源电压VDD1(即向第一节点N1加载第一电源电压VDD1)。

这样，在第一电源电压VDD1未达到预设电压时，第一节点N1的电压随着第一电源电压VDD1的拉升而拉升。随着第一节点N1的电压的拉升，第一晶体管M1的栅极的电压增大而使得第一晶体管M1保持截止状态；第二晶体管M2的栅极的电压增大而使得第二晶体管M2的漏电能力增大甚至使得第二晶体管M2导通，进而利于使得初始化模块的输出端OUT保持低电平。在第一电源电压VDD1达到预设电压时，控制单元UCTR使得第一节点N1的电压为地线电压GND；此时，第二晶体管M2的漏电能力下降，但是保持对初始化模块的输出端OUT的漏电。在第一电源电压VDD1达到预设电压及以上后，第一晶体管M1的栅源电压的绝对值随着第一电源电压VDD1的继续升高而升高；当第一晶体管M1导通后，第一晶体管M1将第一电源电压VDD1加载至初始化模块的输出端OUT而使得初始化模块的输出端OUT的电压拉升，使得开机复位信号Reset从低电平拉升至高电平而触发D触发器。这样，在第一电源电压VDD1升高至预设电压之前，初始化模块的输出端OUT将保持低电平。在第一电源电压VDD1升高至预设电压之后，初始化模块的输出端OUT才能够输出高电平，进而触发D触发器。

在一种示例中，第一晶体管M1的开启电压的绝对值可以不大于预设电压。这样，当第一电源电压VDD1升高至预设电压而使得第一节点N1的电压为地线电压GND时，第一晶体管M1的源漏电压的绝对值为预设电压。此时，第一晶体管M1将导通，使得第一电源电压VDD1加载至初始化模块的输出端OUT而触发D触发器。换言之，在该示例中，第一电源电压VDD1达到预设电压时第一晶体管M1就可以导通，进而使得开机复位信号Reset具有从低电平至高电平的上升沿而触发D触发器。

在另一种示例中，第一晶体管M1的开启电压的绝对值可以大于预设电压。这样，当第一电源电压VDD1升高至预设电压而使得第一节点N1的电压为地线电压GND时，第一晶体管M1的源漏电压的绝对值为预设电压。此时，第一晶体管M1依然保持截止，初始化模块的输出端OUT保持低电平，开机复位信号Reset不触发D触发器。随着第一电源电压VDD1的继续拉升，第一晶体管M1的源漏电压的绝对值继续拉升，直至第一晶体管M1的源漏电压达到第一晶体管M1的开启电压；第一晶体管M1导通，使得第一电源电压VDD1加载至初始化模块的输出端OUT而触发D触发器。换言之，在该示例中，第一电源电压VDD1达到预设电压后，第一晶体管M1可以尚未导通；在第一电源电压VDD1从预设电压继续拉升的过程中，第一晶体管M1可以导通。

在一种实施方式中，参见图8，所述控制单元UCTR包括第一控制子单元UC1、第二控制子单元UC2和第三控制子单元UC3。第一控制子单元UC1被配置为在所述第一电源电压VDD1未超过所述预设电压时向第二节点N2加载地线电压GND(即使得第二节点N2与地线电压端口或者地线电压走线电连接)，以使得第二节点N2的电压保持为地线电压GND；且在所述第一电源电压VDD1超过所述预设电压时不向所述第二节点N2加载信号。第二控制子单元UC2被配置为在所述第一控制子单元UC1不向所述第二节点N2加载信号时，将所述第二节点N2的电压拉高至所述第一电源电压VDD1；即，在第一控制子单元UC1向第二节点N2加载地线电压GND时，第二控制子单元UC2关闭以不向第二节点N2加载信号或者第二控制子单元UC2向第二节点N2加载信号但是第二节点N2的电平依旧被第一控制子单元UC1维持在低电平。第三控制子单元UC3被配置为在所述第二节点N2的电压为地线电压GND时向第一节点N1加载第一电源电压VDD1(即，使得第一节点N1与第一电源电压端口或者第一电源电压走线电连接)，在所述第二节点N2的电压为第一电源电压VDD1时向所述第一节点N1加载地线电压GND。所述第一晶体管M1的栅极和所述第二晶体管M2的栅极与所述第一节点N1电连接。

这样，在向控制单元UCTR加载第一电源电压VDD1的过程中，在第一电源电压VDD1未超过预设电压时，第一控制子单元UC1可以使得第二节点N2保持在地线电压GND。这样，第三控制子单元UC3可以在第二节点N2的控制下使得第一节点N1加载第一电源电压VDD1。在第一电源电压VDD1拉升的过程中，第一晶体管M1的栅极和第一晶体管M1的源极的电压均为第一电源电压VDD1，第一晶体管M1截止；第二晶体管M2的栅源电压逐渐增大而使得第二晶体管M2的漏电流增大，进而使得初始化模块的输出端OUT的电平被维持在地线电压GND，即开机复位信号Reset保持低电平。在第一电源电压VDD1超过预设电压后，第一控制子单元UC1不再向第二节点N2加载地线电压GND。此时或者在这之后的某一阶段，第二控制子单元UC2可以拉升第二节点N2的电压至第一电源电压VDD1；这使得第三控制子单元UC3向第一节点N1加载地线电压GND；第一晶体管M1的栅源电压升高而使得第一晶体管M1导通，第一电源电压端口或者第一电源电压走线向初始化模块的输出端OUT充电以使得初始化模块的输出端OUT的电平被拉升至高电平；第二晶体管M2的栅源电压减小至负值而使得第二晶体管M2的偏置程度增大，漏电流减小；初始化模块的输出端OUT端保持高电平。

在一种示例中，参见图8，所述第一控制子单元UC1包括第三晶体管M3、第四晶体管M4和电阻R；第三晶体管M3为P型晶体管(例如为P型MOS管)；所述第三晶体管M3的源极用于加载所述第二电源电压VDD2，所述第三晶体管M3的栅极用于加载第一电源电压VDD1；所述第二电源电压VDD2的电压值等于所述预设电压。电阻R一端与所述第三晶体管M3的漏极电连接，另一端用于加载地线电压GND；第四晶体管M4为N型晶体管(例如为N型MOS管)；所述第四晶体管M4的栅极与所述第三晶体管M3的漏极电连接，所述第四晶体管M4的源极用于加载所述地线电压GND，所述第四晶体管M4的漏极与所述第二节点N2电连接。这样，电源管理器PMIC可以在加载第一电源电压VDD1之前先向初始化模块MRst加载第二电源电压VDD2。在第一电源电压VDD1刚加载而呈低电平时，第三晶体管M3导通以向第四晶体管M4的栅极充电；在第四晶体管M4的栅极的电压拉升至第四晶体管M4导通后，第二节点N2与地线电压GNDP电连接，使得第二节点N2的电压维持在地线电压GND直至第四晶体管M4截止。随着第一电源电压VDD1的拉升，第三晶体管M3的栅源电压逐渐增大，这使得第三晶体管M3逐渐截止并使得漏电流逐渐减小。当第一电源电压VDD1拉升至第二电源电压VDD2的最终电压时，第三晶体管M3的栅极和第三晶体管M3的源极的电压相同，第三晶体管M3的漏电非常小而使得第四晶体管M4的栅极的电压下降至第四晶体管M4截止；第一控制子单元UC1不再向第二节点N2加载地线电压GND。此后，第二节点N2的电压受到第二控制子单元UC2的控制。

在一种示例中，当第四晶体管M4的漏极的电压拉升到0.4V后，第四晶体管M4导通。

在一种示例中，所述第二控制子单元UC2包括第五晶体管M5。第五晶体管M5为P型晶体管(例如为P型MOS管)；所述第五晶体管M5的源极用于加载所述第一电源电压VDD1，所述第五晶体管M5的栅极用于加载地线电压GND，所述第五晶体管M5的漏极与所述第二节点N2电连接。这样，当第一控制子单元UC1不向第二节点N2加载地线电压GND后，第五晶体管M5在导通时可以向第二节点N2充电以拉升第二节点N2的电压。

可选的，通过对各个晶体管的导通电阻的设置，可以使得当第一控制子单元UC1向第二节点N2加载地线电压GND且第二控制子单元UC2向第二节点N2加载第一电源电压VDD1时，第二节点N2的电压保持低电平。在一种示例中，第二控制子单元UC2可以具有与第五晶体管M5串联的电阻，第五晶体管M5的源极通过电阻与第一电源电压走线或者端口电连接，或者第五晶体管M5的漏极通过电阻与第二节点N2电连接，抑或第五晶体管M5的源极和第五晶体管M5的漏极均各自连接有电阻。这样，可以保证第二节点N2与地线电压GNDP电连接时，第二节点N2的电压维持低电平。

在一种示例中，初始化模块MRst还可以设置第二电容C2，第二电容C2一端与第二节点N2电连接，另一端用于加载地线电压GND。这样，在第一控制子单元UC1不向第二节点N2加载地线电压GND时，第二控制子单元UC2可以向第二节点N2充电但是不会直接与地线电压端口或者走线电连接，可以减小初始化模块MRst的漏电并提高第二节点N2的电压保持能力。

在一种示例中，所述第三控制子单元UC3包括第六晶体管M6、第七晶体管M7和第一电容C1；第六晶体管M6为P型晶体管(例如为P型MOS管)；所述第六晶体管M6的源极用于加载第一电源电压VDD1(即与第一电源电压VDD1P电连接)，所述第六晶体管M6的漏极与所述第一节点N1电连接，所述第六晶体管M6的栅极与所述第二节点N2电连接；第七晶体管M7为N型晶体管(例如为N型MOS管)；所述第七晶体管M7的源极用于加载地线电压GND，所述第六晶体管M6的漏极与所述第一节点N1电连接，所述第六晶体管M6的栅极与所述第二节点N2电连接。

这样，当第二节点N2保持为低电平，例如第二节点N2的电压保持为地线电压GND或者在地线电压GND附近时，第六晶体管M6的源极的电压随着第一电源电压VDD1的拉升而拉升，这使得第六晶体管M6的漏电流逐渐增大直至第六晶体管M6导通；第六晶体管M6向第一节点N1充电。第七晶体管M7的栅极和第七晶体管M7的源极的电压均为地线电压GND，这使得第一节点N1通过第七晶体管M7向地线电压GNDP漏电的能力低于第一电源电压VDD1P通过第六晶体管M6向第一节点N1充电的能力，第一节点N1的电压随着第一电源电压VDD1的拉升而拉升，例如第一节点N1的电压拉升至第一电源电压VDD1。这使得第一晶体管M1保持截止，而第二晶体管M2的漏电越来越大，进而使得初始化模块的输出端OUT保持低电平，开机复位信号Reset为低电平。

当第一电源电压VDD1向第二节点N2充电而使得第二节点N2的电压拉升至第一电源电压VDD1时，第六晶体管M6截止而第七晶体管M7导通或者具有大的漏电流。这使得第一节点N1通过N7漏电的能力大于第一电源电压VDD1P通过第六晶体管M6向第一节点N1充电的能力，第一节点N1的电压被下拉至低电平，例如被下拉至地线电压GND。这使得第二晶体管M2的漏电能力减弱，而使得第一晶体管M1漏电增强或者导通，第一晶体管M1向初始化模块的输出端OUT的充电能力大于初始化模块的输出端OUT通过第二晶体管M2的漏电能力，进而使得初始化模块的输出端OUT被拉升至高电平，开机复位信号Reset呈高电平，触发D触发器。在初始化模块的输出端OUT的电压被拉升后，第二晶体管M2的漏电流进一步减小，减小初始化模块MRst的漏电。

在一种示例中，第三控制子单元UC3还可以包括第一电容C1，第一电容C1的一端用于加载所述第一电源电压VDD1(即与第一电源电压VDD1电连接)，另一端与所述第一节点N1电连接。这样，第一电容C1可以提高第一节点N1的电压保持能力。

在上述的实施方式中，预设电压由第一控制子单元UC1的功能来确定；示例性的，预设电压为加载至第三晶体管的源极的第二电源电压VDD2在稳定时的电压V2。在本公开的其他实施方式中，预设电压也可以由第二控制子单元UC2确定。

作为一种示例，第一控制子单元UC1被配置为在所述第一电源电压VDD1未超过所述预设电压时向第二节点N2加载地线电压GND，以使得第二节点N2的电压保持为地线电压GND；且在所述第一电源电压VDD1超过所述预设电压时或者超过预设电压以后的某一电压以上不再向所述第二节点N2加载信号。第二控制子单元UC2被配置为在达到预设电压后向第二节点加载第一电源电压VDD1，且在未达到预设电压前不向第二节点加载第一电源电压VDD1。第三控制子单元UC3被配置为在所述第二节点N2的电压为地线电压GND时向第一节点N1加载第一电源电压VDD1，在所述第二节点N2的电压为第一电源电压VDD1时向所述第一节点N1加载地线电压GND。所述第一晶体管M1的栅极和所述第二晶体管M2的栅极与所述第一节点N1电连接。

这样，在第一电源电压VDD1未到达预设电压时，第一控制子单元UC1向第二节点N2加载地线电压GND而使得第二节点N2的电压被维持在地线电压GND。在这个过程中，第二控制子单元UC2不向第二节点N2加载第一电源电压VDD1，这使得从第一电源电压端口或者走线上漏至第二节点N2的电荷可以被有效的释放而不会导致第二节点N2的电压升高。由此，在第一电源电压VDD1未到达预设电压时，第二节点N2的电压保持在地线电压GND。在第一电源电压VDD1达到预设电压后，第二控制子单元UC2可以向第二节点N2加载第一电源电压VDD1；如此，在第二控制子单元UC2向第二节点N2加载第一电源电压VDD1，且第一控制子单元UC1向第二节点N2加载地线电压GND时，可以使得第二节点的电压拉升而处于第一电源电压VDD1和地线电压GND之间，该第二节点的电压尽管尚未达到第一电源电压VDD1但是依然可以使得第三控制子单元UC3向第一节点N1加载第一电源电压VDD1。

举例而言，预设电压可以为第五晶体管M5的开启电压。在第一电源电压VDD1未达到预设电压之前，第一控制子单元UC1可以向第二节点加载地线电压GND，即使得第四晶体管M4导通。随着第一电源电压VDD1的拉升，第五晶体管M5的漏电流增大，但是第五晶体管M5的漏电流小于第四晶体管M4在导通状态下的电流。如此，可以使得第二节点N2的电压被维持在地线电压GND。在第一电源电压VDD1达到预设电压后，第五晶体管M5导通而向第二节点N2充电。此时，在第五晶体管M5和第四晶体管M4的共同作用下，第二节点N2的电压可以被拉升。第二节点N2的电压的拉升，会使得第七晶体管M7的漏电能力增强且使得第六晶体管M6的漏电能力下降，进而使得第一节点N1通过第七晶体管M7放电，第一节点N1的电压被下拉至地线电压GND。随着第一电源电压VDD1的继续拉升至第三晶体管M3截止，第三晶体管M3截止而不再漏电，这使得第二节点的电压被拉升至第一电源电压VDD1，但是这不会导致第三控制子单元UC3的状态改变，即第三控制子单元UC3依然使得第一节点N1的电压被维持在地线电压GND。

在本公开的一些实施方式中，如果未特别说明，则N型晶体管的开启电压在0.3V～1.0V之间，例如为0.4V；P型晶体管的开启电压在-1.0V～-0.3V之间，例如为-0.7V。

本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (15)

1.一种源极驱动电路的初始化模块，包括：

第一开关单元，具有第一端、第二端和控制端；所述第一开关单元的第一端用于加载第一电源电压，所述第一开关单元的第二端与初始化模块的输出端电连接；

第二开关单元，具有第一端、第二端和控制端；所述第二开关单元的第一端用于加载地线电压，所述第二开关单元的第二端与所述初始化模块的输出端电连接；

控制单元，与所述第一开关单元的控制端和所述第二开关单元的控制端电连接；所述控制单元被配置为在所述第一电源电压达到预设电压时或者在超过所述预设电压后使得所述第一开关单元导通，且在所述第一电源电压未达到所述预设电压时使得所述第一开关单元截止；所述控制单元还被配置为，使得所述第二开关单元通过漏电流对所述初始化模块的输出端放电。

2.根据权利要求1所述的初始化模块，其中，所述预设电压不小于0.4V。

3.根据权利要求1所述的初始化模块，其中，所述预设电压在0.6V~1.4V范围内。

4.根据权利要求1所述的初始化模块，其中，所述第一开关单元为第一晶体管；所述第一晶体管为P型晶体管；所述第二开关单元为第二晶体管，所述第二晶体管为N型晶体管。

5.根据权利要求4所述的初始化模块，其中，所述第一晶体管的开启电压等于所述预设电压；

所述控制单元被配置为，向所述第一晶体管的栅极和所述第二晶体管的栅极加载所述地线电压。

6.根据权利要求5所述的初始化模块，其中，所述控制单元包括电阻和控制晶体管；所述控制晶体管为N型晶体管；

所述电阻的一端、所述控制晶体管的源极、所述第一晶体管的栅极和所述第二晶体管的栅极电连接；

所述电阻的另一端用于加载第一电源电压，所述控制晶体管的漏极用于加载地线电压，所述控制晶体管的栅极用于加载使得所述控制晶体管的栅极导通的第二电源电压。

7.根据权利要求4所述的初始化模块，其中，所述控制单元被配置为在所述第一电源电压达到所述预设电压时或者达到所述预设电压以后，向所述第一晶体管的栅极和所述第二晶体管的栅极加载所述地线电压，在所述第一电源电压未达到所述预设电压时向所述第一晶体管的栅极和所述第二晶体管的栅极加载所述第一电源电压。

8.根据权利要求7所述的初始化模块，其中，所述控制单元包括：

第一控制子单元，被配置为在所述第一电源电压未超过所述预设电压时向第二节点加载所述地线电压，且在所述第一电源电压超过所述预设电压时不向所述第二节点加载信号；

第二控制子单元，被配置为在所述第一控制子单元不向所述第二节点加载所述地线电压时，将所述第二节点的电压拉高至所述第一电源电压；

第三控制子单元，被配置为在所述第二节点的电压为所述地线电压时向第一节点加载所述第一电源电压，且在所述第二节点的电压为所述第一电源电压时向所述第一节点加载所述地线电压；

所述第一晶体管的栅极和所述第二晶体管的栅极与所述第一节点电连接。

9.根据权利要求8所述的初始化模块，其中，所述第一控制子单元包括：

第三晶体管，为P型晶体管；所述第三晶体管的源极用于加载第二电源电压，所述第三晶体管的栅极用于加载所述第一电源电压；所述第二电源电压的电压值等于所述预设电压；

电阻，一端与所述第三晶体管的漏极电连接，另一端用于加载所述地线电压；

第四晶体管，为N型晶体管；所述第四晶体管的栅极与所述第三晶体管的漏极电连接，所述第四晶体管的漏极用于加载所述地线电压，所述第四晶体管的源极与所述第二节点电连接。

10.根据权利要求8所述的初始化模块，其中，所述第二控制子单元包括：

第五晶体管，为P型晶体管；所述第五晶体管的源极用于加载所述第一电源电压，所述第五晶体管的栅极用于加载所述地线电压，所述第五晶体管的漏极与所述第二节点电连接。

11.根据权利要求8所述的初始化模块，其中，所述第三控制子单元包括：

第六晶体管，为P型晶体管；所述第六晶体管的源极用于加载所述第一电源电压，所述第六晶体管的漏极与所述第一节点电连接，所述第六晶体管的栅极与所述第二节点电连接；

第七晶体管，为N型晶体管；所述第七晶体管的漏极用于加载所述地线电压，所述第七晶体管的源极与所述第一节点电连接，所述第七晶体管的栅极与所述第二节点电连接；

第一电容，一端用于加载所述第一电源电压，另一端与所述第一节点电连接。

12.根据权利要求8所述的初始化模块，其中，所述初始化模块还包括第二电容；所述第二电容的一端与所述第二节点电连接，另一端用于加载所述地线电压。

13.根据权利要求7所述的初始化模块，其中，所述控制单元包括：

第一控制子单元，被配置为在所述第一电源电压未超过所述预设电压时向第二节点加载所述地线电压；且在所述第一电源电压超过所述预设电压时或者在超过一大于所述预设电压的电压后不再向所述第二节点加载信号；

第二控制子单元，被配置为在达到所述预设电压后向所述第二节点加载所述第一电源电压，且在达到所述预设电压前不向所述第二节点加载所述第一电源电压；

第三控制子单元，被配置为在所述第二节点的电压为所述地线电压时向第一节点加载所述第一电源电压，且在所述第二节点的电压为所述第一电源电压时向所述第一节点加载所述地线电压；

所述第一晶体管的栅极和所述第二晶体管的栅极与所述第一节点电连接。

14.一种源极驱动电路，包括权利要求1~13任意一项所述的初始化模块和D触发器，所述初始化模块用于向所述D触发器加载开机复位信号。

15.一种显示装置的驱动模组，包括权利要求14所述的源极驱动电路、时序控制器和电源管理器；

所述电源管理器被配置为，在起始阶段向所述时序控制器加载第二电源电压，并在所述起始阶段之后的开机复位阶段向所述源极驱动电路和所述时序控制器加载第一电源电压。