CN114472226A - 一种用于集成电路的半导体芯片测试方法 - Google Patents
一种用于集成电路的半导体芯片测试方法 Download PDFInfo
- Publication number
- CN114472226A CN114472226A CN202210063155.4A CN202210063155A CN114472226A CN 114472226 A CN114472226 A CN 114472226A CN 202210063155 A CN202210063155 A CN 202210063155A CN 114472226 A CN114472226 A CN 114472226A
- Authority
- CN
- China
- Prior art keywords
- semiconductor chip
- test
- data
- test data
- index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 320
- 239000004065 semiconductor Substances 0.000 title claims abstract description 231
- 238000003860 storage Methods 0.000 claims abstract description 99
- 230000007547 defect Effects 0.000 claims abstract description 32
- 238000011990 functional testing Methods 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims description 48
- 230000032683 aging Effects 0.000 claims description 46
- 230000002950 deficient Effects 0.000 claims description 33
- 230000008569 process Effects 0.000 claims description 28
- 238000004458 analytical method Methods 0.000 claims description 24
- 238000007906 compression Methods 0.000 claims description 22
- 230000006835 compression Effects 0.000 claims description 22
- 238000010923 batch production Methods 0.000 claims description 14
- 238000013102 re-test Methods 0.000 claims description 13
- 238000013144 data compression Methods 0.000 claims description 10
- 238000011056 performance test Methods 0.000 claims description 10
- 238000013461 design Methods 0.000 claims description 5
- 238000012795 verification Methods 0.000 claims description 5
- 239000000523 sample Substances 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000001514 detection method Methods 0.000 abstract description 5
- 238000010998 test method Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 20
- 238000012545 processing Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012544 monitoring process Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B07—SEPARATING SOLIDS FROM SOLIDS; SORTING
- B07C—POSTAL SORTING; SORTING INDIVIDUAL ARTICLES, OR BULK MATERIAL FIT TO BE SORTED PIECE-MEAL, e.g. BY PICKING
- B07C5/00—Sorting according to a characteristic or feature of the articles or material being sorted, e.g. by control effected by devices which detect or measure such characteristic or feature; Sorting by manually actuated devices, e.g. switches
- B07C5/34—Sorting according to other particular properties
- B07C5/344—Sorting according to other particular properties according to electric or electromagnetic properties
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明提供了一种用于集成电路的半导体芯片测试方法，包括：识别待检测的半导体芯片，确定待检测的半导体芯片的识别信息；针对待检测的半导体芯片进行缺陷与故障测试，获得测试数据；将测试数据和缺陷与故障测试的指标进行对应匹配后与识别信息一同写入存储单元中；按照预设半导体芯片分类规则对功能测试数据进行结果分析，得到半导体芯片的分类结果。因此，本发明提出一种用于集成电路的半导体芯片测试方法，实现了半导体芯片自动化测试，不仅速度快，而且还可以减少人为的参与，避免人为因素的影响，节省人力的同时还提高检测的准确率。
Description
技术领域
本发明涉及半导体测试技术领域，特别涉及一种用于集成电路的半导体芯片测试方法。
背景技术
半导体芯片是通过在半导体片材上进行浸蚀，布线，制成的能实现某种功能的半导体器件。半导体芯片的测试是生产的一个重要环节，测试是对半导体产品质量进行控制的重要手段。
半导体设备制造业是集成电路的支撑产业，由于集成电路国内需求量大且正处于快速发展中，随着集成电路的制造工艺不断进步，对于半导体芯片测试的需求也越来越大。但是目前在对半导体芯片进行测试时往往只能对半导体芯片的单一功能进行测试，在每项功能依次进行测试后才能完成半导体芯片的测试，这不仅测试速度慢，而且精度还低，因此，本发明提出一种用于集成电路的半导体芯片测试方法，实现了半导体芯片自动化测试，不仅速度快，而且还可以减少人为的参与，避免人为因素的影响，节省人力的同时还提高检测的准确率。
发明内容
本发明的目的在于提供一种用于集成电路的半导体芯片测试方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：一种用于集成电路的半导体芯片测试方法，包括：
识别待检测的半导体芯片，确定所述待检测的半导体芯片的识别信息；
针对所述待检测的半导体芯片进行缺陷与故障测试，获得测试数据；
将所述测试数据和所述缺陷与故障测试的指标进行对应匹配后与所述识别信息一同写入存储单元中；
按照预设半导体芯片分类规则对所述功能测试数据进行结果分析，得到所述半导体芯片的分类结果。
进一步地，识别待检测的半导体芯片时还针对所述待检测的半导体芯片进行判断，判断所述待检测的半导体芯片是否是芯片批量生产过程中的首件产品，如果所述待检测的半导体芯片是芯片批量生产过程中的首件产品，还针对所述待检测的半导体芯片进行验证测试，验证所述半导体芯片中集成电路是否遵循设计规则和流程；如果所述待检测的半导体芯片不是芯片批量生产过程中的首件产品，则直接针对所述待检测的半导体芯片进行缺陷与故障测试。
进一步地，在所述半导体芯片的分类结果中还针对半导体芯片的分类结果为残次产品的半导体芯片进行复测；
调取所述存储单元中分类结果为残次产品的半导体芯片的测试数据，分析所述测试数据确定所述半导体芯片的残次原因，根据所述半导体芯片的残次原因针对目标位置进行复测，得到复测数据，并根据所述复测数据确定复测指标分析判断结果，进而得到分类结果为残次产品的半导体芯片的复测结果。
进一步地，所述识别待检测的半导体芯片时，针对所述待检测的半导体芯片的识别信息进行标识绑定，确定所述待检测的半导体芯片的标识信息。
进一步地，针对所述待检测的半导体芯片进行缺陷与故障测试，包括：明确所述待检测的半导体芯片的基本能力，并针对所述待检测的半导体芯片的基本能力、结合故障覆盖率、测试时间以及成本消耗制定测试方案；然后根据所述测试方案针对所述待检测的半导体芯片进行性能测试，获得测试数据，其中，所述性能测试包括：接触测试，老化测试，电参数测试和功能测试。
进一步地，所述接触测试是将探测针接触所述待检测的半导体芯片中I/O引脚，获得接触连接数据，分析所述接触连接数据判断所述待检测的半导体芯片I/O引脚是否能够正常连接，得到接触测试数据；
所述老化测试包括：获取室温下集成电路对测试信号进行处理与传输后的第一测试数据和通过将所述集成电路升温至不同温度后对测试信号进行处理与传输后的第二测试数据集，针对所述第一测试数据和所述第二测试数据集分析所述集成电路中电子元器件的老化损耗，并根据所述集成电路中电子元器件的老化损耗进行老化预测，得到的老化测试数据，其中将所述集成电路升温的方法包括：采取加热器或者施加一定额定电压；
所述电参数测试是针对所述集成电路中的动态参数进行测试，获得参数信息数据，所述动态参数包括电压、电流、频率和时延，并根据所述动态参数的阈值分别对所述参数信息数据进行分析得到参数测试数据；
所述功能测试是针对所述集成电路中的模块单元分别通过测试信号进行处理，并获得测试后的模块输出信息，分析所述模块输出信息是否达到期望目标，从而得到功能测试数据。
进一步地，将所述测试数据和所述缺陷与故障测试的指标进行对应匹配后与所述识别信息一同写入存储单元中，包括：将所述接触测试数据、老化测试数据、参数测试数据和功能测试数据分别与接触测试指标、老化测试指标、参数测试指标和功能测试指标进行匹配，并根据匹配结果对所述接触测试数据、老化测试数据、参数测试数据和功能测试数据按照匹配的接触测试指标、老化测试指标、参数测试指标和功能测试指标进行标记，如果所述接触测试指标、老化测试指标、参数测试指标和功能测试指标中包括多个参数，针对每个参数进行对应测试数据匹配，形成子数据包，并针对所述子数据包根据参数进行标记；针对标记过后的数据包分别进行压缩处理，获得数据压缩包；将所述数据压缩包与所述识别信息一同写入存储单元进行储存。
进一步地，所述进行压缩处理是通过多个线程进行的，所述多个线程同时对数据包进行压缩处理，而且在每个线程中，针对数据包中的子数据包按照第一压缩比进行压缩与加密处理，然后针对压缩加密后的子数据包整体按照第二压缩比进行二次压缩处理，接着将二次压缩处理后的数据包写入存储单元中进行存储。
进一步地，所述按照预设半导体芯片分类规则对所述功能测试数据进行结果分析时，针对所述测试数据在预设半导体芯片分类规则中按照对应指标的分类规则进行分析判断，得到多个测试数据指标分析判断结果，在所述测试数据指标分析判断结果中进行异或运算，并根据异或运算结果自动化将所述异或结果为“0”的情况确定为所述半导体芯片的分类结果为合格产品，将所述异或结果为“1”的情况确定为所述半导体芯片的分类结果为残次产品。
进一步地，所述存储单元中还引入所述半导体芯片的分类结果，在所述存储单元中，根据所述半导体芯片的分类结果针对写入的存储信息进行分类存储，将所述半导体芯片的分类结果为合格产品的半导体芯片的存储信息分为一大类，将所述半导体芯片的分类结果为残次产品的半导体芯片的存储信息分为一大类。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在所写的说明书、权利要求书、以及附图中所特别指出的结构来实现和获得。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：
图1为本发明所述的一种用于集成电路的半导体芯片测试方法的一种步骤示意图；
图2为本发明所述的一种用于集成电路的半导体芯片测试方法的又一种步骤示意图；
图3为本发明所述的一种用于集成电路的半导体芯片测试方法的步骤三中性能测试的示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
如图1所示，本发明实施例提供了一种用于集成电路的半导体芯片测试方法，包括：
步骤一、识别待检测的半导体芯片，确定所述待检测的半导体芯片的识别信息；
步骤二、针对所述待检测的半导体芯片进行缺陷与故障测试，获得测试数据；
步骤三、将所述测试数据和所述缺陷与故障测试的指标进行对应匹配后与所述识别信息一同写入存储单元中；
步骤四、按照预设半导体芯片分类规则对所述功能测试数据进行结果分析，得到所述半导体芯片的分类结果。
上述技术方案在对半导体芯片进行测试时，首先，识别待检测的半导体芯片，确定待检测的半导体芯片的识别信息；然后，针对待检测的半导体芯片依次进行缺陷与故障测试，在缺陷与故障测试中要针对半导体芯片的集成电路进行进行性能测试，从而获得测试数据；接着，将测试数据和缺陷与故障测试过程中进行测试的指标对应匹配，并将对应匹配后的数据信息与识别信息一同写入存储单元中，进行同步信息存储；最后，按照预设半导体芯片分类规则对功能测试数据进行结果分析，得到半导体芯片的分类结果，确定待检测的半导体芯片是合格产品还是残次产品。
上述技术方案能够对待检测的半导体芯片进行缺陷与故障测试，无需在单独的检测设备中逐一进行功能指标的检测，有效提高了测试速度，而且整个测试过程无需人为对测试数据进行获取与判断，不仅减少人为的参与，避免人为因素的影响，节省人力，还提高检测的准确率。并且通过将测试数据和缺陷与故障测试的指标进行对应匹配后与识别信息一同写入存储单元中能够对待检测的半导体芯片形成记忆数据，便于后续进行追踪和求证，而且将测试数据和缺陷与故障测试的指标进行对应匹配后与识别信息一同写入存储单元还能够避免半导体芯片的关联数据出现混乱，使得存储单元中的数据清晰明了，此外，通过按照预设半导体芯片分类规则对功能测试数据进行结果分析能够直接明了地得到半导体芯片的分类结果，实现了自动化测试结果呈现，为半导体芯片测试提供直观结果。
本发明提供的一个实施例中，识别待检测的半导体芯片时还针对所述待检测的半导体芯片进行判断，判断所述待检测的半导体芯片是否是芯片批量生产过程中的首件产品，如果所述待检测的半导体芯片是芯片批量生产过程中的首件产品，还针对所述待检测的半导体芯片进行验证测试，验证所述半导体芯片中集成电路是否遵循设计规则和流程；如果所述待检测的半导体芯片不是芯片批量生产过程中的首件产品，则直接针对所述待检测的半导体芯片进行缺陷与故障测试。
上述技术方案在识别待检测的半导体芯片时还针对所述待检测的半导体芯片进行判断，判断所述待检测的半导体芯片是否是芯片批量生产过程中的首件产品，如果所述待检测的半导体芯片是芯片批量生产过程中的首件产品，还针对所述待检测的半导体芯片进行验证测试，验证所述半导体芯片中集成电路是否遵循设计规则和流程；如果所述待检测的半导体芯片不是芯片批量生产过程中的首件产品，则直接针对所述待检测的半导体芯片进行缺陷与故障测试。
上述技术方案通过针对芯片批量生产过程中的首件产品进行验证测试从而能够确定测试过后的半导体芯片本身符合集成电路设计规则和流程，从而确保半导体芯片是完全符合国际规范的，提高半导体芯片的品质保障。
如图2所示，本发明提供的一个实施例中，在所述半导体芯片的分类结果中还针对半导体芯片的分类结果为残次产品的半导体芯片进行复测；
调取所述存储单元中分类结果为残次产品的半导体芯片的测试数据，分析所述测试数据确定所述半导体芯片的残次原因，根据所述半导体芯片的残次原因针对目标位置进行复测，得到复测数据，并根据所述复测数据确定复测指标分析判断结果，进而得到分类结果为残次产品的半导体芯片的复测结果。
上述技术方案在半导体芯片的分类结果中还针对半导体芯片的分类结果为残次产品的半导体芯片进行复测，在复测时，首先调取存储单元中分类结果为残次产品的半导体芯片的测试数据，分析测试数据确定半导体芯片的残次原因，然后根据半导体芯片的残次原因针对目标位置进行复测，得到复测数据，最后根据复测数据确定复测指标分析判断结果，进而得到分类结果为残次产品的半导体芯片的复测结果。
上述技术方案通过针对半导体芯片的分类结果为残次产品的半导体芯片进行复测不仅能够确定半导体芯片残次的原因，从而在批量生产过程中进行规避，提高半导体芯片的合格率，而且还能够有效解决半导体芯片因为偶发状况导致半导体芯片的分类结果为残次产品的现象，提高半导体芯片测试的准确率。
本发明提供的一个实施例中，所述识别待检测的半导体芯片时，针对所述待检测的半导体芯片的识别信息进行标识绑定，确定所述待检测的半导体芯片的标识信息。
上述技术方案在识别待检测的半导体芯片时，确定待检测的半导体芯片的识别信息，并针对待检测的半导体芯片的识别信息近场标识绑定，使得待检测的半导体芯片具有唯一的标识信息与识别信息。
上述技术方案通过识别待检测的半导体芯片能够获得待检测的半导体芯片的特征信息，而且通过针对所述待检测的半导体芯片的识别信息进行标识绑定使得每个半导体芯片都有唯一的标记，从而达到对半岛体芯片区分的目的，进而使得在存储单元中能够明确区分每个半导体芯片的信息，避免数据信息错乱导致存储混乱，从而影响存储的可靠性。
本发明提供的一个实施例中，针对所述待检测的半导体芯片进行缺陷与故障测试，包括：明确所述待检测的半导体芯片的基本能力，并针对所述待检测的半导体芯片的基本能力、结合故障覆盖率、测试时间以及成本消耗制定测试方案；然后根据所述测试方案针对所述待检测的半导体芯片进行性能测试，获得测试数据，其中，如图3所示，所述性能测试包括：接触测试，老化测试，电参数测试和功能测试。
上述技术方案在对待检测的半导体芯片进行缺陷与故障测试，包括：明确待检测的半导体芯片的基本能力，并针对待检测的半导体芯片的基本能力、结合故障覆盖率、测试时间以及成本消耗制定测试方案；然后根据测试方案针对待检测的半导体芯片进行性能测试，获得测试数据，其中，性能测试包括：接触测试，老化测试，电参数测试和功能测试。
上述技术方案通过明确待检测的半导体芯片的基本能力能够使得了解待检测的半导体芯片的作用是什么，进而在制定测试方案时能够有针对性的制定出测试方案，而且在制定测试方案时还有考虑故障覆盖率、测试时间以及成本消耗，从而在保证半导体芯片测试效果的同时减少半导体芯片测试成本的消耗，而且在根据测试方案针对待检测的半导体芯片进行性能测试时，通过接触测试，老化测试，电参数测试和功能测试实现对半导体芯片整体以及局部的全面检测，获得更加全面的测试数据。
本发明提供的一个实施例中，所述接触测试是将探测针接触所述待检测的半导体芯片中I/O引脚，获得接触连接数据，分析所述接触连接数据判断所述待检测的半导体芯片I/O引脚是否能够正常连接，得到接触测试数据；
所述老化测试包括：获取室温下集成电路对测试信号进行处理与传输后的第一测试数据和通过将所述集成电路升温至不同温度后对测试信号进行处理与传输后的第二测试数据集，针对所述第一测试数据和所述第二测试数据集分析所述集成电路中电子元器件的老化损耗，并根据所述集成电路中电子元器件的老化损耗进行老化预测，得到的老化测试数据，其中将所述集成电路升温的方法包括：采取加热器或者施加一定额定电压；
所述电参数测试是针对所述集成电路中的动态参数进行测试，获得参数信息数据，所述动态参数包括电压、电流、频率和时延，并根据所述动态参数的阈值分别对所述参数信息数据进行分析得到参数测试数据；
所述功能测试是针对所述集成电路中的模块单元分别通过测试信号进行处理，并获得测试后的模块输出信息，分析所述模块输出信息是否达到期望目标，从而得到功能测试数据。
上述技术方案在进行接触测试时，将探测针接触待检测的半导体芯片中I/O引脚，获得接触连接数据，分析接触连接数据判断待检测的半导体芯片I/O引脚是否能够正常连接，得到接触测试数据；在进行老化测试时，首先分别获取室温下集成电路对测试信号进行处理与传输后的第一测试数据和通过将集成电路升温至不同温度后对测试信号进行处理与传输后的第二测试数据集，然后针对第一测试数据和第二测试数据集分析集成电路中电子元器件的老化损耗，明确集成电路中电子元器件在不同温度下的损耗，进而根据集成电路中电子元器件的老化损耗进行老化预测，从而得到老化测试数据，并且在将集成电路升温时，既可以采取加热器进行升温，又可以施加一定额定电压使得电路升温；在进行电参数测试时，针对集成电路进行电压、电路、频率和时间参数进行测试，分别获得参数信息数据，根据参数阈值分别对参数信息数据进行分析得到参数测试数据；在进行功能测试时，针对集成电路中的动态参数进行测试，获得参数信息数据，其中动态参数至少包括电压、电流、频率和时延，并根据动态参数的阈值分别对参数信息数据进行分析得到参数测试数据；
上述技术方案通过接触测试确定半导体芯片的触头是否能够正常连接，通过老化测试对集成电路进行寿命检测，而且在老化测试过程中通过将集成电路升温至不同温度后对测试信号进行处理与传输后获得第二测试数据集能够为预测提供多个参考数据，提高老化预测的精度，通过参数测试确定集成电路中动态参数的变化，明确不同的电压、电路、频率和时延参数的影响是否正常，通过功能测试确保集成电路中每个模块单元能够正常进行处理，通过接触测试，老化测试，电参数测试和功能测试不仅实现对半导体芯片整体以及局部的全面检测，获得更加全面的测试数据，而且在半导体芯片的分类结果为残次产品时能够准确追溯出出现问题的地方，使得能够明确问题所在，为弥补问题提供方向。
本发明提供的一个实施例中，将所述测试数据和所述缺陷与故障测试的指标进行对应匹配后与所述识别信息一同写入存储单元中，包括：将所述接触测试数据、老化测试数据、参数测试数据和功能测试数据分别与接触测试指标、老化测试指标、参数测试指标和功能测试指标进行匹配，并根据匹配结果对所述接触测试数据、老化测试数据、参数测试数据和功能测试数据按照匹配的接触测试指标、老化测试指标、参数测试指标和功能测试指标进行标记，如果所述接触测试指标、老化测试指标、参数测试指标和功能测试指标中包括多个参数，针对每个参数进行对应测试数据匹配，形成子数据包，并针对所述子数据包根据参数进行标记；针对标记过后的数据包分别进行压缩处理，获得数据压缩包；将所述数据压缩包与所述识别信息一同写入存储单元进行储存。
上述技术方案在将测试数据和缺陷与故障测试的指标进行对应匹配后与识别信息一同写入存储单元时，首先将接触测试数据、老化测试数据、参数测试数据和功能测试数据分别与接触测试指标、老化测试指标、参数测试指标和功能测试指标进行匹配，并根据匹配结果对接触测试数据、老化测试数据、参数测试数据和功能测试数据按照匹配的接触测试指标、老化测试指标、参数测试指标和功能测试指标进行标记，如果接触测试指标、老化测试指标、参数测试指标和功能测试指标中包括多个参数，针对每个参数进行对应测试数据匹配，形成子数据包，并针对子数据包根据参数进行标记；然后针对标记过后的数据包分别进行压缩处理，获得数据压缩包；接着再将数据压缩包与识别信息一同写入存储单元进行储存。
其中，存储单元在写入数据压缩包与识别信息时，通过如下公式对存储单元进行计算：
L＝n×m×s×v
上述公式中，z表示存储单元的判断值，L表示存储单元的容量，n表示每面扇面上的磁道数目，m表示存储单元中的扇面数目，s表示每条磁道上的扇区数目，v表示扇区容量，α表示格式化损失率，M为当前存储单元中存储数据的大小，T表示平均测试工作时间，ti表示单个半导体芯片测试中i指标监测所需时间，c表示写入存储单元的通道数目，h表示数据压缩包的大小；
当存储的判断值T的大小为非正数时，针对存储单元进行预警，从而使得工作人员针对存单元进行处理，当存储的判断值T的大小为正数时，无需针对存储单元进行预警。
上述技术方案通过对每个参数进行对应测试数据匹配形成子数据包能够使得写入存储单元的数据信息具有明确的标记信息，从而使得在调取存储单元中的信息时也能够明确每个数据包中包含的信息是什么信息以及怎么获得的，进而能够使得存储单元更加详细的为半导体芯片提供数据参照，而且通过对标记过后的数据包分别进行压缩处理后再将数据压缩包与识别信息一同写入存储单元进行储存能够有效减少写入存储单元中的存储信息的空间占用大小，使得存储单元能够存储更多数据信息。此外通过对存储单元进行计算与预警使得存储单元能够针对接下来的半导体芯片测试的数据有效存储，避免测试数据丢失，而且在对存储单元进行计算是时充分考虑格式化对存储单元有效容量的影响，并且还根据平均测试工作时间和单个半导体芯片测试中i指标监测所需时间作为参考依据，从而使得得到的判断值更加准确。
本发明提供的一个实施例中，所述进行压缩处理是通过多个线程进行的，所述多个线程同时对数据包进行压缩处理，而且在每个线程中，针对数据包中的子数据包按照第一压缩比进行压缩与加密处理，然后针对压缩加密后的子数据包整体按照第二压缩比进行二次压缩处理，接着将二次压缩处理后的数据包写入存储单元中进行存储。
上述技术方案在进行压缩处理采用多个线程进行压缩处理，多个线程同时对数据包进行压缩处理，并且将压缩处理后的数据包写入存储单元中进行存储，其中，在每个线程对数据包进行压缩处理时，先是针对数据包中的子数据包按照第一压缩比进行压缩与加密处理，然后针对压缩加密后的子数据包整体按照第二压缩比进行二次压缩处理，接着再将二次压缩处理后的数据包写入存储单元中进行存储，而且第一压缩比与第二压缩比大。
上述技术方案通过多个线程能够使得在进行压缩处理时每个线程同时进行，从而加快压缩效率，而且在线程中通过针对数据包中的子数据包进行压缩与加密处理能够提高存储单元中存储数据的安全性，避免数据遭到恶意篡改导致半导体芯片的测试结果发生变化，从而使得半导体芯片的测试结果出现偏差，而且将二次压缩处理后的数据包写入存储单元中进行存储能够有效减小存储单元中数据包的大小，从而减少数据包在存储单元中的占有率，使得存储单元能够存储更多的数据。
本发明提供的一个实施例中，所述按照预设半导体芯片分类规则对所述功能测试数据进行结果分析时，针对所述测试数据在预设半导体芯片分类规则中按照对应指标的分类规则进行分析判断，得到多个测试数据指标分析判断结果，在所述测试数据指标分析判断结果中进行异或运算，并根据异或运算结果自动化将所述异或结果为“0”的情况确定为所述半导体芯片的分类结果为合格产品，将所述异或结果为“1”的情况确定为所述半导体芯片的分类结果为残次产品。
上述技术方案在按照预设半导体芯片分类规则对功能测试数据进行结果分析时，首先针对测试数据在预设半导体芯片分类规则中按照对应指标的分类规则进行分析判断，得到多个测试数据指标分析判断结果，然后在测试数据指标分析判断结果中进行异或运算，将测试数据指标分析判断结果两两进行异或运算，以及针对两两异或运算的结果进行异或运算，直至剩下唯一一个异或运算结果，在进行异或运算时，如果两个测试数据指标分析判断结果相同为0，如果两个测试数据指标分析判断结果不同为1；根据异或运算结果自动化将最终的异或结果为“0”的情况确定为半导体芯片的分类结果为合格产品，将最终的异或结果为“1”的情况确定为半导体芯片的分类结果为残次产品。
上述技术方案通过异或运算能够实现对多个测试数据指标分析判断结果的处理，从而能够根据测试数据指标分析判断结果自动化确定半导体芯片的分类结果，而且采用异或运算能够直接明了半导体芯片的分类结果，无需再次进行判断分析，省时省力，而且异或运算简单且不易出错，提高确定半导体芯片的分类结果的准确性。
本发明提供的一个实施例中，所述存储单元中还引入所述半导体芯片的分类结果，在所述存储单元中，根据所述半导体芯片的分类结果针对写入的存储信息进行分类存储，将所述半导体芯片的分类结果为合格产品的半导体芯片的存储信息分为一大类，将所述半导体芯片的分类结果为残次产品的半导体芯片的存储信息分为一大类。
上述技术方案在将测试数据和缺陷与故障测试的指标进行对应匹配后与识别信息一同写入存储单元时还将半导体芯片的分类结果一同写入，并且在存储单元中，根据半导体芯片的分类结果对写入存储单元的存储数据进行分类存储，将半导体芯片的分类结果为合格产品的半导体芯片的存储信息分为一大类，将半导体芯片的分类结果为残次产品的半导体芯片的存储信息分为一大类。
上述技术方案通过将半导体芯片的分类结果一同写入存储单元使得存储单元中能够自动化对写入的存储信息进行分类，使得在存储单元中分类进行存储，避免存储单元中出现数据混乱导致在对存储单元中的数据进行调取时提供错误数据，从而提高存储单元的准确性和可信度。
本领域技术人员应当理解的是，本发明中的第一、第二仅仅指的是不同应用阶段而已。
本领域技术客户员在考虑说明书及实践这里公开的公开后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (10)
1.一种用于集成电路的半导体芯片测试方法，其特征在于，包括：
识别待检测的半导体芯片，确定所述待检测的半导体芯片的识别信息；
针对所述待检测的半导体芯片进行缺陷与故障测试，获得测试数据；
将所述测试数据和所述缺陷与故障测试的指标进行对应匹配后与所述识别信息一同写入存储单元中；
按照预设半导体芯片分类规则对所述功能测试数据进行结果分析，得到所述半导体芯片的分类结果。
2.根据权利要求1所述的半导体芯片测试方法，其特征在于，识别待检测的半导体芯片时还针对所述待检测的半导体芯片进行判断，判断所述待检测的半导体芯片是否是芯片批量生产过程中的首件产品，如果所述待检测的半导体芯片是芯片批量生产过程中的首件产品，还针对所述待检测的半导体芯片进行验证测试，验证所述半导体芯片中集成电路是否遵循设计规则和流程；如果所述待检测的半导体芯片不是芯片批量生产过程中的首件产品，则直接针对所述待检测的半导体芯片进行缺陷与故障测试。
3.根据权利要求2所述的半导体芯片测试方法，其特征在于，在所述半导体芯片的分类结果中还针对半导体芯片的分类结果为残次产品的半导体芯片进行复测；
调取所述存储单元中分类结果为残次产品的半导体芯片的测试数据，分析所述测试数据确定所述半导体芯片的残次原因，根据所述半导体芯片的残次原因针对目标位置进行复测，得到复测数据，并根据所述复测数据确定复测指标分析判断结果，进而得到分类结果为残次产品的半导体芯片的复测结果。
4.根据权利要求1所述的半导体芯片测试方法，其特征在于，所述识别待检测的半导体芯片时，针对所述待检测的半导体芯片的识别信息进行标识绑定，确定所述待检测的半导体芯片的标识信息。
5.根据权利要求1所述的半导体芯片测试方法，其特征在于，针对所述待检测的半导体芯片进行缺陷与故障测试，包括：明确所述待检测的半导体芯片的基本能力，并针对所述待检测的半导体芯片的基本能力、结合故障覆盖率、测试时间以及成本消耗制定测试方案；然后根据所述测试方案针对所述待检测的半导体芯片进行性能测试，获得测试数据，其中，所述性能测试包括：接触测试，老化测试，电参数测试和功能测试。
6.根据权利要求5所述的半导体芯片测试方法，其特征在于，所述接触测试是将探测针接触所述待检测的半导体芯片中I/O引脚，获得接触连接数据，分析所述接触连接数据判断所述待检测的半导体芯片I/O引脚是否能够正常连接，得到接触测试数据；
所述老化测试包括：获取室温下集成电路对测试信号进行处理与传输后的第一测试数据和通过将所述集成电路升温至不同温度后对测试信号进行处理与传输后的第二测试数据集，针对所述第一测试数据和所述第二测试数据集分析所述集成电路中电子元器件的老化损耗，并根据所述集成电路中电子元器件的老化损耗进行老化预测，得到的老化测试数据，其中将所述集成电路升温的方法包括：采取加热器或者施加一定额定电压；
所述电参数测试是针对所述集成电路中的动态参数进行测试，获得参数信息数据，所述动态参数包括电压、电流、频率和时延，并根据所述动态参数的阈值分别对所述参数信息数据进行分析得到参数测试数据；
所述功能测试是针对所述集成电路中的模块单元分别通过测试信号进行处理，并获得测试后的模块输出信息，分析所述模块输出信息是否达到期望目标，从而得到功能测试数据。
7.根据权利要求6所述的半导体芯片测试方法，其特征在于，将所述测试数据和所述缺陷与故障测试的指标进行对应匹配后与所述识别信息一同写入存储单元中，包括：将所述接触测试数据、老化测试数据、参数测试数据和功能测试数据分别与接触测试指标、老化测试指标、参数测试指标和功能测试指标进行匹配，并根据匹配结果对所述接触测试数据、老化测试数据、参数测试数据和功能测试数据按照匹配的接触测试指标、老化测试指标、参数测试指标和功能测试指标进行标记，如果所述接触测试指标、老化测试指标、参数测试指标和功能测试指标中包括多个参数，针对每个参数进行对应测试数据匹配，形成子数据包，并针对所述子数据包根据参数进行标记；针对标记过后的数据包分别进行压缩处理，获得数据压缩包；将所述数据压缩包与所述识别信息一同写入存储单元进行储存。
8.根据权利要求7所述的半导体芯片测试方法，其特征在于，所述进行压缩处理是通过多个线程进行的，所述多个线程同时对数据包进行压缩处理，而且在每个线程中，针对数据包中的子数据包按照第一压缩比进行压缩与加密处理，然后针对压缩加密后的子数据包整体按照第二压缩比进行二次压缩处理，接着将二次压缩处理后的数据包写入存储单元中进行存储。
9.根据权利要求1所述的半导体芯片测试方法，其特征在于，所述按照预设半导体芯片分类规则对所述功能测试数据进行结果分析时，针对所述测试数据在预设半导体芯片分类规则中按照对应指标的分类规则进行分析判断，得到多个测试数据指标分析判断结果，在所述测试数据指标分析判断结果中进行异或运算，并根据异或运算结果自动化将所述异或结果为“0”的情况确定为所述半导体芯片的分类结果为合格产品，将所述异或结果为“1”的情况确定为所述半导体芯片的分类结果为残次产品。
10.根据权利要求9所述的半导体芯片测试方法，其特征在于，所述存储单元中还引入所述半导体芯片的分类结果，在所述存储单元中，根据所述半导体芯片的分类结果针对写入的存储信息进行分类存储，将所述半导体芯片的分类结果为合格产品的半导体芯片的存储信息分为一大类，将所述半导体芯片的分类结果为残次产品的半导体芯片的存储信息分为一大类。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210063155.4A CN114472226A (zh) | 2022-01-20 | 2022-01-20 | 一种用于集成电路的半导体芯片测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210063155.4A CN114472226A (zh) | 2022-01-20 | 2022-01-20 | 一种用于集成电路的半导体芯片测试方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114472226A true CN114472226A (zh) | 2022-05-13 |
Family
ID=81473510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210063155.4A Withdrawn CN114472226A (zh) | 2022-01-20 | 2022-01-20 | 一种用于集成电路的半导体芯片测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114472226A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114860531A (zh) * | 2022-07-06 | 2022-08-05 | 北京智芯半导体科技有限公司 | 安全芯片的故障检测方法、装置、电子设备及介质 |
| CN115473831A (zh) * | 2022-11-14 | 2022-12-13 | 中诚华隆计算机技术有限公司 | 一种物联网芯片的可靠性校验方法及系统 |
| CN115616374A (zh) * | 2022-09-20 | 2023-01-17 | 重庆鹰谷光电股份有限公司 | 一种基于机器学习的半导体芯片的测试系统 |
| CN117148091A (zh) * | 2023-11-01 | 2023-12-01 | 杭州高坤电子科技有限公司 | 一种半导体测试方法、系统、终端及存储介质 |
-
2022
- 2022-01-20 CN CN202210063155.4A patent/CN114472226A/zh not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114860531A (zh) * | 2022-07-06 | 2022-08-05 | 北京智芯半导体科技有限公司 | 安全芯片的故障检测方法、装置、电子设备及介质 |
| CN114860531B (zh) * | 2022-07-06 | 2022-09-23 | 北京智芯半导体科技有限公司 | 安全芯片的故障检测方法、装置、电子设备及介质 |
| CN115616374A (zh) * | 2022-09-20 | 2023-01-17 | 重庆鹰谷光电股份有限公司 | 一种基于机器学习的半导体芯片的测试系统 |
| CN115473831A (zh) * | 2022-11-14 | 2022-12-13 | 中诚华隆计算机技术有限公司 | 一种物联网芯片的可靠性校验方法及系统 |
| CN115473831B (zh) * | 2022-11-14 | 2023-01-10 | 中诚华隆计算机技术有限公司 | 一种物联网芯片的可靠性校验方法及系统 |
| CN117148091A (zh) * | 2023-11-01 | 2023-12-01 | 杭州高坤电子科技有限公司 | 一种半导体测试方法、系统、终端及存储介质 |
| CN117148091B (zh) * | 2023-11-01 | 2024-02-06 | 杭州高坤电子科技有限公司 | 一种半导体测试方法、系统、终端及存储介质 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114472226A (zh) | 一种用于集成电路的半导体芯片测试方法 | |
| US7519882B2 (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US6414508B1 (en) | Methods for predicting reliability of semiconductor devices using voltage stressing | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| CN115616374A (zh) | 一种基于机器学习的半导体芯片的测试系统 | |
| US6281694B1 (en) | Monitor method for testing probe pins | |
| CN116577638A (zh) | 一种电路板智能测试系统、方法、装置及介质 | |
| CN117169779A (zh) | 一种燃料电池单片电压巡检器的断线检测方法 | |
| CN116008787A (zh) | 待测器件dut异常识别方法、装置及设备 | |
| WO2003005047A1 (en) | Testing a batch of electrical components | |
| KR20140131605A (ko) | 번인 보드의 테스트 시스템 | |
| CN113759227B (zh) | 功率器件的检测方法 | |
| CN110007202A (zh) | 一种电气强度试验的能力验证及其样品制备方法 | |
| CN102265229B (zh) | 测量系统的测量链的可重复性和可再现性的改进检查方法 | |
| US7822567B2 (en) | Method and apparatus for implementing scaled device tests | |
| US6476631B1 (en) | Defect screening using delta VDD | |
| CN113506755A (zh) | 自动检测测试通道的校验图形结构及测试方法 | |
| CN117251331B (zh) | 一种基于物联网的芯片性能数据监管传输系统及方法 | |
| CN112379186B (zh) | 电容测试装置 | |
| CN117316248B (zh) | 基于深度学习的tf卡运行智能检测系统 | |
| CN117029899B (zh) | 一种冷冻设备仪表调试系统及方法 | |
| CN117148091B (zh) | 一种半导体测试方法、系统、终端及存储介质 | |
| CN118501654A (zh) | 一种半导体芯片测试方法及测试系统 | |
| Dlamini et al. | A Comparative Study of Power Transformer Winding Fault Diagnosis Using Machine Learning Algorithms | |
| CN117630550A (zh) | 用于模块化微波组件的恒温老炼测试系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20220513 |
|
| WW01 | Invention patent application withdrawn after publication |