CN114464673B - 双栅ldmosfet器件、制造方法及芯片 - Google Patents

双栅ldmosfet器件、制造方法及芯片 Download PDF

Info

Publication number
CN114464673B
CN114464673B CN202210375514.XA CN202210375514A CN114464673B CN 114464673 B CN114464673 B CN 114464673B CN 202210375514 A CN202210375514 A CN 202210375514A CN 114464673 B CN114464673 B CN 114464673B
Authority
CN
China
Prior art keywords
layer
type epitaxial
epitaxial layer
gate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210375514.XA
Other languages
English (en)
Other versions
CN114464673A (zh
Inventor
余山
赵东艳
王于波
陈燕宁
付振
刘芳
王凯
吴波
邓永峰
刘倩倩
郁文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Original Assignee
Beijing Smartchip Microelectronics Technology Co Ltd
Beijing Core Kejian Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Smartchip Microelectronics Technology Co Ltd, Beijing Core Kejian Technology Co Ltd filed Critical Beijing Smartchip Microelectronics Technology Co Ltd
Priority to CN202210375514.XA priority Critical patent/CN114464673B/zh
Publication of CN114464673A publication Critical patent/CN114464673A/zh
Application granted granted Critical
Publication of CN114464673B publication Critical patent/CN114464673B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66484—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with multiple gate, at least one gate being an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7831—Field effect transistors with field effect produced by an insulated gate with multiple gate structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种双栅LDMOSFET器件、制造方法及芯片。该方法包括：在表面为N型硅层的半导体衬底上方依次外延N型外延层和P型外延层；通过光刻及干法刻蚀形成贯穿N型外延层、P型外延层和N型硅层的沟槽；干法刻蚀去除两沟槽间预设区域内的P型外延层和N型外延层，以露出预设区域内的N型硅层作为漏极；沉积二氧化硅材料，通过光刻及刻蚀处理，在沟槽与所述N型外延层和N型硅层对应的内壁上形成场氧层；栅氧化形成氧化物材料层，通过离子刻蚀形成绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层；在沟槽中沉积多晶硅，形成多晶硅层；光刻及离子注入，在P型外延层中形成源极。该方法减少了离子注入和高温推结的步骤。

Description

双栅LDMOSFET器件、制造方法及芯片
技术领域
本发明涉及芯片领域，具体地涉及一种双栅LDMOSFET器件、一种双栅LDMOSFET器件制造方法以及一种芯片。
背景技术
双扩散金属氧化物半导体场效应管(Double-diffused MOS，简称DMOS)具有耐压高、功耗低、大电流驱动能力等特点，广泛采用于电源管理电路中。双扩散金属氧化物半导体场效应管主要有两种类型，垂直双扩散金属氧化物半导体场效应管（Vertical Double-diffused MOSFET，简称VDMOSFET）和横向双扩散金属氧化物半导体场效应管（LateralDouble-diffused MOSFET，简称LDMOSFET）。
通常的LDMOSFET都是平面单栅结构，制造工艺需要对N型高压阱区、P型高压阱区、漂移区和体区进行离子注入，形成高压的PN结。尤其是N型高压阱区和P型高压阱区注入能量很高，需要长时间高温推阱，对光刻工艺、离子注入设备和扩散设备都有很高的要求。
发明内容
本发明实施方式的目的是提供一种双栅LDMOSFET器件及其制造方法，该制造方法将栅设置在纵向，外延形成的N型外延层作为漂移区，P型外延层作为体区，减少了N型高压阱区、P型高压阱区、漂移区和体区离子注入和高温推结的步骤，简化了工艺；双栅极结构，且栅极设置在纵向方向降低了导通电阻，提升了器件栅极的驱动能力。
为了实现上述目的，本发明第一方面提供一种双栅LDMOSFET器件制造方法，所述方法包括：
在表面为N型硅层的半导体衬底上方依次外延N型外延层和P型外延层；
通过光刻及干法刻蚀形成贯穿N型外延层、P型外延层和N型硅层的沟槽，所述沟槽贯穿所述半导体衬底的两侧；干法刻蚀去除两沟槽间预设区域内的P型外延层和N型外延层，以露出预设区域内的N型硅层作为漏极；
沉积二氧化硅材料，通过光刻及刻蚀处理，在所述沟槽与所述N型外延层和所述N型硅层对应的内壁上形成场氧层；
栅氧化形成氧化物材料层，通过离子刻蚀形成绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层；
在所述沟槽中沉积多晶硅，形成多晶硅层；
光刻及离子注入，在P型外延层中形成源极。
进一步地，所述沟槽为两个。沟槽用于形成栅极，双栅能够提升器件的驱动能力。
可选的，通过光刻及干法刻蚀形成贯穿N型外延层、P型外延层和N型硅层的沟槽，所述沟槽贯穿所述半导体衬底的两侧；干法刻蚀去除两沟槽间预设区域内的P型外延层和N型外延层，以露出预设区域内的N型硅层作为漏极，包括：
通过光刻及干法刻蚀处理，去沟槽对应区域和预设区域内的P型外延层和N型外延层，预设区域内露出的N型硅层作为漏极；
通过光刻及干法刻蚀去除沟槽对应区域的N型硅层，形成沟槽。通过两次光刻实现两种刻蚀厚度的刻蚀。
可选的，沉积二氧化硅材料，通过光刻及刻蚀处理，在所述沟槽与所述N型外延层和所述N型硅层对应的内壁上形成场氧层，包括：
沉积二氧化硅材料，形成填充所述沟槽并覆盖所述漏极的二氧化硅材料层；
通过光刻及湿法刻蚀，将二氧化硅材料层刻蚀至与N型外延层上表面齐平，形成二氧化硅层；
通过光刻及干法刻蚀，将所述沟槽内的二氧化硅层刻蚀至半导体衬底表面形成场氧层，刻蚀去除漏极上方的二氧化硅层。
可选的，栅氧化形成氧化物材料层，通过离子刻蚀形成绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层，包括：
通过栅氧化处理，在氧化层表面、沟槽内壁、P型外延层表面、N型外延层表面以及漏极区表面形成氧化物材料层；
通过离子刻蚀处理，去除漏极区以及P型外延层表面的氧化物材料层，得到绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层。
进一步地，所述离子注入步骤包括：注入N型离子，在P型外延层中形成N型源极区。
本发明第二方面提供一种双栅LDMOSFET器件，包括半导体衬底、栅极、源极和漏极，所述栅极、源极和漏极形成在所述半导体衬底上，所述栅极为两个，两个所述栅极之间设置有源极和漏极；所述漏极位于所述源极的两侧且垂直于所述栅极。
进一步地，所述漏极位于所述半导体衬底上方，所述源极与所述半导体衬底之间从下至上依次设置有N型硅层、N型外延层和P型外延层，所述源极形成在所述P型外延层内与所述P型外延层上表面相接，所述N型硅层的下表面与所述半导体衬底的上表面相接。
进一步地，所述栅极包括场氧层、栅氧化层和多晶硅层；所述场氧层覆盖在所述N型硅层和N型外延层外侧；所述场氧层覆盖在所述N型硅层和N型外延层外侧；所述栅氧化层具有位于所述场氧层外侧的第一部分和覆盖在P型外延层外侧的第二部分，所述栅氧化层的第一部分与第二部分不相接；所述多晶硅层覆盖所述栅氧化层。
进一步地，所述源极与所述漏极相邻的两侧侧壁上还设置有绝缘氧化层。
本发明第三方面提供一种芯片，所述芯片包括所述的双栅LDMOSFET器件。
通过上述技术方案，该双栅LDMOSFET器件制造方法将栅设置在纵向，外延形成的N型外延层作为漂移区，P型外延层作为体区，减少了N型高压阱区、P型高压阱区、漂移区和体区离子注入和高温推结的步骤，简化了工艺；双栅极结构，且栅极设置在纵向方向降低了导通电阻，提升了器件栅极的驱动能力。
本发明实施方式的其它特征和优点将在随后的具体实施方式部分予以详细说明。
附图说明
附图是用来提供对本发明实施方式的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明实施方式，但并不构成对本发明实施方式的限制。在附图中：
图1是本发明一种实施方式提供的双栅LDMOSFET器件制作方法流程图；
图2A-2J是本发明一种实施方式提供的双栅LDMOSFET器件制作步骤示意图；
图3是本发明一种实施方式提供的双栅LDMOSFET器件正视示意图；
图4是本发明一种实施方式提供的双栅LDMOSFET器件俯视示意图；
图5是本发明一种实施方式提供的双栅LDMOSFET器件左视示意图；
图6是本发明一种实施方式提供的双栅LDMOSFET器件A-A剖视示意图。
附图标记说明
1-硅衬底，2-氧化物层，3-漏极，4-源极，5-P型外延层、6、N型外延层，7-栅氧化层，8-多晶硅层，9-场氧层，10-沟槽，11-二氧化硅层，12-氧化物材料层，13-绝缘氧化层。
具体实施方式
以下结合附图对本发明的具体实施方式进行详细说明。应当理解的是，此处所描述的具体实施方式仅用于说明和解释本发明，并不用于限制本发明。
在本发明实施例中，在未作相反说明的情况下，使用的方位词如“上、下、左、右”通常是指基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系。
术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
术语“水平”、“竖直”、“悬垂”等术语并不表示要求部件绝对水平、竖直或悬垂，而是可以稍微倾斜。如“水平”仅仅是指其方向相对“竖直”而言更加水平，并不是表示该结构一定要完全水平，而是可以稍微倾斜。
在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
实施例一
图1是本发明一种实施方式提供的双栅LDMOSFET器件制作方法流程图。如图1所示，所述方法包括：
步骤一：在表面为N型硅层的半导体衬底上方依次外延N型外延层6和P型外延层5，外延完成后结构如图2A所示，在本实施例中，N型外延层6采用N-type Si，P型外延层5采用P-type Si。
在一些实施例中，可以采用常规的SOI，然后在SOI的轻掺杂的硅上面重掺杂磷扩散，然后湿法去除表面的二氧化硅，得到表面为N型硅层的半导体衬底。半导体衬底包括硅衬底1和硅衬底1上方的氧化物层2。
步骤二：通过光刻及干法刻蚀形成贯穿N型外延层6、P型外延层5和N型硅层的沟槽10，所述沟槽10贯穿所述半导体衬底的两侧；干法刻蚀去除两沟槽10间预设区域内的的P型外延层5和N型外延层6，以露出预设区域内的N型硅层作为漏极，具体包括：
2-1）通过光刻及干法刻蚀处理，去除沟槽对应区域和预设区域内的P型外延层5和N型外延层6，预设区域内露出的N型硅层作为漏极3，通过湿法去除光刻胶，在本实施例中，预设区域为漏极3对应的区域，通过光刻及干法刻蚀处理将覆盖在漏极的N型硅层上方的P型外延层5和N型外延层6去除，漏出漏极，此时俯视结构如图2B所示；
2-2）再次通过光刻及干法刻蚀处理，去除沟槽10对应区域的N型硅层，形成沟槽10，湿法去除光刻胶，此时在正视视图中结构如图2C所示。通过两次光刻实现两种刻蚀厚度的刻蚀。
步骤三：在步骤二完成的结构上沉积二氧化硅材料，通过光刻及刻蚀处理，在所述沟槽10与所述N型外延层6和所述N型硅层对应的内壁上形成场氧层9，具体包括：
3-1）在步骤二完成的结构上沉积二氧化硅材料，形成填充所述沟槽10并覆盖所述漏极的二氧化硅材料层。在本实施例中，采用化学气相沉积CVD的方式沉积二氧化硅材料，然后采用化学机械抛光CMP技术磨平P型外延层5表面的二氧化硅。
3-2）通过光刻及湿法刻蚀，将二氧化硅材料层刻蚀至与N型外延层6上表面齐平，去除光刻胶，形成二氧化硅层11，此时剖面结构如图2D所示，俯视结构如图2E所示。
3-3）通过光刻及干法刻蚀，将所述沟槽10内的二氧化硅层11刻蚀至半导体衬底表面，沟槽10内壁与N型外延层6和N型硅层对应处保留的二氧化硅作为场氧层9；刻蚀去除漏极上方的二氧化硅层11，使漏极3上表面显露出来，此时，剖视结构如图2F所示，俯视结构如图2G所示。
步骤四：栅氧化形成氧化物材料层12，通过离子刻蚀形成绝缘氧化层13和覆盖沟槽10与P型外延层5对应处内壁和场氧层9的栅氧化层7，具体包括：
4-1）通过栅氧化处理，在氧化层表面、沟槽10内壁、P型外延层5表面、N型外延层6表面以及漏极区表面形成氧化物材料层12，如图2H所示。在一些实施例中，栅氧化过程形成约100A的氧化物材料层12。
4-2）通过离子刻蚀处理，去除漏极区以及P型外延层5表面的氧化物材料层12，得到绝缘氧化层13和覆盖沟槽10与P型外延层5对应处内壁和场氧层9的栅氧化层7，如图2I所示。
需要注意的是，在离子刻蚀过程中，同样需要刻蚀掉场氧层9上方的氧化物材料。
步骤五：在所述沟槽10中沉积多晶硅，形成多晶硅层8。在一些实施例中，通过Insitsu N+ LPCVD多晶硅 Polysilicon，然后CMP多晶硅，形成多晶硅层8。多晶硅层8、栅氧化层7和场氧层9构成栅极。
步骤六：光刻及离子注入，在P型外延层5中形成源极4。在一些实施例中，通过注入N+离子，并在保留的P型外延层5中推结形成N型源极4，如图2J所示。
在本实施例中，所述沟槽10为2个。沟槽10用于形成栅极，双栅能够提升器件的驱动能力。
上述制作方法工艺简单，从采用的工艺上来看，所使用的都是已经成熟的光刻、干法刻蚀、湿法刻蚀、CMP、CVD等技术，没有增加其他不成熟的技术，不会增加额外的技术成本，至于光刻板光刻胶等适配性工具耗材，不同尺寸参数、不同结构的产品本身也都需要设计独立的，不会额外增加太多成本；上述工艺不需要HVNW，HVPW，P-body，NRF高能量离子注入，以及对应的光刻和高温推进，相对而言减少了成本和工艺难度。
现有的LDMOSFET器件多是单栅结构，单栅结构，器件的导通电阻大，驱动能力不强。
本发明第二方面提供一种双栅LDMOSFET器件，如图3-6所示，该双栅LDMOSFET器件包括：半导体衬底、栅极、源极4和漏极3，所述栅极、源极4和漏极3形成在所述半导体衬底上，所述栅极为两个，两个所述栅极之间设置有源极4和漏极3；所述漏极3位于所述源极4的两侧且垂直于所述栅极。在本实施例中，半导体衬底包括硅衬底1和硅衬底1上方的氧化物层2。
在本实施例中，所述漏极3位于所述半导体衬底上方，所述源极4与所述半导体衬底之间从下至上依次设置有N型硅层、N型外延层6和P型外延层5，所述源极4形成在所述P型外延层5内与所述P型外延层5上表面相接，所述N型硅层的下表面与所述半导体衬底的上表面相接。如图6所示，漏极3位于源极4的两侧，但是漏极3与源极4位于不同的高度。
在本实施例中，所述栅极包括：场氧层9、栅氧化层7和多晶硅层8；所述场氧层9覆盖在所述N型硅层和N型外延层6外侧；所述栅氧化层7具有位于所述场氧层9外侧的第一部分和覆盖在P型外延层5外侧的第二部分，所述栅氧化层的第一部分与第二部分不相接；所述多晶硅层8覆盖所述栅氧化层7。上述多晶硅层8也作为场板起调制电场作用。
在本实施例中，P型外延层5的作用相当于是体区，N型外延层6的作用相当于是漂移区。
在本实施例中，所述源极4与所述漏极3相邻的两侧侧壁上还设置有绝缘氧化层13。
本发明第三方面提供一种芯片，所述芯片包括所述的双栅LDMOSFET器件。
以上结合附图详细描述了本发明的可选实施方式，但是，本发明实施方式并不限于上述实施方式中的具体细节，在本发明实施方式的技术构思范围内，可以对本发明实施方式的技术方案进行多种简单变型，这些简单变型均属于本发明实施方式的保护范围。另外需要说明的是，在上述具体实施方式中所描述的各个具体技术特征，在不矛盾的情况下，可以通过任何合适的方式进行组合。为了避免不必要的重复，本发明实施方式对各种可能的组合方式不再另行说明。
此外，本发明的各种不同的实施方式之间也可以进行任意组合，只要其不违背本发明实施方式的思想，其同样应当视为本发明实施方式所公开的内容。

Claims (9)

1.一种双栅LDMOSFET器件制造方法，其特征在于，所述方法包括：
在表面为N型硅层的半导体衬底上方依次外延N型外延层和P型外延层；
通过光刻及干法刻蚀形成贯穿N型外延层、P型外延层和N型硅层的沟槽，所述沟槽贯穿所述半导体衬底的两侧；干法刻蚀去除两沟槽间预设区域内的P型外延层和N型外延层，以露出预设区域内的N型硅层作为漏极；
沉积二氧化硅材料，通过光刻及刻蚀处理，在所述沟槽与所述N型外延层和所述N型硅层对应的内壁上形成场氧层；
栅氧化形成氧化物材料层，通过离子刻蚀形成绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层；
在所述沟槽中沉积多晶硅，形成多晶硅层；
光刻及离子注入，在P型外延层中形成源极。
2.根据权利要求1所述的双栅LDMOSFET器件制造方法，其特征在于，所述沟槽为两个。
3.根据权利要求1所述的双栅LDMOSFET器件制造方法，其特征在于，通过光刻及干法刻蚀形成贯穿N型外延层、P型外延层和N型硅层的沟槽，所述沟槽贯穿所述半导体衬底的两侧；干法刻蚀去除两沟槽间预设区域内的P型外延层和N型外延层，以露出预设区域内的N型硅层作为漏极，包括：
通过光刻及干法刻蚀处理，去除沟槽对应区域和预设区域内的P型外延层和N型外延层，预设区域内露出的N型硅层作为漏极；
通过光刻及干法刻蚀去除沟槽对应区域的N型硅层，形成沟槽。
4.根据权利要求1所述的双栅LDMOSFET器件制造方法，其特征在于，沉积二氧化硅材料，通过光刻及刻蚀处理，在所述沟槽与所述N型外延层和所述N型硅层对应的内壁上形成场氧层，包括：
沉积二氧化硅材料，形成填充所述沟槽并覆盖所述漏极的二氧化硅材料层；
通过光刻及湿法刻蚀，将二氧化硅材料层刻蚀至与N型外延层上表面齐平，形成二氧化硅层；
通过光刻及干法刻蚀，将所述沟槽内的二氧化硅层刻蚀至半导体衬底表面形成场氧层，刻蚀去除漏极上方的二氧化硅层。
5.根据权利要求1所述的双栅LDMOSFET器件制造方法，其特征在于，栅氧化形成氧化物材料层，通过离子刻蚀形成绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层，包括：
通过栅氧化处理，在氧化层表面、沟槽内壁、P型外延层表面、N型外延层表面以及漏极区表面形成氧化物材料层；
通过离子刻蚀处理，去除漏极区以及P型外延层表面的氧化物材料层，得到绝缘氧化层和覆盖沟槽与P型外延层对应处内壁和场氧层的栅氧化层。
6.根据权利要求1所述的双栅LDMOSFET器件制造方法，其特征在于，所述离子注入步骤包括：注入N型离子，在P型外延层中形成N型源极区。
7.一种双栅LDMOSFET器件，采用权利要求1-6中任意一项所述的双栅LDMOSFET器件制造方法制造，包括半导体衬底、栅极、源极和漏极，所述栅极、源极和漏极形成在所述半导体衬底上，其特征在于，所述栅极为两个，两个所述栅极之间设置有源极和漏极；所述漏极位于所述源极的两侧且垂直于所述栅极；
所述漏极位于所述半导体衬底上方，所述源极与所述半导体衬底之间从下至上依次设置有N型硅层、N型外延层和P型外延层，所述源极形成在所述P型外延层内与所述P型外延层上表面相接，所述N型硅层的下表面与所述半导体衬底的上表面相接；
所述栅极包括场氧层、栅氧化层和多晶硅层；
所述场氧层覆盖在所述N型硅层和N型外延层外侧；所述栅氧化层具有位于所述场氧层外侧的第一部分和覆盖在P型外延层外侧的第二部分，所述栅氧化层的第一部分与第二部分不相接；
所述多晶硅层覆盖所述栅氧化层。
8.根据权利要求7所述的双栅LDMOSFET器件，其特征在于，所述源极与所述漏极相邻的两侧侧壁上还设置有绝缘氧化层。
9.一种芯片，其特征在于，所述芯片包括权利要求7-8中任一项所述的双栅LDMOSFET器件。
CN202210375514.XA 2022-04-11 2022-04-11 双栅ldmosfet器件、制造方法及芯片 Active CN114464673B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210375514.XA CN114464673B (zh) 2022-04-11 2022-04-11 双栅ldmosfet器件、制造方法及芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210375514.XA CN114464673B (zh) 2022-04-11 2022-04-11 双栅ldmosfet器件、制造方法及芯片

Publications (2)

Publication Number Publication Date
CN114464673A CN114464673A (zh) 2022-05-10
CN114464673B true CN114464673B (zh) 2022-06-21

Family

ID=81416924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210375514.XA Active CN114464673B (zh) 2022-04-11 2022-04-11 双栅ldmosfet器件、制造方法及芯片

Country Status (1)

Country Link
CN (1) CN114464673B (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3640945B2 (ja) * 2002-09-02 2005-04-20 株式会社東芝 トレンチゲート型半導体装置及びその製造方法
CN102738240B (zh) * 2012-06-04 2015-05-27 电子科技大学 一种双栅功率mosfet器件
CN103904124B (zh) * 2014-04-10 2016-08-17 电子科技大学 具有u型延伸栅的soi槽型ldmos器件
CN104103694A (zh) * 2014-07-25 2014-10-15 苏州东微半导体有限公司 一种沟槽型绝缘栅场效应晶体管及其制造方法
CN108666365A (zh) * 2018-06-29 2018-10-16 长沙理工大学 一种带有双栅的变k槽型ldmos

Also Published As

Publication number Publication date
CN114464673A (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
KR101296984B1 (ko) 전하 균형 전계 효과 트랜지스터
US7504306B2 (en) Method of forming trench gate field effect transistor with recessed mesas
US7855384B2 (en) SIC semiconductor device and method for manufacturing the same
US8058129B2 (en) Lateral double diffused MOS device and method for manufacturing the same
US9324838B2 (en) LDMOS power semiconductor device and manufacturing method of the same
TWI804649B (zh) 絕緣閘極半導體器件及用於製造絕緣閘極半導體器件的區域的方法
EP1033759A2 (en) MOS-gated device having a buried gate and process for forming same
US6921699B2 (en) Method for manufacturing a semiconductor device with a trench termination
JPH0897411A (ja) 横型高耐圧トレンチｍｏｓｆｅｔおよびその製造方法
JPH08181313A (ja) 横型トレンチｍｉｓｆｅｔおよびその製造方法
TW201320348A (zh) 二維遮罩柵電晶體裝置及其製備方法
US7875929B2 (en) Semiconductor device and method for manufacturing the same
CN114361244B (zh) Ldmosfet器件、制作方法及芯片
CN112909095B (zh) Ldmos器件及工艺方法
EP2643853A2 (en) Vertical dmos-field effect transistor
US6492691B2 (en) High integration density MOS technology power device structure
CN114464673B (zh) 双栅ldmosfet器件、制造方法及芯片
CN108091695B (zh) 垂直双扩散场效应晶体管及其制作方法
JP2004031385A (ja) 半導体装置およびその製造方法
US20130154017A1 (en) Self-Aligned Gate Structure for Field Effect Transistor
CN114639737B (zh) Ldmos器件及其制作方法
CN113053999B (zh) 金属氧化物半导体晶体管及其制备方法
CN218274612U (zh) 高压耗尽型场效应晶体管
CN109980009B (zh) 一种半导体器件的制造方法和集成半导体器件
CN115332353A (zh) 一种阶梯状ldmos器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant