CN114464658A - 显示面板及显示装置 - Google Patents

显示面板及显示装置 Download PDF

Info

Publication number
CN114464658A
CN114464658A CN202210111313.9A CN202210111313A CN114464658A CN 114464658 A CN114464658 A CN 114464658A CN 202210111313 A CN202210111313 A CN 202210111313A CN 114464658 A CN114464658 A CN 114464658A
Authority
CN
China
Prior art keywords
sub
pixel
circuit
display area
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210111313.9A
Other languages
English (en)
Other versions
CN114464658B (zh
Inventor
王刚
解红军
刘雨生
丁立薇
米磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Govisionox Optoelectronics Co Ltd
Original Assignee
Kunshan Govisionox Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Govisionox Optoelectronics Co Ltd filed Critical Kunshan Govisionox Optoelectronics Co Ltd
Priority to CN202210111313.9A priority Critical patent/CN114464658B/zh
Publication of CN114464658A publication Critical patent/CN114464658A/zh
Priority to JP2023571223A priority patent/JP2024519027A/ja
Priority to KR1020237039046A priority patent/KR20230163569A/ko
Priority to PCT/CN2022/107279 priority patent/WO2023142401A1/zh
Application granted granted Critical
Publication of CN114464658B publication Critical patent/CN114464658B/zh
Priority to US18/488,465 priority patent/US20240065029A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种显示面板及显示装置，显示面板具有第一显示区和第二显示区，显示面板包括：多个像素块，各像素块包括a个子像素，子像素包括位于第一显示区的第一子像素和位于第二显示区的第二子像素；多个电路块，位于第二显示区，各电路块包括b个像素电路，像素电路包括第一电路和第二电路，至少部分第一电路用于驱动第一子像素，第二电路用于驱动第二子像素；其中，a和b均为大于0的正整数，且a小于b，在第二显示区内，各电路块沿显示面板的厚度方向的正投影位于各像素块沿厚度方向上的正投影之内。本申请能够提高显示面板的显示效果。

Description

显示面板及显示装置
技术领域
本申请涉及显示领域，具体涉及一种显示面板及显示装置。
背景技术
随着电子设备的快速发展，用户对屏占比的要求越来越高，使得电子设备的全面屏显示受到业界越来越多的关注。
传统的电子设备如手机、平板电脑等需要集成诸如前置摄像头、听筒以及红外感应元件等。现有技术中，可以将摄像头等感光组件所在的感光区内设置子像素，并将这些子像素对应的像素电路设置于显示区的其他位置。此外，一些显示面板中为了实现窄边框设计，会将靠近边框显示区域的像素电路设置于其他位置。以上均会导致显示区内像素电路的排布密度不均，导致显示面板出现显示差异。
发明内容
本申请实施例提供一种显示面板及显示装置，旨在提高显示面板的显示效果。
本申请第一方面的实施例提供一种显示面板，显示面板具有第一显示区和第二显示区，显示面板包括：多个像素块，各像素块包括a个子像素，子像素包括位于第一显示区的第一子像素和位于第二显示区的第二子像素；多个电路块，位于第二显示区，各电路块包括b个像素电路，像素电路包括第一电路和第二电路，至少部分第一电路用于驱动第一子像素，第二电路用于驱动第二子像素；其中，a和b均为大于0的正整数，且a小于b，在第二显示区内，各电路块沿显示面板的厚度方向的正投影位于各像素块沿厚度方向的正投影之内。
根据本申请第一方面的实施方式，在第二显示区内，各电路块沿厚度方向的正投影和各像素块沿厚度方向的正投影重叠设置。
根据本申请第一方面前述任一实施方式，第一电路和第二电路的分布面积相等。
根据本申请第一方面前述任一实施方式，像素块包括p行q列排布的多个子像素，p和q的乘积为a；
电路块包括e行f列排布的多个像素电路，e和f的乘积为b，其中，p、q、e、f均为大于1的正整数，且e≥p，f≥q。
根据本申请第一方面前述任一实施方式，p和q相等，e和f相等，且e大于p。
根据本申请第一方面前述任一实施方式，第二显示区包括主显示区和过渡显示区，过渡显示区位于主显示区和第一显示区之间，至少部分位于过渡显示区的第一电路用于驱动第一子像素；
主显示区内各电路块位于被其驱动的各像素块的正投影之内，且主显示区的各电路块包括p行q列的第二电路和(e-p)行(f-q)列的第一电路。
根据本申请第一方面前述任一实施方式，主显示区内，电路块内多个第二电路的相对位置关系与像素块内多个第二子像素的相对位置关系相同。
根据本申请第一方面前述任一实施方式，第二电路和被其驱动的第二子像素沿厚度方向的正投影至少部分交叠设置。
根据本申请第一方面前述任一实施方式，过渡显示区内各电路块位于被其驱动的各像素块的正投影之内，过渡显示区的电路块包括p行q列的第二电路和(e-p)行(f-q)列的第一电路。
根据本申请第一方面前述任一实施方式，过渡显示区内，电路块内多个第二电路的相对位置关系与像素块内多个第二子像素的相对位置关系相同。
根据本申请第一方面前述任一实施方式，第一电路包括沿行方向并排设置的多个行电路和沿列方向并排设置的列电路，至少部分行电路和/或列电路用于驱动第一子像素。
根据本申请第一方面前述任一实施方式，第一显示区包括规则区和位于规则区在行方向至少一侧的异形区，至少部分异形区内的第一子像素与至少部分规则区的第一子像素同行设置，至少部分行电路用于驱动位于异形区内的第一子像素。
根据本申请第一方面前述任一实施方式，异形区包括拐角区，拐角区环绕第二显示区弯折设置。
根据本申请第一方面前述任一实施方式，异形区包括感光区，第二显示区环绕至少部分感光区设置。
根据本申请第一方面前述任一实施方式，显示面板还包括第一行信号线和第二行信号线，第一行信号线连接于驱动第一子像素的行电路并用于向其传输信号，第二扫描线连接于第二电路并用于向其传输信号。
根据本申请第一方面前述任一实施方式，显示面板还包括行缓存器，行缓存器用于储存异形区内第一子像素的驱动信号、并根据异形区内第一子像素的驱动信号向第一行信号线传输驱动信号。
根据本申请第一方面前述任一实施方式，第一显示区包括边框显示区，边框显示区环绕第二显示区设置，且边框显示区包括位于第二显示区在列方向至少一侧的端部边框显示区和位于第二显示区在行方向至少一侧的侧部边框显示区；
至少部分行电路用于驱动位于端部边框显示区内的第一子像素；
和/或，至少部分列电路用于驱动位于侧部边框显示区内的第一子像素。
根据本申请第一方面前述任一实施方式，过渡显示区内的第一电路均位于第二电路靠近第一子像素的一侧。
根据本申请第一方面前述任一实施方式，用于驱动过渡显示区内第二子像素的第二电路和过渡显示区内用于驱动第一子像素的第一电路的位置关系与过渡显示区内第二子像素和第一显示区内第一子像素位置关系相同。
根据本申请第一方面前述任一实施方式，还包括：信号线层，包括第一连接信号线，第一连接信号线用于连接第一电路和第一子像素。
根据本申请第一方面前述任一实施方式，至少部分第一连接信号线沿第二方向延伸成型，第一连接信号线在第一方向上的排布尺寸为m，与第二显示区沿第二方向相邻的第一子像素在第一方向上的排布尺寸为n，第一显示区在第二方向上排布有2k个第一子像素，m和n满足n＝km+d，其中，k为正整数，d为小于m的正数。
根据本申请第一方面前述任一实施方式，第一连接信号线包括沿不同方向延伸的第一分段和第二分段，第一分段和第二分段位于不同的膜层。
根据本申请第一方面前述任一实施方式，信号线层还包括第二连接信号线，第二连接信号线用于连接第二电路和第二子像素。
根据本申请第一方面前述任一实施方式，用于驱动同一行第一子像素的多个第一电路位于同一行。
根据本申请第一方面前述任一实施方式，同一行的第一电路用于驱动两行以上的第一子像素。
本申请第二方面的实施例提供一种显示装置，其包括上述任一第一方面实施例的显示面板。
在本申请第一方面实施例提供的显示面板中，电路块位于第二显示区，即用于驱动第一子像素和第二子像素的像素电路均位于第二显示区，可以使得第一显示区的透光率大于第二显示区的透光率。显示面板在第一显示区的背面可以集成感光组件，实现例如摄像头的感光组件的屏下集成。或者可以将显示面板的移位寄存器等驱动电路设置于第一显示区，以实现显示面板的窄边框设计。
在本申请第一方面实施例提供的显示面板中，电路块在第二显示区，各像素块包括b个像素电路，而第二显示区的像素块包括a个第二子像素，b大于a，使得至少部分电路块内多余的第一电路可以驱动第一显示区内的第一子像素。各电路块沿显示面板的厚度方向的正投影位于各像素块沿厚度方向上的正投影之内，一方面能够保证第二显示区内电路块的排布方式与像素块的排布方式相同，电路块的排布更加均匀，提高第二显示区的显示效果，进而提高显示面板的显示效果。另一方面能够减小至少部分电路块内第二电路与其驱动的第二子像素的距离，减小至少部分第二电路和第二子像素之间的走线长度，保证信号传输的稳定性。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1本申请第一方面实施例提供的一种显示面板的结构示意图；
图2是图1中Q区域在一种示例中子像素排布结构示意图；
图3是图1中Q区域在一种示例中像素电路的排布结构示意图；
图4是图1中W区域在一种示例中子像素排布结构示意图；
图5是图1中W区域在一种示例中像素电路的排布结构示意图；
图6是图1中Q区域在另一种示例中像素电路的排布结构示意图；
图7是图1中P区域在一种示例中子像素排布结构示意图；
图8是图1中P区域在一种示例中像素电路的排布结构示意图；
图9是图1中P区域在另一种示例中像素电路的排布结构示意图；
图10是图1中I区域在一种示例中子像素排布结构示意图；
图11是图1中I区域在一种示例中像素电路的排布结构示意图；
图12是图1中II区域在一种示例中子像素排布结构示意图；
图13是图1中II区域在一种示例中像素电路的排布结构示意图；
图14是图1中I区域在另一种示例中像素电路的排布结构示意图；
图15是图2中C-C处的局部剖视图。
附图标记说明：
100、显示面板；200、感光组件；
101、衬底；102、像素定义层；K1、第一像素开口；K2、第二像素开口；103、信号线层；
110、像素块；110a、子像素；110b、重复单元；111、第一子像素；111a、第一电极；111b、第一发光结构；111c、第二电极；112、第二子像素；121a、第三电极；121b、第二发光结构；121c、第四电极；
120、电路块；120a、像素电路；121、第一电路；121a、行电路；121b、列电路；122、第二电路；
131、第一行信号线；132、第二行信号线；133、第一连接信号线；133a、第一分段；133b、第二分段；134、第二连接信号线；
AA1、第一显示区；RA、拐角区；UDC、感光区；BA、边框显示区；BA1、端部边框显示区；BA2、侧部边框显示区；AA2、第二显示区；ZA、主显示区；TA、过渡显示区；NA、非显示区；
X、第一方向；Y、第二方向；Z、厚度方向。
具体施方式
下面将详细描述本申请的各个方面的特征和示例性实施例，为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本申请进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本申请，并不被配置为限定本申请。对于本领域技术人员来说，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
在诸如手机和平板电脑等电子设备上，需要在显示面板的一侧集成诸如前置摄像头、红外光传感器、接近光传感器等感光组件。在一些实施例中，可以在上述电子设备上设置透光显示区，将感光组件设置在透光显示区背面，在保证感光组件正常工作的情况下，实现电子设备的全面屏显示。
为提高透光显示区的透光率，往往将透光区域的驱动电路设置于非透光区域，这就会导致显示面板非透光区域显示效果的不均一。
为解决上述问题，本申请实施例提供了一种显示面板及显示装置，以下将结合附图对显示面板及显示装置的各实施例进行说明。
本申请实施例提供一种显示面板100，该显示面板100可以是有机发光二极管(Organic Light Emitting Diode，OLED)显示面板100。
请一并参阅图1至图3，图1示出根据本申请一种实施例的显示面板100的俯视示意图。请一并参阅图2，图2是图1中Q区域的局部放大结构示意图。图3是另一种示例中图1中Q区域的局部放大结构示意图。图3和图2展示了不同的层结构。图2中展示出了图1中Q处的子像素110a的排布结构图，图3与图2不同之处在于图3在Q处第二显示区AA2展示出了像素电路120a的排布结构图，并保留了第一显示区AA1的子像素110a排布结构示意图。
如图1至图3所示，本申请第一方面的实施例提供一种显示面板100具有第一显示区AA1和第二显示区AA2，显示面板100包括：多个像素块110，各像素块110包括a个子像素110a，子像素110a包括位于第一显示区AA1的第一子像素111和位于第二显示区AA2的第二子像素112；多个电路块120，位于第二显示区AA2，各电路块120包括b个像素电路120a，像素电路120a包括第一电路121和第二电路122，至少部分第一电路121用于驱动第一子像素111，第二电路122用于驱动第二子像素112；其中，a和b均为大于0的正整数，且a小于b，在第二显示区AA2内，各电路块120沿显示面板100的厚度方向的正投影位于各像素块110沿厚度方向的正投影之内。图2和图3中以矩形框限定出了像素块110和电路块120的结构，矩形框并不构成对本申请显示面板100结构上的限定。矩形框中包括了不属于同一像素块110的子像素110a的一小部分，位于矩形框内的面积大于其自身总面积50％的子像素100a为该矩形框表示的像素块110内的子像素110a。
在本申请第一方面实施例提供的显示面板100中，电路块120位于第二显示区AA2，即用于驱动第一子像素111和第二子像素112的像素电路120a均位于第二显示区AA2，可以使得第一显示区AA1的透光率大于第二显示区AA2的透光率。显示面板100在第一显示区AA1的背面可以集成感光组件，实现例如摄像头的感光组件的屏下集成。或者可以将显示面板100的移位寄存器等驱动电路设置于第一显示区AA1，以实现显示面板100的窄边框设计。
在本申请第一方面实施例提供的显示面板100中，电路块120在第二显示区AA2，各像素块110包括b个像素电路120a，而第二显示区AA2的像素块110包括a个第二子像素112，b大于a，使得电路块120内多余的至少部分第一电路121可以驱动第一显示区AA1内的第一子像素111。各电路块120沿显示面板100的厚度方向的正投影位于各像素块110沿厚度方向上的正投影之内，一方面能够保证第二显示区AA2内电路块120的排布方式与像素块110的排布方式相同，电路块120的排布更加均匀，提高第二显示区AA2的显示效果。另一方面能够减小至少部分电路块120内第二电路122与其驱动的第二子像素112的距离，减小至少部分第二电路122和第二子像素112之间的走线长度，保证信号传输的稳定性。
可选的，第二显示区AA2的像素块110包括a个第二子像素112，第一显示区AA1的像素块110包括a个第一子像素111。介于第一显示区AA1和第二显示区AA2之间的像素块110还可以包括第一子像素111和第二子像素112，且第一子像素111和第二子像素112的个数和为a。
可选的，电路块120可以包括b个第一电路121或者b个第二电路122。在另一些实施例中，像素电路120a可以既包括第一电路121也包括第二电路122，且第一电路121和第二电路122的个数和为b。
在一些可选的实施例中，第二显示区AA2内，各像素块110沿厚度方向的正投影面积和电路块120沿厚度方向的正投影重叠，使得像素块110内像素电路120a的面积较大。
可选的，请继续参阅图3，第一电路121和第二电路122的分布面积相等，能够进一步改善第二显示区AA2的显示效果，避免第一电路121和第二电路122分布面积不等而出现显示差异。可选的，第一电路121和第二电路122的电路结构相同，不同之处在于部分第一电路121用于驱动第一子像素111，第二电路122用于驱动第二子像素112。
电路块120沿显示面板100的厚度方向的正投影即电路块120在显示面板100的显示面上的正投影。像素块110沿厚度方向的正投影即像素块110在显示面板100的显示面上的正投影。
可选的，像素块110沿显示面板100厚度方向的正投影为该像素块110内的a个子像素110a沿显示面板100厚度方向的正投影所在的区域。例如当子像素110a排布形成像素排布结构时，像素块110所在的区域为a个子像素110a在像素排布结构内占据的排布区域。例如当像素排布结构的尺寸为10cm×10cm，像素排布结构内的子像素110a呈10行10列分布，那么单个子像素110a的排布尺寸为1cm×1cm，即单个子像素110a沿显示面板100的厚度方向的正投影尺寸为1cm×1cm，像素块110所在的区域为a个1cm×1cm形成的区域。
像素块110内的a个子像素110a相邻设置。例如如图2和图3所示，当a等于16，像素块110包括16个子像素110a时，像素块110内的这16个子像素110a相邻设置。该16个子像素110a可以位于同一行或者位于相邻的两行以上。
可选的，如图2和图3所示，当在行方向和/或列方向上相邻的两个子像素110a存在交叠时，a个子像素110a沿显示面板100厚度方向的正投影所在的区域为a个子像素110a的平均排布尺寸。行方向可以为第一方向X，列方向可以为第二方向Y。在另一些实施例中，行方向也可以为第二方向Y，列方向为第一方向X。
可选的，如图2所示，显示面板100的子像素110a排布形成像素排布结构，像素排布结构包括重复单元，重复单元包括多个子像素110a，且重复单元沿行方向和列方向重复排布形成像素排布结构。像素块110内包括的子像素110a的数量可以与重复单元包括的子像素110a的数量相关，例如像素块110内包括的子像素110a数量为重复单元包括的子像素110a数量的整数倍。例如，如图2所示，当重复单元包括4个子像素110a时，像素块110包括16个子像素110a，像素块110包括的子像素110a的数量为重复单元包括的子像素110a数量的4倍，即像素块110包括4个重复单元，像素块110沿厚度方向的正投影为4个重复单元所占据的排布尺寸。
可选的，电路块120沿显示面板100厚度方向的正投影为该电路块120内的b个子像素110a电路沿厚度方向的正投影所在的区域。电路块120内的b个像素电路120a相邻设置。例如当b等于25，电路块120包括25个像素电路120a时，这25个像素电路120a相邻设置。该25个像素电路120a可以位于同一行或者位于两行以上。
可选的，当像素块110内的a个子像素110a同行设置时，电路块120内的b个像素电路120a同行设置。令电路块120内的像素电路120a在行方向上压缩，以使b个像素电路120a沿厚度方向的正投影位于a个子像素110a沿厚度方向的正投影之内。
在一些可选的实施例中，像素块110包括p行q列排布的多个子像素110a，p和q的乘积为a；电路块120包括e行f列排布的多个像素电路120a，e和f的乘积为b，其中，p、q、e、f均为大于1的正整数，e≥p，f≥q。
在这些可选的实施例中，p、q、e、f均为大于1的正整数，因此像素块110包括多行多列排列的子像素110a，电路块120包括多行多列排布的像素电路120a，使得像素电路120a在行方向上和列方向上均进行压缩，避免像素电路120a在同一方向上压缩导致的技术难题。
p、q、e、f的设置方式有多种，在一些可选的实施例中，p和q相等，e和f相等，且e大于p。即像素块110包括p行p列的子像素110a，电路块120包括e行e列的像素电路120a，使得像素块110内多个子像素110a的排布更加规律，电路块120内多个像素电路120a的排布更加规律，更加容易对像素电路120a的尺寸进行调整。
如上所述，如图2和图3所示，例如当a等于16，像素块110包括16个子像素110a时，像素块110包括4行4列的子像素110a。当b等于25，电路块120包括25个像素电路120a时，电路块120包括5行5列的像素电路120a。
即在本申请实施例提供的显示面板100中，在第二显示区AA2内，4行4列的子像素110a所在的区域内设置有5行5列的像素电路120。4行4列的子像素110a所在区域内设置的像素电路120a数量大于子像素110a的数量，4行4列的子像素110a所在区域内多余的1行1列像素电路120a中的至少部分可以用于驱动第一显示区AA1内的第一子像素111。
请一并参阅图1至图5，图4是图1中W处的子像素110a的排布结构示意图；图5是图1中W处的像素电路120a排布结构示意图。
在一些可选的实施例中，如图1至图5所示，第二显示区AA2包括主显示区ZA和过渡显示区TA，过渡显示区TA位于主显示区ZA和第一显示区AA1之间，至少部分位于过渡显示区TA的第一电路121用于驱动第一子像素111。即用于驱动第一子像素111的第一电路121所在的区域为过渡显示区TA，未用于驱动第一子像素111的第一电路121所在的区域为主显示区ZA。
在这些可选的实施例中，将用于驱动第一子像素111的第一电路121设置于距离第一显示区AA1较近的过渡显示区TA内，能够减小相互电连接的第一电路121和第一子像素111之间的距离，减小第一电路121和第一子像素111之间连线的长度，保证信号传输的稳定性。
可选的，主显示区ZA内各电路块120位于被其驱动的各像素块110的正投影之内，且主显示区ZA的各电路块120包括p行q列的第二电路122和(e-p)行(f-q)列的第一电路121。其中，(e-p)行(f-q)列的第一电路121是指e行f列的电路块120中的(e-p)行(f-q)列。
例如，请继续参阅图4和图5，当像素块110包括4行4列的子像素110a，而电路块120包括5行5列的像素电路120a时，主显示区ZA内的各电路块120包括4行4列的第二电路122和1行1列的第一电路121，该1行1列的第一电路121是指5行5列像素电路120a中的1行和1列的第一电路121。1行1列的第一电路121中，1行有5个第一电路121，1列也有5个第一电路121，且1行1列的第一电路121在交叉位置处存在1个第一电路121重复。因此主显示区ZA内各电路块120包括16个第二电路122和9个第一电路121。
在这些可选的实施例中，主显示区ZA内电路块120包括的第二电路122的数量和像素块110包括的第二子像素112的数量相同，因此各电路块120内的第二电路122可以用于驱动各像素块110内的第二子像素112。主显示区ZA内各电路块120位于被其驱动的各像素块110的正投影之内，能够减小第二电路122和被其驱动的第二子像素112之间的距离，减小第二电路122和被其驱动的第二子像素112之间的连线长度。
可选的，主显示区ZA内，电路块120内多个第二电路122的相对位置关系与像素块110内多个第二子像素112的相对位置关系相同，以进一步减小第二电路122和被其驱动的第二子像素112之间的距离，减小第二电路122和被其驱动的第二子像素112之间的连线长度。
可选的，主显示区ZA内第二电路122和被其驱动的第二子像素112的相对位置关系可以有多种设置方式。
例如，第二电路122和被其驱动的第二子像素112沿厚度方向的正投影至少部分交叠设置，能够进一步减小第二电路122和被其驱动的第二子像素112之间的距离，减小第二电路122和被其驱动的第二子像素112之间的连线长度。
或者，第二电路122和被其驱动的第二子像素112沿厚度方向的正投影错位设置，只要第二电路122所在的电路块120沿厚度方向的正投影位于被其驱动的第二子像素112所在的像素块110沿厚度方向的正投影之内即可。
可选的，如图5所示，电路块120内的第一电路121位于第二电路122在行方向上的一则，或者第一电路121位于多个第二电路122在列方向上的一侧。
在另一些实施例中，主显示区ZA内，第一电路121位于多个第二电路122在行方向和/或列方向上的中间。以减小第二电路122和被其驱动的第二子像素112之间的错位尺寸，减小第二电路122和被其驱动的第二子像素112之间的走线长度。
过渡显示区TA内第一电路121和第二电路122的排布方式可以有多种，在一些可选的实施例中，请继续参阅图3至图5，过渡显示区TA内第一电路121和第二电路122的排布方式与主显示区ZA内第一电路121和第二电路122的排布方式相同。即过渡显示区TA内各电路块120位于被其驱动的各像素块110的正投影之内，过渡显示区TA的电路块120包括p行q列的第二电路122和(e-p)行(f-q)列的第一电路121。能够进一步改善过渡显示区TA和主显示区ZA之间的显示差异，且能够减小过渡显示区TA内第二电路122和被其驱动的第二子像素112之间的距离，减小第二电路122和被其驱动的第二子像素112之间的连线长度。
可选的，过渡显示区TA内，电路块120内多个第二电路122的相对位置关系与像素块110内多个第二子像素112的相对位置关系相同。以进一步减小过渡显示区TA内第二电路122和被其驱动的第二子像素112之间的距离，减小第二电路122和被其驱动的第二子像素112之间的连线长度。
过渡显示区TA内第一电路121的排布方式可以有多种，在一些可选的实施例中，第一电路121包括沿行方向并排设置的多个行电路121a和沿列方向并排设置的列电路121b，至少部分行电路121a和/或列电路121b用于驱动第一子像素111。行电路121a是指沿行方向排布的多个第一电路121，列电路121b是指沿列方向排布的多个第一电路121。行方向和列方向存在交叉，因此交叉位置处的第一电路121既可以是行电路121a，也可以是列电路121b。
在这些可选的实施例中，行电路121a所在的行内未设置第二电路122，列电路121b所在的列内未设置第二电路122。当利用行电路121a和/或列电路121b驱动第一子像素111时，能够避免第一子像素111和第二电路122之间的连线与第二子像素112和第二电路122之间的连线串扰。
例如，第一电路121的分布图像呈网格状并具有镂空区域，多个第二电路122位于镂空区域，第一电路121环绕多个第二电路122设置。即在电路块120内，第一电路121集中于同行同列排布，使得电路块120内多个第二电路122的排布更加集中。
第一显示区AA1的设置方式有多种，例如，请继续参阅图1，第一显示区AA1包括规则区和位于规则区在行方向至少一侧的异形区，至少部分异形区内的第一子像素111与至少部分规则区的第一子像素111同行设置。
异形区的设置方式可以有多种，请继续参阅图1，例如异形区可以包括拐角区RA，拐角区RA环绕第二显示区AA2并弯折设置。当第一显示区AA1包括拐角区RA时，拐角区RA内的第一子像素111对应的像素电路120a位于第二显示区AA2，进而可以在拐角区RA内设置移位寄存器等驱动电路和驱动信号线，能够减小显示面板100的边框尺寸。
可选的，请继续参阅图1，异形区还可以包括感光区UDC，第二显示区AA2环绕至少部分感光区UDC设置。当第一显示区AA1包括感光区UDC时，感光区UDC内的第一子像素111对应的像素电路120a位于第二显示区AA2，能够提高感光区UDC的透光率，便于感光组件在感光区UDC内实现屏下集成。同时感光区UDC能够显示画面，提高显示面板10010的显示面积，实现显示装置的全面屏设计。
可选的，请继续参阅图1，第一显示区AA1包括边框显示区BA，边框显示区BA环绕第二显示区AA2设置，且边框显示区BA包括位于第二显示区AA2在列方向至少一侧的端部边框显示区BA1和位于第二显示区AA2在行方向至少一侧的侧部边框显示区BA2。当第一显示区AA1包括边框显示区BA时，边框显示区BA内的第一子像素111对应的像素电路120a位于第二显示区AA2，进而可以在边框显示区BA内设置移位寄存器等驱动电路和驱动信号线，能够减小显示面板100的边框尺寸，实现显示面板100的窄边框甚至无边框设计。
可选的，规则区可以包括上述的边框显示区BA，规则区还可以包括位于感光区UDC在行方向至少一侧的部分第一显示区AA1。当异形区包括拐角区RA时，拐角区RA可以连接于相邻的端部边框显示区BA1和侧部边框显示区BA2之间。
位于不同区域的第一子像素111可以选用不同的第一电路121进行驱动。在一些可选的实施例中，请继续参阅图3，至少部分行电路121a用于驱动位于异形区内的第一子像素111。使得异形区内同一行的第一子像素111可以使用同一行的行电路121a进行驱动，能够简化第一子像素111和行电路121a之间的布线。此外，异形区内的第一子像素111使用行电路121a进行驱动，只需增设向行电路121a传输驱动信号的行信号线即可，无需增设列信号线，能够减小第二显示区AA2内信号线的布线数量。
如图2和图3所示，当第一显示区AA1包括感光区UDC时，感光区UDC内的第一子像素111可以被行电路121a驱动。可选的，如图3所示，第一显示区AA1内的各行第一子像素111可以使用不同行的行电路121a进行驱动，即不同行的第一子像素111被不同行的行电路121a驱动。在另一些实施例中，请参阅图6，第一显示区AA1内的多行第一子像素111还可以使用同一行的行电路121a进行驱动，即两行以上的第一子像素111可以使用同行的行电路121a进行驱动。
可选的，当使用过渡显示区TA内的行电路121a驱动异形区内的第一子像素111时，可以在过渡显示区TA内增设行信号线以向行电路121a传输驱动信号。
在一些可选的实施例中，请继续参阅图6，显示面板100还包括第一行信号线131和第二行信号线132，第一行信号线131连接于驱动第一子像素111的行电路121a并用向其传输信号，第二行信号线132连接于第二电路122并用向其传输信号。在这些可选的实施例中，通过增设第一行信号线131能够向行电路121a传输驱动信号，进而使得行电路121a能够驱动第一子像素111显示。
请参阅图1、图7和图8，图7是图1中P处的子像素110a排布结果示意图，图8是图1中P处的像素电路120a结构示意图。其中，图8中保留了拐角区RA内的第一子像素111。
如图7和图8所示，当第一显示区AA1包括拐角区RA时，拐角区RA内的第一子像素111可以被第二显示区AA2的行电路121a驱动。如图8所示，拐角区RA内的多行第一子像素111可以选用多行行电路121a进行驱动。或者，如图9所示，拐角区RA内的多行第一子像素111可以选用同一行的行电路121a进行驱动。
可选的，显示面板100还包括沿列方向延伸的列信号线(图中未示出)，用于向同列设置的第一电路121和/或第二电路122传输驱动信号。
可选的，第一行信号线131和第二行信号线132可以为扫描信号线，列信号线可以为数据信号线。在另一些可选的实施例中，第一行信号线131和第二行信号线132还可以为数据信号线，列信号线为扫描信号线。
在一些可选的实施例中，显示面板100还包括行缓存器(图中未示出)，行缓存器用于储存异形区内第一子像素111的驱动信号、并根据异形区内第一子像素111的驱动信号向第一行信号线131传输驱动信号。通过增设行缓存器，行缓存器存储有异形区内第一子像素111的驱动信号，行缓存器能够向第一行信号线131传输驱动信号，进而通过第一行信号线131驱动行电路121a。
可选的，显示面板100包括像素跳跃还原(pixel jump reduction；PJR)处理模块，PJR处理模块具有图像复制且挪移的功能。在按照第一子像素111和第二子像素112排布方式进行处理图像处理的图像数据基础上，在图像数据内用于驱动第一子像素111的行电路121a所在位置增加该第一子像素111对应的数据，并将这些数据存储至行缓存器。
可选的，PJR处理模块连接于数模转换模块，以通过数模转换模块将图像数据转换为模拟电压信号。
可选的，当多个第一子像素111形成一个发白光的显示单元，且相邻的两个显示单元共用一个第一子像素111时，可以根据显示单元的发光需求通过位于第二显示区AA2的第一电路121驱动该第一子像素111发光。
请参阅图1、图10至图13，图10是图1中I处的子像素110a排布结构示意图，图11是图1中I处的像素电路120a排布结构示意图，且图11中保留了位于端部边框显示区BA1的第一子像素111。图12是图1中II处的子像素110a排布结构示意图，图13是图1中II处的像素电路120a排布结构示意图，且图13中保留了位于侧部边框显示区BA2的第一子像素111。
边框显示区BA内的第一子像素111成行成列排布。例如，如图10所示，端部边框显示区BA1内的第一子像素111成多行排布，且端部边框显示区BA1内同行设置的第一子像素111数量小于或等于过渡显示区TA内同行设置的行电路121a数量。因此端部边框显示区BA1内同行的第一子像素111可以使用过渡显示区TA内的同行设置的行电路121a进行驱动，并将原有用于驱动端部边框显示区BA1内同行的第一子像素111的行信号线挪用至过渡显示区TA连接用于驱动该第一子像素111的行电路121a即可。
例如，如图12所示，侧部边框显示区BA2内的第一子像素111呈多列排布，且侧部边框显示区BA2内同列设置的第一子像素111的数量小于或等于过渡显示区TA内同列设置的列电路121b数量。因此侧部边框显示区BA2内同列的第一子像素111可以使用过渡显示区TA内的同列设置的行电路121a进行驱动，并将原有用于驱动侧部边框显示区BA2内同列的第一子像素111的列信号线挪用至过渡显示区TA连接用于驱动该第一子像素111的列电路121b即可。
在一些可选的实施例中，如图10至图13所示，至少部分行电路121a用于驱动位于端部边框显示区BA1内的第一子像素111，和/或至少部分列电路121b用于驱动位于侧部边框显示区BA2内的第一子像素111。无需增设行信号线或列信号线，能够进一步简化显示面板100的信号线的布线。
以上为过渡显示区TA内电路块120和主显示区ZA内电路块120的设置方式相同时，如何利用过渡显示区TA内的第一电路121驱动第一子像素111的设置方式。
在另一些可选的实施例中，过渡显示区TA内的电路块120的设置方式还可以与主显示区ZA内电路块120的设置方式不同。
请参阅图14，图14是图1中I处在另一实施例中的像素排布结构示意图。
可选的，如图14所示，过渡显示区TA内的第一电路121均位于第二电路122靠近第一子像素111的一侧。在这些可选的实施例中，过渡显示区TA内的第一电路121更加靠近第一显示区AA1设置，能够减小第一电路121和被其驱动的第一子像素111之间的距离。
可选的，用于驱动过渡显示区TA内第二子像素112的第二电路122和过渡显示区TA内用于驱动第一子像素111的第一电路121的位置关系与过渡显示区TA内第二子像素112和第一显示区AA1内第一子像素111位置关系相同。能减小过渡显示区TA内第二电路122和被其驱动的第二子像素112之间的距离、及第一电路121和被其驱动的第一子像素111之间的距离。且能够避免连接第一电路121和第一子像素111的信号线与连接第二电路122和第二子像素112的信号线之间出现交叉，简化信号线的布线。
此外，在这些可选的实施例中，无需增设行信号线或列信号线，只需将用于驱动第一子像素111的信号线连接于驱动该第一子像素111的第一电路121即可。过渡显示区TA内的多个第一电路121按照被其驱动的多个第一子像素111的排布方式排布，多个第一电路121按照接力的方式依次连接第一子像素111，既能够使得多个用于连接第一电路121和第一子像素111的信号线的长度趋于一致，也能够避免该多个信号线相互交叉。
图14中仅示意出了端部边框显示区BA1内第一子像素111与第一电路121的连接关系。
在另一些实施例中，第一显示区AA1还可以包括拐角区RA、感光区UDC和侧部边框显示区BA2，用于驱动拐角区RA、感光区UDC和侧部边框显示区BA2中第一子像素111的第一电路121位于第二电路122靠近拐角区RA、感光区UDC和侧部边框显示区BA2的一侧。即拐角区RA、感光区UDC和侧部边框显示区BA2内的第一子像素111和过渡显示区TA的第一电路121也可以采用接力的方式相互连接，拐角区RA、感光区UDC和侧部边框显示区BA2内的第一子像素111与过渡显示区TA内第二子像素112的相对位置关系与过渡显示区TA内用于驱动拐角区RA、感光区UDC和侧部边框显示区BA2内第一子像素111的第一电路121和第二电路122的相对位置关系相同。
请参阅图15，图15是图3中C-C处的剖视图。
在一些可选的实施例中，如图15所示，显示面板100还包括：信号线层103，包括第一连接信号线133，第一连接信号线133用于连接第一电路121和第一子像素111。
在这些可选的实施例中，通过将第一连接信号线133设置于信号线层103能够避免第一连接信号线133与其他信号线串扰。
可选的，请继续参阅图15，显示面板100还包括衬底101、设置于衬底101的阵列基板和像素定义层102，像素电路120a设置于阵列基板。像素定义层102包括位于第一显示区AA1的第一像素开口K1和位于第二显示区AA2的第二像素开口K2。第一子像素111包括位于第一像素开口K1内的第一发光结构111b、位于第一发光结构111b朝向阵列基板一侧的第一电极111a和位于第一发光结构111b背离阵列基板一侧的第二电极111c。第二子像素112包括位于第二像素开口K2内的第二发光结构121b、位于第二发光结构121b朝向阵列基板一侧的第三电极121a和位于第二发光结构121b背离阵列基板一侧的第四电极121c。第一电极111a和第三电极121a例如为像素电极，第二电极111c和第四电极121c可以互联为公共电极。
可选的，信号线层103可以位于阵列基板和发光层之间。阵列基板可以包括第一金属层、第二金属层和第三金属层，像素电路120a包括薄膜晶体管(TFT)，薄膜晶体管(TFT)分为开关薄膜晶体管和驱动薄膜晶体管。薄膜晶体管(TFT)包括半导体层、栅极和源漏电极，栅极可以位于第一金属层，源漏电极可以位于第三金属层。第二金属层可以设置电容的其中一个极板，电容的另一极板可以位于第一金属层或第三金属层。
可选的，行信号线为扫描线，行信号线可以位于第一金属层并与开关薄膜晶体管的栅极相互连接。可选的，显示面板100还包括列信号线，列信号线位于数据线并位于第三金属层，列信号线可以与开关薄膜晶体管的源漏电极中的一者相互连接。
可选的，部分第一电路121的驱动薄膜晶体管的源漏电极通过第一连接信号线133连接于第一子像素111的第一电极111a。
在一些可选的实施例中，请继续参阅图14，至少部分第一连接信号线133沿第二方向Y延伸成型，第一连接信号线133上沿第二方向Y上延伸的部分位于同一膜层。第一连接信号线133在第一方向X上的排布尺寸为m，与第二显示区AA2沿第二方向Y相邻的第一子像素111在第一方向X上的排布尺寸为n，第一显示区AA1在第二方向Y上排布有2k个第一子像素111，m和n满足n＝km+d，其中，k为正整数，d为小于m的正数。第一方向X和第二方向Y中的一者为行方向，另一者为列方向。请参阅图14，本申请实施例以第一方向X为行方向，第二方向Y为列方向进行举例说明。
第一连接信号线133在第一方向X上的排布尺寸既包括第一连接信号线133自身在第一方向X上的延伸尺寸，还包括沿第一方向X相邻的两个第一连接信号线133之间的一个间隔尺寸。第一子像素111在第一方向X上的排布尺寸为同第一子像素111在第一方向X上的平均排布尺寸。例如，第一方向X上排布有i个第一子像素111，该i个第一子像素111在第一方向X上的占据的尺寸为j，第一子像素111的排布尺寸n等于j/i。
在这些可选的实施例中，如图14所示，例如与第二显示区AA2沿第二方向Y相邻的第一子像素111为邻接第一子像素111。位于邻接第一子像素111远离第二显示区AA2一侧的第一子像素111连接的第一连接信号线133均要经过该第一子像素111，而邻接第一子像素111在第一方向X上的延伸尺寸有限。那么第一显示区AA1在第二方向Y上排布的第一子像素111的数量与该邻接第一子像素111的尺寸有关，即n＝km+d。当第一显示区AA1在第二方向Y上排布的第一子像素111的数量满足上述关系式时，能够避免在第一方向X上相邻的第一连接信号线133距离过近或相互交叠而导致信号串扰。
可选的，当第一显示区AA1为端部边框显示区BA1时，两个端部边框显示区BA1分设于第二显示区AA2的两侧，那么一个端部边框显示区BA1内在第二方向Y上排布有k个第一子像素111。端部边框显示区BA1在第二方向Y上的延伸尺寸小于或等于k个第一子像素111沿第二方向Y的排布尺寸。
当第一显示区AA1为侧部边框显示区BA2时，第一方向X为列方向，第二方向Y为行方向，两个侧部边框显示区BA2分设于第二显示区AA2的两侧。那么一个侧部边框显示区BA2内在第一方向X上排布有k各第一子像素111，侧部边框显示区BA2在第一方向X上的延伸尺寸小于或等于k各第一子像素111沿第一方向X的排布尺寸。
可选的，当第一显示区AA1为感光区UDC，且感光区UDC为圆形时，感光区UDC的半径小于或等于k个第一子像素111沿行方向的排布尺寸。
例如，第一连接信号线133在列方向上的排布尺寸为5μm，邻接第一子像素111在列方向上的排布尺寸为61.7μm，那么邻接第一子像素111上最多可以排布的第一连接信号线133的数量为11根，第一显示区AA1在行方向上的延伸尺寸小于或等于11个第一子像素111在行方向上的排布尺寸。
在一些可选的实施例中，请继续参阅图14，第一连接信号线133包括沿不同方向延伸的第一分段133a和第二分段133b，第一分段133a和第二分段133b位于不同的膜层，以改善不同第一连接信号线133的短路连接风险。
在一些可选的实施例中，信号线层103还包括第二连接信号线134，第二连接信号线134用于连接第二电路122和第二子像素112。第一连接线和第二连接线同层设置能够减薄显示面板100的厚度。
在一些可选的实施例中，用于驱动同一行第一子像素111的多个第一电路121位于同一行，使得用于驱动同一行第一子像素111的多个第一电路121可以连接于同一第一行信号线131。
可选的，同一行的第一电路121用于驱动两行以上的第一子像素111。例如，当第一显示区AA1包括异形区，可以利用过渡显示区TA内距离异形区较近的行电路121a驱动异形区内两行以上的第一子像素111，以减小第一电路121和被其驱动的第一子像素111之间的距离。
综上，本申请在不改变原有子像素110a排布的基础上，通过将像素电路120a设置于第二显示区AA2从而预留出了第一显示区AA1，可以提高第一显示区AA1的透光率或在第一显示区AA1内设置其他驱动电路和驱动信号线以减小显示面板100的边框尺寸。本申请中第二显示区AA2内电路块120和像素块110的排布方式相同，保证了第二显示区AA2内不同位置的显示效果均一。
本申请实施例还提供了两种像素电路120a的排布方式及其驱动第一子像素111显示的方式。
在第一种实施方式中，过渡显示区TA内的电路块120和主显示区ZA内的电路块120的设置方式一致，利用过渡显示区TA内的行电路121a驱动异形区内的第一子像素111，并通过增设第一行信号线131和行缓存器向过渡显示区TA内的行电路121a传输驱动信号。该实施方式一方面能够保证过渡显示区TA和主显示区ZA内第二电路122与其驱动的第二子像素112距离均较近，另一方面仅需增设一种行信号线即可驱动第一子像素111，能够简化显示面板100的布线。
在第二种实施方式中，主显示区ZA内的像素块110和电路块120沿厚度方向对应设置，能够减小主显示区ZA内第二电路122和被其驱动的第二子像素112之间的距离。过渡显示区TA内的第一电路121和第二电路122的排布方式与过渡显示区TA内第二子像素112和第一显示区AA1内第一子像素111的排布方式相同，过渡显示区TA内的第二电路122所在的电路块120与被该第二电路122驱动的第二子像素112所在的像素块110错位设置，多个第一电路121按照接力的方式依次连接第一子像素111，既能够使得多个用于连接第一电路121和第一子像素111的信号线的长度趋于一致，也能够避免该多个信号线相互交叉。
因此，本申请实施例通过缩减第一电路121和第二电路122的尺寸，使得相同面积内设置的像素电路120a的数量多于子像素110a的数量，能够将用于驱动第一子像素111的像素电路120a置于第二显示区AA2。且第一显示区AA1的宽度与邻接第一子像素111的排布尺寸内能够容纳的第一连接信号线133的数量相关，即第一显示区AA1同行内设置的第一子像素111的数量2k与邻接第一子像素111在行方向上的排布尺寸n、第一连接信号线133在行方向上的的排布尺寸m满足n＝km+d。
在一些实施例中，第一电路121的电路结构是2T1C电路、7T1C电路、7T2C电路、或9T1C电路中的任一种。本文中，“2T1C电路”指像素驱动电路中包括2个薄膜晶体管(T)和1个电容(C)的像素驱动电路，其它“7T1C电路”、“7T2C电路”、“9T1C电路”等依次类推。
可选的，第二电路122的电路结构是2T1C电路、7T1C电路、7T2C电路、或9T1C电路中的任一种。
可选的，第一子像素111的尺寸小于同种颜色的第二子像素112120的尺寸，能够减小第一子像素111在第一显示区AA1内的占据空间，使得第一显示区AA1中的非发光区域面积更大，便于提高第一显示区AA1的透光率。
在一些可选的实施例中，第一子像素111和第一电路121一一对应设置。使得每一个第一子像素111均有对应的第一电路121进行驱动，能够提高显示面板100的显示效果。
可选的，相邻的两个以上相同颜色的第一子像素111连接于同一第一电路121，便于显示面板100的布线。
可选的，如上所述，第一子像素111包括第一发光结构111b、第一电极111a和第二电极111c。第二子像素112包括第二发光结构121b、第三电极121a和第四电极121c。本实施例中，以第一电极111a、第三电极121a是阳极、第二电极111c、第四电极121c是阴极为例进行说明。
第一发光结构111b、第二发光结构121b分别可以包括OLED发光层，根据第一发光结构111b、第二发光结构121b的设计需要，各自还可以分别包括空穴注入层、空穴传输层、电子注入层或电子传输层中的至少一种。
在一些实施例中，第一电极111a为透光电极。在一些实施例中，第一电极111a包括氧化铟锡(Indium Tin Oxide，ITO)层或氧化铟锌层。在一些实施例中，第一电极111a为反射电极，包括第一透光导电层、位于第一透光导电层上的反射层以及位于反射层上的第二透光导电层。其中第一透光导电层、第二透光导电层可以是ITO、氧化铟锌等，反射层可以是金属层，例如是银材质制成。第三电极121a可以配置为与第一电极111a采用相同的材质。
在一些实施例中，第二电极111c包括镁银合金层。第四电极121c可以配置为与第二电极111c采用相同的材质。
在一些实施例中，每个第一发光结构111b在衬底101上的正投影由一个第一图形单元组成或由两个以上第一图形单元拼接组成，第一图形单元包括从由圆形、椭圆形、哑铃形、葫芦形、矩形组成的群组中选择的至少一个。
在一些实施例中，每个第一电极111a在衬底101上的正投影由一个第二图形单元组成或由两个以上第二图形单元拼接组成，第二图形单元包括从由圆形、椭圆形、哑铃形、葫芦形、矩形组成的群组中选择的至少一个。
在一些实施例中，每个第二发光结构121b在衬底101上的正投影由一个第三图形单元组成或由两个以上第三图形单元拼接组成，第三图形单元包括从由圆形、椭圆形、哑铃形、葫芦形、矩形组成的群组中选择的至少一个。
在一些实施例中，每个第三电极121a在衬底101上的正投影由一个第四图形单元组成或由两个以上第四图形单元拼接组成，第四图形单元包括从由圆形、椭圆形、哑铃形、葫芦形、矩形组成的群组中选择的至少一个。
示例性地，显示面板100还可以包括封装层和位于封装层上方的偏光片和盖板，也可以直接在封装层上方直接设置盖板，无需设置偏光片，或者至少在第一显示区AA1的封装层上方直接设置盖板，无需设置偏光片，避免偏光片影响对应第一显示区AA1下方设置的感光元件的光线采集量，当然，第一显示区AA1的封装层上方也可以设置偏光片。
本申请第二方面的实施例还提供一种显示装置，包括上述任一第一方面实施例的显示面板100。由于本申请第二方面实施例提供的显示装置包括上述第一方面任一实施例的显示面板100，因此本申请第二方面实施例提供的显示装置具有上述第一方面任一实施例的显示面板100具有的有益效果，在此不再赘述。
本申请实施例中的显示装置包括但不限于手机、个人数字助理(PersonalDigital Assistant，简称：PDA)、平板电脑、电子书、电视机、门禁、智能固定电话、控制台等具有显示功能的设备。
依照本申请如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (11)

1.一种显示面板，其特征在于，所述显示面板具有第一显示区和第二显示区，所述显示面板包括：
多个像素块，各所述像素块包括a个子像素，所述子像素包括位于所述第一显示区的第一子像素和位于所述第二显示区的第二子像素；
多个电路块，位于所述第二显示区，各所述电路块包括b个像素电路，所述像素电路包括第一电路和第二电路，至少部分所述第一电路用于驱动所述第一子像素，所述第二电路用于驱动所述第二子像素，
其中，a和b均为大于0的正整数，且a小于b，在所述第二显示区内，各电路块沿所述显示面板的厚度方向的正投影位于各所述像素块沿所述厚度方向的正投影之内。
2.根据权利要求1所述的显示面板，其特征在于，在所述第二显示区内，各所述电路块沿所述厚度方向的正投影和各所述像素块沿所述厚度方向的正投影重叠设置；
优选的，各所述第一电路和各所述第二电路的分布面积相等。
3.根据权利要求1所述的显示面板，其特征在于，
所述像素块包括p行q列排布的多个所述子像素，p和q的乘积为a；
所述电路块包括e行f列排布的多个所述像素电路，e和f的乘积为b，其中，p、q、e、f均为大于1的正整数，且e≥p，f≥q；
优选的，p和q相等，e和f相等，且e大于p。
4.根据权利要求3所述的显示面板，其特征在于，
所述第二显示区包括主显示区和过渡显示区，所述过渡显示区位于所述主显示区和所述第一显示区之间，至少部分位于所述过渡显示区的所述第一电路用于驱动所述第一子像素；
所述主显示区内各所述电路块位于被其驱动的各所述像素块的正投影之内，且所述主显示区的各所述电路块包括p行q列的所述第二电路和(e-p)行(f-q)列的所述第一电路；
优选的，所述主显示区内，所述电路块内多个所述第二电路的相对位置关系与所述像素块内多个所述第二子像素的相对位置关系相同；
优选的，所述第二电路和被其驱动的所述第二子像素沿所述厚度方向的正投影至少部分交叠设置。
5.根据权利要求4所述的显示面板，其特征在于，所述过渡显示区内各所述电路块位于被其驱动的各所述像素块的正投影之内，所述过渡显示区的所述电路块包括p行q列的所述第二电路和(e-p)行(f-q)列的所述第一电路；
优选的，所述过渡显示区内，所述电路块内多个所述第二电路的相对位置关系与所述像素块内多个所述第二子像素的相对位置关系相同。
6.根据权利要求5所述的显示面板，其特征在于，所述第一电路包括沿行方向并排设置的多个行电路和沿列方向并排设置的列电路，至少部分所述行电路和/或所述列电路用于驱动所述第一子像素；
优选的，所述第一显示区包括规则区和位于所述规则区在行方向至少一侧的异形区，至少部分所述异形区内的所述第一子像素与至少部分所述规则区的所述第一子像素同行设置，至少部分所述行电路用于驱动位于所述异形区内的所述第一子像素；
优选的，所述异形区包括拐角区，所述拐角区环绕所述第二显示区弯折设置；
优选的，所述异形区包括感光区，所述第二显示区环绕至少部分所述感光区设置；
优选的，所述显示面板还包括第一行信号线和第二行信号线，所述第一行信号线连接于驱动所述第一子像素的所述行电路并用于向其传输信号，所述第二扫描线连接于所述第二电路并用于向其传输信号；
优选的，所述显示面板还包括行缓存器，所述行缓存器用于储存所述异形区内所述第一子像素的驱动信号、并根据所述异形区内所述第一子像素的驱动信号向所述第一行信号线传输驱动信号。
7.根据权利要求5所述的显示面板，其特征在于，所述第一显示区包括边框显示区，所述边框显示区环绕所述第二显示区设置，且所述边框显示区包括位于所述第二显示区在列方向至少一侧的端部边框显示区和位于所述第二显示区在行方向至少一侧的侧部边框显示区；
至少部分所述行电路用于驱动位于所述端部边框显示区内的所述第一子像素；
和/或，至少部分所述列电路用于驱动位于所述侧部边框显示区内的所述第一子像素。
8.根据权利要求4所述的显示面板，其特征在于，
所述过渡显示区内的所述第一电路均位于所述第二电路靠近所述第一子像素的一侧；
优选的，用于驱动所述过渡显示区内所述第二子像素的所述第二电路和所述过渡显示区内用于驱动所述第一子像素的所述第一电路的位置关系与所述过渡显示区内所述第二子像素和所述第一显示区内所述第一子像素位置关系相同。
9.根据权利要求1所述的显示面板，其特征在于，还包括：
信号线层，包括第一连接信号线，所述第一连接信号线用于连接所述第一电路和所述第一子像素；
优选的，至少部分所述第一连接信号线沿第二方向延伸成型，所述第一连接信号线在第一方向上的排布尺寸为m，与所述第二显示区沿所述第二方向相邻的所述第一子像素在所述第一方向上的排布尺寸为n，所述第一显示区在所述第二方向上排布有2k个所述第一子像素，m和n满足n＝km+d，其中，k为正整数，d为小于m的正数；
优选的，所述第一连接信号线包括沿不同方向延伸的第一分段和第二分段，第一分段和第二分段位于不同的膜层；
优选的，所述信号线层还包括第二连接信号线，所述第二连接信号线用于连接所述第二电路和所述第二子像素。
10.根据权利要求1所述的显示面板，其特征在于，
用于驱动同一行所述第一子像素的多个所述第一电路位于同一行；
优选的，同一行的所述第一电路用于驱动两行以上的所述第一子像素。
11.一种显示装置，其特征在于，包括权利要求1-10任一项所述的显示面板。
CN202210111313.9A 2022-01-29 2022-01-29 显示面板及显示装置 Active CN114464658B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN202210111313.9A CN114464658B (zh) 2022-01-29 2022-01-29 显示面板及显示装置
JP2023571223A JP2024519027A (ja) 2022-01-29 2022-07-22 表示パネル及び表示装置
KR1020237039046A KR20230163569A (ko) 2022-01-29 2022-07-22 표시 패널 및 표시 장치
PCT/CN2022/107279 WO2023142401A1 (zh) 2022-01-29 2022-07-22 显示面板及显示装置
US18/488,465 US20240065029A1 (en) 2022-01-29 2023-10-17 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210111313.9A CN114464658B (zh) 2022-01-29 2022-01-29 显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN114464658A true CN114464658A (zh) 2022-05-10
CN114464658B CN114464658B (zh) 2023-05-02

Family

ID=81410570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210111313.9A Active CN114464658B (zh) 2022-01-29 2022-01-29 显示面板及显示装置

Country Status (5)

Country Link
US (1) US20240065029A1 (zh)
JP (1) JP2024519027A (zh)
KR (1) KR20230163569A (zh)
CN (1) CN114464658B (zh)
WO (1) WO2023142401A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115116332A (zh) * 2022-06-30 2022-09-27 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
WO2023142401A1 (zh) * 2022-01-29 2023-08-03 昆山国显光电有限公司 显示面板及显示装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110808267A (zh) * 2019-11-07 2020-02-18 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN111508377A (zh) * 2020-05-29 2020-08-07 京东方科技集团股份有限公司 一种显示面板及显示装置
WO2020249024A1 (zh) * 2019-06-12 2020-12-17 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN113066847A (zh) * 2021-03-25 2021-07-02 昆山国显光电有限公司 显示面板及显示装置
US20210217821A1 (en) * 2019-01-25 2021-07-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, manufacture method thereof and display apparatus
CN113140609A (zh) * 2021-04-20 2021-07-20 合肥维信诺科技有限公司 显示面板及显示装置
CN113160742A (zh) * 2021-02-24 2021-07-23 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置
CN113937148A (zh) * 2021-11-24 2022-01-14 昆山国显光电有限公司 显示面板、显示装置及显示面板的制备方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200044245A (ko) * 2018-10-18 2020-04-29 삼성디스플레이 주식회사 표시 장치
CN111180494B (zh) * 2020-01-03 2023-05-26 武汉天马微电子有限公司 一种显示面板及显示装置
CN111261677B (zh) * 2020-01-14 2022-09-13 昆山国显光电有限公司 显示面板以及显示装置
CN112634809B (zh) * 2020-12-24 2022-10-11 昆山国显光电有限公司 一种显示面板及显示装置
CN114464658B (zh) * 2022-01-29 2023-05-02 昆山国显光电有限公司 显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210217821A1 (en) * 2019-01-25 2021-07-15 Chengdu Boe Optoelectronics Technology Co., Ltd. Display panel, manufacture method thereof and display apparatus
WO2020249024A1 (zh) * 2019-06-12 2020-12-17 京东方科技集团股份有限公司 一种显示基板、显示面板及显示装置
CN110808267A (zh) * 2019-11-07 2020-02-18 昆山国显光电有限公司 显示基板、显示面板及显示装置
CN111508377A (zh) * 2020-05-29 2020-08-07 京东方科技集团股份有限公司 一种显示面板及显示装置
CN113160742A (zh) * 2021-02-24 2021-07-23 合肥维信诺科技有限公司 阵列基板、显示面板及显示装置
CN113066847A (zh) * 2021-03-25 2021-07-02 昆山国显光电有限公司 显示面板及显示装置
CN113140609A (zh) * 2021-04-20 2021-07-20 合肥维信诺科技有限公司 显示面板及显示装置
CN113937148A (zh) * 2021-11-24 2022-01-14 昆山国显光电有限公司 显示面板、显示装置及显示面板的制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023142401A1 (zh) * 2022-01-29 2023-08-03 昆山国显光电有限公司 显示面板及显示装置
CN115116332A (zh) * 2022-06-30 2022-09-27 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
CN115116332B (zh) * 2022-06-30 2023-09-01 武汉华星光电半导体显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
JP2024519027A (ja) 2024-05-08
US20240065029A1 (en) 2024-02-22
CN114464658B (zh) 2023-05-02
WO2023142401A1 (zh) 2023-08-03
KR20230163569A (ko) 2023-11-30

Similar Documents

Publication Publication Date Title
CN112151592B (zh) 显示面板及显示装置
US11209943B2 (en) OLED touch display panel and touch display device
US10991308B2 (en) Display panel and display device
CN107863374B (zh) 一种oled显示面板及显示装置
CN110751926B (zh) 显示面板及显示装置
CN114464658B (zh) 显示面板及显示装置
CN113178537B (zh) 一种显示面板及显示装置
CN114725173A (zh) 显示面板和显示装置
US20240155905A1 (en) Display panel and display apparatus
JP2023531577A (ja) 表示基板及び表示装置
US20230337494A1 (en) Display panel and display apparatus
CN110442254A (zh) 触控显示基板及触控显示装置
US20230380242A1 (en) Display device
CN112864216A (zh) 显示面板和电子设备
CN114242759B (zh) 显示面板及显示装置
US20240029648A1 (en) Display panel and display apparatus
US20240057421A1 (en) Array base plate, display panel and display apparatus
US20240072074A1 (en) Display panel and display device
CN110164940B (zh) 有机发光显示面板和显示装置
CN114141853A (zh) 一种显示面板、制作方法以及显示装置
CN113410275A (zh) 一种显示面板及显示装置
CN113421896A (zh) 显示面板及显示装置
US20240155887A1 (en) Array substrate and display device
US20240169948A1 (en) Display panel, display apparatus and driving method thereof
US11844255B2 (en) Display device having a second electrode layer connected to an auxiliary electrode layer, display panel and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant