CN114464624A - 半导体存储器结构的形成方法 - Google Patents

半导体存储器结构的形成方法 Download PDF

Info

Publication number
CN114464624A
CN114464624A CN202011247224.4A CN202011247224A CN114464624A CN 114464624 A CN114464624 A CN 114464624A CN 202011247224 A CN202011247224 A CN 202011247224A CN 114464624 A CN114464624 A CN 114464624A
Authority
CN
China
Prior art keywords
layer
pattern
strip
hard mask
core
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011247224.4A
Other languages
English (en)
Inventor
周信宏
林宗玮
蔡高财
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202011247224.4A priority Critical patent/CN114464624A/zh
Publication of CN114464624A publication Critical patent/CN114464624A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells

Abstract

本发明提供了一种半导体存储器结构的形成方法，包含依序形成主动层、硬遮罩层、以及核心层于基底之上、以及刻蚀核心层以形成核心图案。核心图案包含第一长条、第二长条、以及抵接第一长条和第二长条的多个支撑部件。此方法还包含形成间隔物层于核心图案旁边、移除核心图案、形成光阻图案于间隔物层上方、使用光阻图案和间隔物层，刻蚀硬遮罩层以形成硬遮罩图案、以及将硬遮罩图案转移至主动层以形成栅极堆迭。

Description

半导体存储器结构的形成方法
技术领域
本发明实施例是关于一种半导体存储器结构的形成方法，且特别是有关于快闪存储器的形成方法。
背景技术
为了增加快闪存储器装置内的元件密度以及改善其整体表现，目前快闪存储器装置的制造技术持续朝向元件尺寸的微缩化而努力。然而，当最小元件(例如接触件)的尺寸持续缩小时，许多挑战随之而生。因此，业界仍需要改进快闪存储器装置的制造方法，以克服元件尺寸缩小所产生的问题。
发明内容
本发明实施例提供半导体存储器结构的形成方法，此方法包含依序形成主动层、硬遮罩层、以及核心层于基底之上、以及刻蚀核心层以形成核心图案。核心图案包含第一长条、第二长条、以及抵接第一长条和第二长条的多个支撑部件。此方法还包含形成间隔物层于核心图案旁边、移除核心图案、形成光阻图案于间隔物层上方、使用光阻图案和间隔物层，刻蚀硬遮罩层以形成硬遮罩图案、以及将硬遮罩图案转移至主动层以形成栅极堆迭。
本发明实施例提供半导体存储器结构的形成方法，此方法包含依序形成主动层、硬遮罩层、以及核心层于基底之上、以及形成第一光阻图案和第二光阻图案于核心层之上。第二光阻图案包含第一长条、第二长条、以及自第一长条延伸至第二长条的多个连接部件。此方法还包含将第一光阻图案和第二光阻图案转移至核心层，以分别形成第一核心图案和第二核心图案、形成一对第一间隔物于第一核心图案两侧、以及一对第二间隔物于第二核心图案两侧、移除第一核心图案和第二核心图案、形成第三光阻图案于第二间隔物之上、以及使用第三光阻图案、第一间隔物、和第二间隔物，刻蚀硬遮罩层和主动层。
附图说明
为了让本发明的特征和优点能更明显易懂，下文特举不同实施例，并配合所附图式作详细说明如下：
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I是根据本发明的一些实施例，绘示形成半导体存储器结构在不同阶段的剖面示意图。
图1A-1、图1B-1、图1C-1、图1D-1、图1E-1、图1F-1、图1G-1、图1H-1、图1I-1是根据本发明的一些实施例，分别绘示图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I的半导体存储器结构的平面示意图。
图2A、图2B、图2C是根据本发明的一些实施例，绘示形成半导体存储器结构在不同阶段的剖面示意图。
图2A-1是根据本发明的一些实施例，绘示图2A的半导体存储器结构的平面示意图。
图3A和图3B是根据本发明的一些实施例，绘示形成半导体存储器结构在不同阶段的剖面示意图。
图3B-1是根据本发明的一些实施例，绘示图3B的半导体存储器结构的平面示意图。
图4A-1、图4B-1、图4C-1是根据本发明的一些实施例，绘示形成半导体存储器结构在不同阶段的平面示意图。
附图标记：
50：存储器单元预定区
60：选择晶体管预定区
100：半导体存储器结构
102：半导体基底
103：穿隧氧化物
104：第一多晶硅层
105第二多晶硅层
106：栅极介电层
107：第三多晶硅层
108：第四多晶硅层
110：主动层
115：栅极堆迭
116：栅极堆迭
120：介电硬遮罩层
120’：图案化介电硬遮罩层
125：硬遮罩图案
126：硬遮罩图案
130：半导体硬遮罩层
130’：图案化半导体硬遮罩层
135：硬遮罩图案
136：硬遮罩图案
140：核心层
140’：图案化核心层
145：第二核心图案
146：第二核心图案
1471：长条
1472：长条
148：支撑部件
1481：支撑部
1482：支撑部
149；开口
150：抗反射层
150’：图案化抗反射层
160：图案化光阻层
165：第一光阻图案
166：第二光阻图案
1671：长条
1672：长条
168：连接部件
169：开口
170：顺应层
170’：间隔物层
175：第一间隔物
1761：第二间隔物
1762：第二间隔物
177：第三间隔物
180：填充层
180’：填充层
182：抗反射层
190：图案化光阻层
192：光阻图案
192A：侧壁
192B：侧壁
200：半导体存储器结构
202：缺口
300：半导体存储器结构
302：开口
A1：第一方向
A2：第二方向
D1：宽度
D2：宽度
D3：长度
D4：宽度
D5：宽度
D6：宽度
D7：宽度
D8：宽度
D9：距离
D10：距离
E1：延伸线
E2：延伸线
具体实施方式
以下参照本发明实施例的图式以更全面地阐述本揭露。然而，本揭露亦可以各种不同的实施方式实现，而不应限于本文中所述的实施例。图式中的层与区域的厚度可能会为了清楚起见而放大，并且在各图式中相同或相似的参考号码表示相同或相似的元件。
图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I和图1A-1、图1B-1、图1C-1、图1D-1、图1E-1、图1F-1、图1G-1、图1H-1、图1I-1是根据本发明的一些实施例，绘示形成半导体存储器结构在不同阶段的示意图，其中图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I分别是沿着图1A-1、图1B-1、图1C-1、图1D-1、图1E-1、图1F-1、图1G-1、图1H-1、图1I-1的平面示意图中的线I-I撷取的剖面示意图。
图1A绘示半导体存储器结构100的剖面示意图，半导体存储器结构100包含存储器单元预定区50及邻近存储器单元预定区50的选择晶体管预定区60，存储器单元及其字元线将形成于存储器单元预定区50中，而选择晶体管(例如，位线选择晶体管或源极线选择晶体管)将形成于选择晶体管预定区60中。尽管图1A显示了一个存储器单元预定区50和与其相邻的一个选择晶体管预定区60，然而一个存储器单元预定区50可设置于两个选择晶体管预定区60之间。在一些实施例中，选择晶体管预定区60靠近存储器单元预定区50的部分是图案密集(pattern-dense)区，而选择晶体管预定区60远离存储器单元预定区50的部分是图案稀疏(pattern-sparse)区。
半导体存储器结构100的形成包括提供半导体基底102。在一些实施例中，半导体基底102可以是元素半导体基底，例如硅基底、或锗基底；或化合物半导体基底，例如碳化硅基底、或砷化镓基底。在一些实施例中，半导体基底102可以是绝缘体上的半导体(semiconductor-on-insulator，SOI)基底。
形成主动层110于半导体基底102之上。根据一些实施例，主动层110是多层堆迭，其包含依序形成于半导体基底102之上的穿隧氧化物(tunneling oxide)层103、第一多晶硅层104、第二多晶硅层105、栅极介电层106、第三多晶硅层107、以及第四多晶硅层108。穿隧氧化物层103可由氧化硅形成。第一多晶硅层104及第二多晶硅层105可以掺杂的，并且用以形成存储器单元的浮置栅极。栅极介电层106可以是包含氧化物-氮化物-氧化物(oxide-nitride-oxide，ONO)的三层结构。第三多晶硅层107及第四多晶硅层108可以掺杂的，并且用以形成存储器单元的控制栅极，且可兼作为字元线。
形成介电硬遮罩层120于主动层110之上。在一些实施例中，介电硬遮罩层120由介电材料形成，例如，氧化硅(silicon oxide，SiO)、氮氧化硅(silicon oxynitride，SiON)、氮化硅(silicon nitride，SiN)、及/或其他适合的介电材料。在一实施例中，介电硬遮罩层120由四乙氧基硅烷(tetraethyl orthosilicate，TEOS)氧化物形成。
形成半导体硬遮罩层130于介电硬遮罩层120之上。在一些实施例中，半导体硬遮罩层130由半导体材料形成，例如，多晶硅。
形成核心层140于半导体硬遮罩层130之上。在一些实施例中，核心层140由富碳材料形成，例如，碳层或旋涂碳(spin-on coating，SOC)。
形成抗反射层150于核心层140之上。在一些实施例中，抗反射层150由富硅材料形成，例如，氮氧化硅(SiON)。
使用光刻工艺形成图案化光阻层160于抗反射层150之上，如图1A和图1A-1所示。图案化光阻层160包含设置于存储器单元预定区50的多个第一光阻图案165、以及设置于选择晶体管预定区60的第二光阻图案166。
这些第一光阻图案165是在第一方向A1上平行排列并且沿着第二方向A2延伸的长条，如图1A-1所示。第一方向A1和第二方向A2是水平方向，并且第一方向A1大致垂直于第二方向A2。第一光阻图案165在一个存储器单元预定区50中的数目可以在约6至约10个，例如8个。
第二光阻图案166具有铁轨形轮廓。具体而言，第二光阻图案166包含长条1671、长条1672、以及介于长条1671与长条1672之间的多个连接部件168，如图1A-1所示。长条1671比长条1672靠近存储器单元预定区50。长条1671和长条1672在第一方向A1上平行排列，并且沿着第二方向A2延伸。这些连接部件168在第二方向A2上平行排列，并且沿着第一方向A1延伸。连接部件168自长条1671连续地延伸至长条1672，以连接长条1671与长条1672。长条1671、长条1672、与连接部件168界定出多个开口169，开口169暴露出抗反射层150。连接部件168在一个选择晶体管预定区60的数目可取决于长条1671和长条1672的长度，例如约5至约1000个。
在一些实施例中，第二光阻图案166的长条1671和长条1672沿着第一方向A1具有宽度D1，第一光阻图案165沿着第一方向A1具有宽度D2，宽度D1对宽度D2的比值为约0.8至约1.0。若宽度D1对宽度D2的比值太小，则增加后续形成于选择晶体管预定区60的核心图案倒塌的风险。若宽度D1对宽度D2的比值太大，则无法增加后续形成选择栅极图案的光刻工艺的迭对容许度(overlay window)。
在一些实施例中，开口169沿着第二方向A2具有长度D3(即，相邻的连接部件168之间的距离)，并且沿着第一方向A1具有宽度D4(即，长条1671与长条1672之间的距离)，长度D3对宽度D4的比值为约1.0至约4.0。
使用图案化光阻层160，对半导体存储器结构100进行刻蚀工艺，以依序刻蚀移除抗反射层150和核心层140未被图案化光阻层160覆盖的部分，直到暴露出半导体硬遮罩层130的上表面，如图1B和图1B-1所示。在一些实施例中，刻蚀工艺是干刻蚀。图案化光阻层160可以在刻蚀工艺中被完全消耗，或是通过额外的灰化工艺移除。
刻蚀工艺之后的抗反射层150和核心层140分别标示为图案化反射层150’和图案化核心层140’。图案化光阻层160的光阻图案165和166转移至核心层140，使得核心层140形成对应于第一光阻图案165的多个第一核心图案145、以及对应于第二光阻图案166的第二核心图案146。根据一些实施例，在刻蚀工艺之后，可对图案化核心层140’进行修整工艺，从而降低形成于半导体存储器结构100表面上的缺陷。修整工艺可以是例如使用O2的刻蚀工艺。
这些第一核心图案145是在第一方向A1上平行排列并且沿着第二方向A2延伸的长条。第二核心图案146包含长条1471、长条1472、以及介于长条1471与长条1472之间的多个支撑部件148。长条1471比长条1472靠近存储器单元预定区50。长条1471和长条1472在第一方向A1上平行排列，并且沿着第二方向A2延伸。这些支撑部件148在第二方向A2上平行排列，并且沿着第一方向A1延伸。支撑部件148抵接长条1471与长条1472，并且自长条1471连续地延伸至长条1472。长条1471、长条1472、与支撑部件148界定出多个开口149，开口149暴露出半导体硬遮罩层130。
抵接长条1471和1472的多个支撑部件148配置以支撑长条1471与长条1472，从而防止长条1471与长条1472倒塌。由于刻蚀工艺在图案稀疏区中产生较大的刻蚀量，在没有形成支撑部件148的情况下，形成于选择晶体管预定区中的核心图案的宽度需要比形成于存储器单元预定区中的核心图案的宽度大，以避免在例如修整工艺期间或之后，选择晶体管预定区中的核心图案发生倒塌。由此，形成于选择晶体管预定区60中的第二核心图案146的长条1471与长条1472可形成具有与形成于存储器单元预定区50中的第一核心图案145相同的宽度，或者是比第一核心图案145更窄的宽度，这可增加后续形成选择栅极图案的光刻工艺的迭对容许度。
在一些实施例中，第二核心图案146的长条1471与长条1472沿着第一方向A1具有宽度D5，第一核心图案145沿着第一方向A1具有宽度D6，宽度D5对宽度D6的比值为约0.8至约1.0。若宽度D5对宽度D6的比值太小，则增加核心图案146倒塌的风险。若宽度D5对宽度D6的比值太大，则无法增加后续形成选择栅极图案的光刻工艺的迭对容许度。此外，在一些实施例中，由于刻蚀负载效应(loading effect)，靠近图案稀疏区的长条1472的宽度D5可能会小于位于图案密集区的长条1471的宽度D5。
形成顺应层170沿着半导体硬遮罩层130的上表面、图案化核心层140’的侧壁、图案化抗反射层150’的侧壁及上表面，如图1C和图1C-1所示。顺应层170过量填充开口149。在一些实施例中，顺应层170由介电材料形成，例如，氧化硅、氮氧化硅、氮化硅、及/或其他适合的介电材料。
对半导体存储器结构100进行刻蚀工艺。刻蚀工艺移除顺应层170沿着半导体硬遮罩层130的上表面及图案化抗反射层150’上表面的部分，从而形成间隔物层170’于图案化核心层140’旁边，如图1D和图1D-1所示。在一些实施例中，刻蚀工艺是干刻蚀。图案化抗反射层150’可以在刻蚀工艺中被完全消耗，或是通过额外的刻蚀工艺移除。
间隔物层170’包含设置于第一核心图案145两侧的多对第一间隔物175、设置于第二核心图案146两侧的一对第二间隔物176、以及填充开口149的多个第三间隔物177。沿着长条1471形成的第二间隔物层以符号1761表示，而沿着长条1472形成的第二间隔物层以符号1762表示。根据一些实施例，由于刻蚀工艺的特性，第一间隔物175和第二间隔物176具有向上渐减的宽度。
第一间隔物175在第一方向A1上平行排列，并且沿着第二方向A2延伸。第二间隔物1761和1762在第一方向A1上平行排列，并且沿着第二方向A2延伸。第三间隔物层177彼此被支撑部件148隔开，并且在第二方向A2上排列。
在一些实施例中，第一间隔物175和第二间隔物1761和1762具有宽度D7，第三间隔物层177具有宽度D8。在一些实施例中，宽度D7对宽度D8的比值范围在约0.1至约1.0。
移除图案化核心层140’直到暴露出半导体硬遮罩层130，如图1E和图1E-1所示。在一些实施例中，刻蚀工艺是干刻蚀。由于长条1471/1472形成具有较窄的宽度，第二间隔物1761/1762与第三间隔物177之间的距离D9(即，第二核心图案1471/147的宽度D5)等于或小于第一间隔物175之间的距离D10(即，第一核心图案145的宽度D6)，这可增加后续形成选择栅极图案的光刻工艺的迭对容许度。在一些实施例中，距离D9对距离D10的比值范围在约0.8至约1.0。若距离D9对距离D10的比值太大，则无法增加后续形成选择栅极图案的光刻工艺的迭对容许度。
依序形成填充层180、抗反射层182、以及图案化光阻层190于半导体存储器结构100之上，如图1F和图1F-1所示。填充层180覆盖间隔物层170’，并且填充移除图案化核心层140’所形成的间隙。在一些实施例中，填充层180由富碳材料形成，例如，旋涂碳(SOC)或碳层。在一些实施例中，抗反射层182由富硅材料形成，例如，氮氧化硅(SiON)。
图案化光阻层190包含设置于选择晶体管预定区60中的光阻图案192。光阻图案192设置于第二间隔物1761和1762以及第三间隔物177的正上方，且将其覆盖。在一些实施例中，光阻图案192在图案密集区处的侧壁(边缘)192A的延伸线E1-E1对准(例如，通过)第二间隔物1761。也就是说，在图1F-1的平面图中，光阻图案192的侧壁192A位于第二间隔物1761的区域内。在一些实施例中，光阻图案192在图案稀疏区处的另一侧壁(边缘)192B的延伸线E2-E2对准(例如，通过)第二间隔物1762。也就是说，在图1F-1的平面图中，光阻图案192的侧壁192B位于第二间隔物1762的区域内。
通过形成第二核心图案146的支撑部件148(图1B-1)，使第二核心图案146的长条1471与长条1472能形成具有较窄的宽度D5，从而降低第二间隔物1761/1762与第三间隔物177之间的距离D9(图1E-1)。由此，第二核心图案146(包含第二间隔物1761/1762与第三间隔物177)在选择晶体管预定区60中的覆盖率(即，面积占比)得以提高，这降低了光阻图案192与第二间隔物1761/1762的错位的可能性，例如，光阻图案192侧壁192A(或192B)的延伸线E1-E1(或E2-E2)未通过第二间隔物1761(或1762)。若光阻图案192与第二间隔物1761/1762错位，可能会造成后续形成的选择栅极遭遇图案失效(pattern fail)问题。
因此，本发明实施例利用形成第二核心图案146的支撑部件148来增加形成图案化光阻层190的光刻工艺的迭对容许度。光刻工艺迭对的规格/管制限制(specification/control limit)得以舒缓，进而降低生产成本且提高产品良率。
使用图案化光阻层190以及间隔物层170’，对半导体存储器结构100进行刻蚀工艺，以依序刻蚀移除抗反射层182、填充层180、以及半导体硬遮罩层130未被图案化光阻层190与间隔物层170’覆盖的部分，直到暴露出介电硬遮罩层120的上表面，如图1G和图1G-1所示。在一些实施例中，刻蚀工艺是干刻蚀。刻蚀工艺之后的半导体硬遮罩层130标示为图案化半导体硬遮罩层130’。第一间隔物175的图案转移至半导体硬遮罩层130，以形成硬遮罩图案135，图案化光阻层190的光阻图案192与第二间隔物1761/1762的图案共同转移至半导体硬遮罩层130，以形成硬遮罩图案136。图案化光阻层190和抗反射层182也可在刻蚀工艺中被完全消耗，或是通过额外的工艺移除。填充层180的剩余部分标示为填充层180’。此外，未被光阻图案192覆盖的第一间隔物175在刻蚀工艺中可能会被部分消耗。
使用图案化半导体硬遮罩层130’，对半导体存储器结构100进行刻蚀工艺，以刻蚀介电硬遮罩层120未被图案化半导体硬遮罩层130’覆盖的部分，直到暴露出主动层110的上表面，如图1H和图1H-1所示。在一些实施例中，刻蚀工艺是干刻蚀。刻蚀工艺之后的介电硬遮罩层120标示为图案化介电硬遮罩层120’。图案化半导体硬遮罩层130’的硬遮罩图案135和136转移至介电硬遮罩层120，使得介电硬遮罩层120分别形成硬遮罩图案125和126。填充层180’以及间隔物层170’也可在刻蚀工艺中被移除，或者可通过额外刻蚀工艺移除。
使用图案化介电硬遮罩层120’，对半导体存储器结构100进行刻蚀工艺，以刻蚀主动层110未被图案化介电硬遮罩层120’覆盖的部分，直到暴露出穿隧氧化物层103，如图1I所示。刻蚀工艺包含针对各种材料层的多道刻蚀步骤。刻蚀工艺之后的介电硬遮罩层120标示为介电硬遮罩层120’。图案化介电硬遮罩层120’的硬遮罩图案125和硬遮罩图案126转移至主动层110，使得主动层110分别形成栅极堆迭115于存储器单元预定区50中、以及栅极堆迭116于选择晶体管预定区60中。在一些实施例中，可形成额外的部件(例如，源极/漏极区)于半导体存储器结构100之上，以制得半导体存储器装置，例如反及型快闪存储器(NANDflash memory)。
栅极堆迭115用于形成快闪存储器装置的存储器单元，其中，第一多晶硅层104和第二多晶硅层105配置为存储器单元的浮置栅极；第三多晶硅层107和第四多晶硅层108配置为存储器单元的控制栅极，并且兼作为存储器单元的字元线。栅极堆迭116用于形成选择晶体管。
本发明实施例利用形成第二核心图案146的支撑部件148来增加形成图案化光阻层190的光刻工艺的迭对容许度。因此，可舒缓光刻工艺迭对的规格/管制限制，进而降低生产成本且提高产品良率。
图2A、图2B、图2C和图2A-1是根据本发明的一些实施例，绘示形成半导体存储器结构200在不同阶段的示意图，其中图2A是沿着图2A-1的平面示意图中的线I-I撷取的剖面示意图。相同于前述图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I的实施例的部件使用相同的标号并省略其说明。图2A、图2B、图2C的半导体存储器结构200与图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I的半导体存储器结构100大致相似，除了光阻图案192与第二间隔物1761/1762的错位。
接续图1E，依序形成填充层180、抗反射层182、以及图案化光阻层190于半导体存储器结构200之上，如图2A和图2A-1所示。图案化光阻层190包含设置于选择晶体管预定区60中的光阻图案192。光阻图案192覆盖第二间隔物1761，但未覆盖第二间隔物1762。在一些实施例中，光阻图案192的侧壁192A的延伸线E1-E1未通过第二间隔物1761。也就是说，在图2A-1的平面图中，光阻图案192的侧壁192A位于第二间隔物1761的区域外。在一些实施例中，光阻图案192的另一侧壁192B的延伸线E2-E2未通过第二间隔物1762。也就是说，在图2A-1的平面图中，光阻图案192的侧壁192B位于第二间隔物1762的区域外。
对半导体存储器结构200进行前述图1G所述的步骤，从而形成图案化半导体硬遮罩层130’，如图2B所示。由于光阻图案192未覆盖第二间隔物1762，在填充层180’与第二间隔物1762之间，形成缺口202于硬遮罩图案136的上表面处。根据本发明实施例，通过形成第二核心图案146的支撑部件148(图1B-1)，使第二核心图案146的长条1471与长条1472能形成具有较窄的宽度D5，从而降低第二间隔物1761与第三间隔物177之间的距离D9(第1E-1图)。由此，形成于硬遮罩图案136的上表面处的缺口202也可具有较小的尺寸。
对半导体存储器结构200进行前述图1H所述的刻蚀工艺，从而形成图案化介电硬遮罩层120’，如图2C所示。因为较小的尺寸的缺口202，降低刻蚀工艺将缺口202延伸至遮罩图案126的可能性。若缺口延伸至介电硬遮罩层的遮罩图案，可能会造成后续形成的选择栅极遭遇图案失效(pattern fail)问题。因此，光刻工艺迭对的规格/管制限制得以舒缓，进而降低生产成本且提高产品良率。
图3A和图3B以及图3B-1是根据本发明的一些实施例，绘示形成半导体存储器结构300在不同阶段的示意图，其中图3B是沿着图3B-1的平面示意图中的线I-I撷取的剖面示意图。相同于前述图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I的实施例的部件使用相同的标号并省略其说明。图3A和图3B的半导体存储器结构300与图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I的半导体存储器结构100大致相似，除了第三间隔物177。
接续图1B，形成顺应层170于半导体存储器结构300之上，如图3A所示。顺应层170形成于开口149的侧壁和底面，以部分填充开口149。
对半导体存储器结构300进行前述图1D和图1E所述的步骤，从而形成间隔物层170’并移除图案化核心层140’，如图3B和图3B-1所示。根据一些实施例，间隔物层170’包含第二间隔物1761和1762、以及部分填充开口149的多个第三间隔物177。由于顺应层170形成于开口149底面的部分被移除，第三间隔物177具有暴露出半导体硬遮罩层130的开口302。由此，在图3B-1的平面图中，第三间隔物177呈封闭环形轮廓。
图4A-1、图4B-1、图4C-1是根据本发明的一些实施例，绘示形成半导体存储器结构400在不同阶段的平面示意图。相同于前述图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I的实施例的部件使用相同的标号并省略其说明。图4A-1、图4B-1、图4C-1的半导体存储器结构400与图1A、图1B、图1C、图1D、图1E、图1F、图1G、图1H、图1I的半导体存储器结构100大致相似，除了第三间隔物177。
根据一些实施例，图4A-1显示图案化光阻层160的第一光阻图案165和第二光阻图案166，第二光阻图案166的连接部件168在第二方向D2的宽度自长条1671和1672朝向连接部件168的中心渐减，使得开口169可具有似六角形轮廓。
对半导体存储器结构400进行图1B所述的步骤，从而形成图案化核心层140’，如图4B-1所示。在经过修整工艺之后，图案化核心层140’的支撑部件148在中心处会断开，并且成为彼此隔开的支撑部1481与支撑部1482。支撑部1481抵接长条1471，而支撑部1482抵接长条1472。开口149彼此连接。
对半导体存储器结构400进行前述图3B所述的步骤，从而形成间隔物层170’并移除图案化核心层140’，如图4C-1所示。间隔物层170’包含设置于第二间隔物1761和1762、以及部分填充开口149的多个第三间隔物177，这些第三间隔物177彼此连接，并且各自具有暴露出半导体硬遮罩层130的开口302。
根据前述，本发明实施例利用形成第二核心图案的支撑部件，来增加形成选择栅极图案的光刻工艺的迭对容许度。因此，光刻工艺迭对的规格/管制限制得以舒缓，进而降低生产成本且提高产品良率。
以上概述数个实施例的部件，以便在本领域技术人员可以更加理解本发明实施例的观点。本领域技术人员应理解，他们能轻易地以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。本领域技术人员也应理解，此类等效的结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围下，做各式各样的改变、取代和替换。因此，本发明的保护范围当视前附的权利要求书所界定为准。

Claims (13)

1.一种半导体存储器结构的形成方法，其特征在于，包括：
依序形成一主动层、一硬遮罩层、以及一核心层于一基底之上；
刻蚀该核心层以形成一核心图案，其中该核心图案包括一第一长条、一第二长条、以及抵接该第一长条和该第二长条的多个支撑部件；
形成一间隔物层于该核心图案旁边；
移除该核心图案；
形成一光阻图案于该间隔物层上方；
使用该光阻图案和该间隔物层，刻蚀该硬遮罩层以形成一硬遮罩图案；以及
将该硬遮罩图案转移至该主动层以形成一栅极堆迭。
2.如权利要求1所述的半导体存储器结构的形成方法，其特征在于，所述多个支撑部件沿着一第一方向延伸，该第一长条和该第二长条沿着一第二方向延伸，该第二方向大致垂直于该第一方向，且所述多个支撑部件在该第二方向上排列。
3.如权利要求1所述的半导体存储器结构的形成方法，其特征在于，还包括：
在形成该间隔物层之前，对该核心图案进行一修整工艺，使得所述多个支撑部件形成抵接该第一长条的多个第一支撑部、以及抵接该第二长条的多个第二支撑部，其中所述多个第一支撑部与所述多个第二支撑部隔开。
4.如权利要求1所述的半导体存储器结构的形成方法，其特征在于，形成该间隔物层的步骤包括：
形成一顺应层沿着该核心图案且填充该第一长条、该第二长条与该支撑部件界定出的多个开口；以及
刻蚀该顺应层。
5.如权利要求4所述的半导体存储器结构的形成方法，其特征在于，该间隔物层包括：
一第一间隔物，形成于该第一长条的一第一侧；
一第二间隔物，形成于该第二长条的一第二侧；以及
多个第三间隔物，填充所述多个开口。
6.如权利要求5所述的半导体存储器结构的形成方法，其特征在于，所述多个第三间隔物彼此隔开，且所述多个第三间隔物中的至少一个呈封闭环形轮廓。
7.如权利要求5所述的半导体存储器结构的形成方法，其特征在于，还包括：
在形成该间隔物层之前，对该核心图案进行一修整工艺，使得所述多个开口彼此连接，其中所述多个第三间隔物彼此连接。
8.如权利要求5所述的半导体存储器结构的形成方法，其特征在于，该光阻图案的一第一侧壁的延伸线通过该第一间隔物，且该光阻图案的一第二侧壁的延伸线通过该第二间隔物。
9.一种半导体存储器结构的形成方法，其特征在于，包括：
依序形成一主动层、一硬遮罩层、以及一核心层于一基底之上；
形成一第一光阻图案和一第二光阻图案于该核心层之上，其中该第二光阻图案包括一第一长条、一第二长条、以及自该第一长条延伸至该第二长条的多个连接部件；
将该第一光阻图案和该第二光阻图案转移至该核心层，以分别形成一第一核心图案和一第二核心图案；
形成一对第一间隔物于该第一核心图案两侧、以及一对第二间隔物于该第二核心图案两侧；
移除该第一核心图案和该第二核心图案；
形成一第三光阻图案于该对第二间隔物之上；以及
使用该第三光阻图案、该第一间隔物、和第二间隔物，刻蚀该硬遮罩层和该主动层。
10.如权利要求9所述的半导体存储器结构的形成方法，其特征在于，该第三光阻图案覆盖该对第二间隔物中的其中一个，但未覆盖该对第二间隔物中的另外一个。
11.如权利要求9所述的半导体存储器结构的形成方法，其特征在于，该硬遮罩层包括一介电层以及一半导体层于该介电层之上，其中刻蚀该硬遮罩层的步骤包括：
刻蚀该半导体层，使得该半导体层被该对第一间隔物覆盖的部分形成多个第一硬遮罩图案，且该半导体层被该第三光阻图案和该对第二间隔物覆盖的部分形成一第二硬遮罩图案；以及
刻蚀该介电层，使得该介电层被所述多个第一硬遮罩图案覆盖的部分形成多个第三硬遮罩图案，且该介电层被该第二硬遮罩图案覆盖的部分形成一第四硬遮罩图案。
12.如权利要求11所述的半导体存储器结构的形成方法，其特征在于，刻蚀该主动层，使得该主动层被所述多个第三硬遮罩图案覆盖的部分形成多个第一栅极堆迭，且该主动层被第四硬遮罩图案覆盖的部分形成一第二栅极堆迭。
13.如权利要求9所述的半导体存储器结构的形成方法，其特征在于，还包括：在形成该对第一间隔物和该对第二间隔物的同时，形成一第三间隔物填充该第二核心图案中的一第一开口，其中该第三间隔物具有一第二开口暴露出该硬遮罩层。
CN202011247224.4A 2020-11-10 2020-11-10 半导体存储器结构的形成方法 Pending CN114464624A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011247224.4A CN114464624A (zh) 2020-11-10 2020-11-10 半导体存储器结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011247224.4A CN114464624A (zh) 2020-11-10 2020-11-10 半导体存储器结构的形成方法

Publications (1)

Publication Number Publication Date
CN114464624A true CN114464624A (zh) 2022-05-10

Family

ID=81404150

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011247224.4A Pending CN114464624A (zh) 2020-11-10 2020-11-10 半导体存储器结构的形成方法

Country Status (1)

Country Link
CN (1) CN114464624A (zh)

Similar Documents

Publication Publication Date Title
US20120156866A1 (en) Method of forming patterns of semiconductor device
US10763169B2 (en) Contact structure and associated method for flash memory
US20220108894A1 (en) Method for forming semiconductor memory structure
KR101094486B1 (ko) 반도체 소자의 패턴 형성방법
KR101083918B1 (ko) 반도체 메모리 소자의 제조 방법
CN112071844B (zh) 闪存器件的掩膜版及制造方法
US6953973B2 (en) Self-aligned trench isolation method and semiconductor device fabricated using the same
US7405124B2 (en) Fabricating method of non-volatile memory
US6562682B1 (en) Method for forming gate
US8058160B2 (en) Method of forming nonvolatile memory device
CN114464624A (zh) 半导体存储器结构的形成方法
KR100811576B1 (ko) 플래시 ｅ２ｐｒｏｍ 셀의 활성 영역에 자기 정렬된 플로팅 게이트 폴리를 형성하는 방법
US9331087B2 (en) Method of manufacturing a nonvolatile memory device
US8963220B2 (en) Shallow trench isolation for a memory
TW201644005A (zh) 半導體元件及其製造方法
US20130049094A1 (en) Non-volatile memory device and method for fabricating the same
TWI836587B (zh) 非揮發性記憶體結構及其形成方法
US20230209820A1 (en) Memory device and method of manufacturing the same
US20210398858A1 (en) Semiconductor structures and methods for forming the same
KR100953025B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR20050030008A (ko) 플래쉬 메모리 소자의 제조 방법
TW202412188A (zh) 非揮發性記憶體結構及其形成方法
KR100641507B1 (ko) 플래시 메모리의 부유 게이트 형성 방법
US20110127632A1 (en) Semiconductor memory devices and methods of manufacturing the same
CN115528039A (zh) 闪存器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination