CN114450674A - 模拟前端接收器 - Google Patents

Abstract

在某些方面，一种设备包括一个或多个IO输入；耦合到第一电源电压和一个或多个IO输入的第一接收器，其中第一接收器包括厚氧化物晶体管；以及高速电路，该高速电路包括：耦合到一个或多个IO输入的隔离块，其中隔离块包括厚氧化物晶体管；以及耦合到隔离块和第二电源电压的第二接收器，其中第二接收器包括薄氧化物晶体管。

Description

模拟前端接收器

相关申请的交叉引用

本申请要求于2019年9月13日向美国专利商标局提交的美国专利申请号16/570,021的优先权和权益，其全部内容通过引用并入本文，正如在下文中完整阐述并且用于所有适用目的。

技术领域

本公开的方面涉及模拟前端接收器，并且更具体地涉及用于低功率和高速的前端接收器的分离的动态切换方案。

背景技术

在过去几年中，蜂窝和无线设备已经出现爆炸式增长先进的通信技术、强大的计算能力、大屏幕、长效电池和出色的相机等推动了该增长。今天的很多智能手机都有与专业相机一样好的相机。相机的质量不仅取决于其分辨率、镜头光圈、镜头变焦范围等，还取决于处理器处理图像和视频的速度及其消耗的功率。相机串行接口(CSI)将相机连接到应用处理器或图像信号处理器。MIPI联盟是一个全球协作组织，其为开发移动设备和受移动影响设备的行业提供服务。在数以亿计的手机中广泛采用MIPI联盟规范，为全球客户每天享受的语音和数据服务做出了贡献。MIPI联盟提供相机和成像接口、以及标准化的相机命令集。每个可以用于为智能手机、平板电脑、汽车、视频游戏设备、相机无人机、可穿戴设备和其他产品带来高分辨率的成像、丰富的色彩和先进的视频功能。

图1A示出了MIPI D-PHY的示例CSI高速数据传输时序图，MIPI D-PHY是智能手机中相机和显示器的流行PHY。D-PHY是一种高速低功率源同步物理层，由于其节能设计，该物理层最适合耗电的电池供电设备。D-PHY包括有助于实现电源效率的低功率和高速模块两者。有效载荷图像数据使用高速模块，而控制和状态信息在低功率模块(利用低频信号)的帮助下(在相机/显示设备与应用处理器之间)进行发送。该配置具有在同一物理链路上以单个分组突发的形式发送高速和低功率数据的独特能力。低功率模块有助于实现节能，并且高速模块有助于实现高清图片质量数据信号急需的更高带宽要求。

图1B示出了MIPI C-PHY的示例CSI高速数据传输时序图。MIPI C-PHY是一种嵌入式时钟链路，其可以提供极大的灵活性来重新分配链路内的通道。MIPI C-PHY通过带宽受限的信道提供高吞吐量性能，以将显示器和相机连接到应用处理器。MIPI C-PHY可以用于连接低成本低分辨率的图像传感器、提供高达60兆像素的传感器、以及提供4K和更高分辨率的显示面板。MIPI C-PHY可以应用于很多其他用例，诸如汽车相机感测系统、防撞雷达、车载信息娱乐和仪表板显示器。如图1B所示，与MIPI D-PHY一样，MIPI C-PHY在同一物理链路上同时支持高速和低功率模块，这有助于实现电源效率。

为了同时满足低功率和高速要求，每个数据通道在传输侧(例如，相机)包括低功率传输器(LPTX)和高速传输器(HSTX)，并且在在接收侧(例如，处理器)包括对应低功率接收器(LPRX)和对应高速接收器(HSRX)。与低功率接收器(LPRX)相比，高速接收器(HSRX)用于接收具有较高数据速率的数据流。低功率模块通常以单端方式操作，并且以1.2V逻辑电压工作。用于提供控制和状态信息的低功率信号的数据速率低至或低于10Mbps。高速模块需要支持高达10Gbps或更高的速度，并且通常以差分方式操作。高速模块利用有效载荷数据信号的低电压摆幅来传输信息。高速信号的典型差分输出摆幅约为200mV。因此，需要低功率高速且可靠的前端接收器。

发明内容

以下呈现一个或多个实现的简化总结以提供对这些实现的基本理解。该总结不是对所有预期实现的广泛概述，并且既不旨在确定所有实现的关键或基本元素，也不旨在界定任何或所有实现的范围。该总结的唯一目的是以简化形式呈现与一个或多个实现相关的概念，作为稍后呈现的更详细描述的前奏。

在一个方面，一种设备包括：一个或多个IO输入；耦合到第一电源电压和一个或多个IO输入的第一接收器，其中第一接收器包括厚氧化物晶体管；以及高速电路，该高速电路包括：耦合到一个或多个IO输入的隔离块，其中隔离块包括厚氧化物晶体管；以及耦合到隔离块和第二电源电压的第二接收器，其中第二接收器包括薄氧化物晶体管。

在另一方面，一种方法包括：通过一个或多个IO输入接收信号；确定信号是高速信号还是低功率信号；以及如果信号是低功率信号，则启用第一接收器，或者如果信号是高速信号，则通过耦合到一个或多个IO输入的隔离块将信号耦合到第二接收器，其中第一接收器耦合到第一电源电压并且包括厚氧化物晶体管，第二接收器耦合到第二电源电压并且包括薄氧化物晶体管，并且隔离块包括厚氧化物晶体管。

在又一方面，一种装置包括：一个或多个IO输入；耦合到第一电源电压和一个或多个IO输入的第一接收器，其中第一接收器包括厚氧化物晶体管；耦合到第二电源电压的第二接收器，其中第二接收器包括厚氧化物晶体管；以及用于将第二接收器耦合到一个或多个IO输入或将第二接收器对一个或多个IO输入解耦的部件。

为了实现上述和相关的目的，一种或多种实现包括在下文中充分描述并且在权利要求中特别指出的特征。以下描述和附图详细阐述了一种或多种实现的某些说明性方面。然而，这些方面仅表示可以采用各种实现的原理的各种方式中的几种，并且所描述的实现旨在包括所有这样的方面及其等同物。

附图说明

图1A示出了MIPI D-PHY的示例CSI高速数据传输时序图。

图1B示出了MIPI C-PHY的示例CSI高速数据传输时序图。

图2示出了根据本公开的某些方面的示例CSI接收器电路。

图3示出了根据本公开的某些方面的示例CSI接收器。

图4示出了根据本公开的某些方面的示例性CSI接收器电路。

图5示出了根据本公开的某些方面的示例性高速电路。

图6示出了根据本公开的某些方面的另一示例性高速电路。

图7示出了根据本公开的某些方面的又一示例性高速电路。

图8示出了根据本公开的某些方面的用于接收CSI信号的示例性方法。

具体实施方式

下面结合附图阐述的详细描述旨在作为对各个方面的描述，而非旨在表示可以实践本文中描述的概念的唯一方面。详细描述包括用于提供对各种概念的理解的具体细节。然而，对于本领域技术人员来说很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，众所周知的结构和组件以框图形式示出，以避免混淆这样的概念。

智能手机最重要的特征中的一个是相机。年复一年，智能手机相机已经变得更加强大和多功能。随着相机分辨率和速度的提高，对CSI的传输器和接收器的要求也越来越高。今天，用于CSI的接收器需要在不影响可靠性的情况下支持低功率和高速两者。

图2示出了根据本公开的某些方面的示例CSI接收器电路。接收器电路200包括两个接收器：用于低功率信号的第一接收器LPRX 202和用于高速信号的第二接收器HSRX204。LPRX 202和HSRX 204都耦合到一个或多个IO输入，例如两个IO输入：第一IO输入A 222和第二IO输入B 224。一个或多个IO输入(例如，第一IO输入A 222和第二IO输入B 224)是在芯片与外部世界之间进行通信的IO引脚或焊盘，外部世界是芯片外组件，诸如相机部件(未示出)。对于这样的IO输入，通常需要保护电路系统、ESD(静电放电)电路系统232和234。I/O端口允许与其他设备(其他芯片、测试设备、制造设备等)进行通信。IC的I/O端口包括引脚逻辑组，这些引脚可以访问包含IC的系统外部的设备。当操作者从系统连接和断开引脚时，这些引脚会受到静电放电和其他滥用。ESD电路系统可以是耦合到第一IO输入A 222和第二IO输入B 224的限流电阻器和/或二极管钳位。在发生ESD冲击的情况下，ESD电路(例如，二极管)将被击穿并且建立低阻抗路径，该低阻抗路径通过将电流转移到地来限制峰值电压和电流，从而保护IC。

此外，LPRX 202和HSRX 204都耦合到使能信号EN(或其互补ENB)。为了便于解释，在随后的讨论中，我们将使能信号EN及其互补ENB视为一个可以通过反相从另一个中导出。当使用使能信号时，它可以表示使能信号EN本身或其互补ENB，具体取决于信号的逻辑高电平是否会启用或禁用电路的操作。响应于使能信号EN，LPRX 202被启用或HSRX 204被启用，但不是两者同时被启用。使能信号EN可以基于到第一IO输入A 222和第二IO输入B 224的信号通过启用电路236生成或通过其他方式导出。如果输入信号是低功率信号，则LPRX 202被启用而HSRX 204被禁用。如果输入信号是高速信号，则HSRX 204被启用而LPRX 202被禁用。

低功率数据流和高速数据流在CSI规范(例如，MIPI相机串行接口2(MIPI CSI-2))中指定为在同一信道中。结果，LPRX 202和HSRX 204共享相同CSI IO焊盘，诸如第一IO输入A 222和第二IO输入B 224。高速数据流具有相对较低的电压电平和低电压摆幅。然而，由于低功率模式在高电压下操作，因此图2中的高速HSRX 204被设计为具有厚氧化物晶体管(例如，IO晶体管)，类似于低功率接收器LPRX 202中的晶体管，以满足可靠性和ESD要求。为了驱动厚氧化物晶体管或IO晶体管，HSRX 204被提供有高电源电压V_High。类似地，使能信号EN具有高电源电压。这样的设计增加了高速接收器HSRX 204的芯片面积和功耗，并且降低了电路的速度。

图3示出了根据本公开的某些方面的示例CSI接收器。CSI接收器300可以用作低功率接收器LPRX 202或高速接收器HSRX 204。CSI接收器300包括差分对PMOS晶体管304和306。PMOS晶体管304和306中的每个分别耦合到第一IO输入A 322和第二IO输入B 324。电阻器R1 308和R2 310分别用作差分对PMOS晶体管304和306的负载。此外，PMOS晶体管302耦合到差分对，并且用于生成偏置电流。PMOS晶体管302的栅极耦合到使能信号ENB。当ENB为高时，PMOS晶体管302截止，因此CSI接收器300被禁用。当ENB为低时，PMOS晶体管302产生偏置电流，并且CSI接收器300放大施加在第一IO输入A 322和第二IO输入B 324上的信号。

因为CSI接收器300直接耦合到IO焊盘、第一输入A 322和第二输入B 324，所以晶体管302、304、306是厚氧化物晶体管，其中它们具有更好的可靠性以维持高电压和/或ESD事件。此外，CSI接收器300的电源电压V_High是高电源电压或IO电源电压。注意，典型地，CSI接收器300中的差分对通常是PMOS，因为高速CSI数据流通常具有低电压电平(或低共模电压)。与由薄氧化物晶体管或核心晶体管制成的接收器相比，CSI接收器300占用较大面积并且消耗较多功率。

图4示出了根据本公开的某些方面的示例性CSI接收器电路。与接收器电路200一样，接收器电路400包括两个接收器：用于低功率信号的第一接收器LPRX 402和用于高速信号的第二接收器HSRX 404。第一接收器LPRX 402耦合到一个或多个IO输入，例如，两个IO输入：第一IO输入A 422和第二IO输入B 424。一个或多个IO输入(例如，第一IO输入A 422和第二IO输入B 424)是在芯片与外部世界之间进行通信的IO引脚或焊盘，外部世界是芯片外组件，诸如相机模块(未示出)。对于这样的IO输入，通常需要ESD保护电路系统。ESD保护电路系统可以是耦合到第一IO输入A 422和第二IO输入B 424的限流电阻器和/或二极管钳位。为了满足可靠性和ESD要求，与薄氧化物或核心晶体管相比，第一接收器LPRX 402被设计为具有厚氧化物晶体管或IO晶体管。

在典型的工艺技术中，存在至少两种类型的晶体管。第一类型的晶体管是薄氧化物或核心晶体管。薄或核心晶体管包括集成电路芯片中的大部分晶体管。薄或核心晶体管通常具有最小沟道长度、薄氧化物和低阈值电压，并且通常耦合到低电源电压以实现速度、密度和功率效率。与典型的薄氧化物晶体管或核心晶体管相比，另一种类型的晶体管(厚氧化物晶体管或IO晶体管)具有较厚的栅极氧化物、较长的沟道长度。厚氧化物晶体管或IO晶体管通常具有较高阈值电压。因此，这种电路通常耦合到第一电源电压或IO电源电压V_High，与第二电源电压或核心电源电压V_Low相比，第一电源电压或IO电源电压V_High相对较高。例如，特定技术的IO电源电压V_High可以是1.2V，而核心电源电压V_Low可以是0.9V。在另一示例中，特定技术的IO电源电压V_High可以是1.8V，而核心电源电压V_Low可以是1.0V。IO晶体管通常用于片外接口电路。

与接收器电路200不同，在接收器电路400中，高速信号HSRX 404的第二接收器不直接耦合到一个或多个IO输入，诸如第一IO输入A 422和第二IO输入B 424。相反，在第二接收器HSRX 404与第一IO输入A 422和第二IO输入B 424之间插入有隔离块406。隔离块406和第二接收器HSRX 404一起形成高速电路。隔离块406包括耦合到第二接收器HSRX 404和第一IO输入A 422的第一隔离电路426、以及耦合到第二接收器HSRX 404和第二IO输入A 424的第二隔离电路428。第一隔离电路426和第二隔离电路428耦合到使能信号EN。响应于使能信号EN，隔离块406或者将第二接收器HSRX 404耦合到第一IO输入A 422和第二IO输入B424、或者将第二接收器HSRX 404与第一IO输入A 422和第二IO输入424解耦。

由于隔离块406耦合到IO焊盘，为了满足可靠性和ESD要求，隔离块406被设计为具有厚氧化物晶体管或IO晶体管。使能信号EN的逻辑高电平具有高电源电压或IO电压V_High，以驱动第一隔离电路426和第二隔离电路428。

利用隔离块406，第二接收器HSRX 404不直接耦合到IO焊盘。第二接收器HSRX 404因此可以被设计为具有薄氧化物晶体管或核心晶体管。与厚氧化物晶体管或IO晶体管相比，这样的晶体管具有较薄的栅极氧化物、较短的沟道长度、较低的阈值电压和较高的驱动电流。此外，第二接收器HSRX 404的电源电压可以降低到第二电源电压或核心电源电压V_Low，第二电源电压或核心电源电压V_Low低于第一电源电压或IO电压V_High。因此，该设计在不影响可靠性的情况下实现了高速和低功率。这样的接收器也更兼容在CSI中规定的高速数据流。

此外，第一接收器LPRX 402耦合到使能信号ENB。同样，第二接收器HSRX 404可以可选地耦合到使能信号EN。响应于使能信号EN，LPRX 402被启用或HSRX 404被启用，并且当一个被启用时，另一个被禁用。使能信号EN可以基于到第一IO输入A 422和第二IO输入B424的信号来生成。如果输入信号是低功率信号，则LPRX 402被启用而HSRX 404被禁用。如果输入信号是高速信号，则HSRX 404被启用而LPRX 402被禁用。更关键的是，如果输入信号是低功率信号，则LPRX 402被启用，并且HSRX 404通过隔离块406与一个或多个IO输入(例如，第一IO输入A 422和第二IO输入B 424)解耦。如果输入信号是高速信号，则HSRX 404通过隔离块406耦合到一个或多个IO输入，例如，第一IO输入A 422和第二IO输入B 424，并且LPRX 402被禁用。

图5示出了根据本公开的某些方面的示例性高速电路。电路500包括第一隔离电路526、第二隔离电路528和高速接收器HSRX 530。电路500可以用于隔离块406和第二接收器HSRX 404。第一隔离电路526包括传输门，例如NMOS晶体管512，其利用一个漏极/源极耦合到第一IO输入A 522、并且利用另一个漏极/源极耦合到高速接收器HSRX 530的差分输入。此外，第一隔离电路526还可以包括上拉栅极，例如PMOS晶体管516，其利用源极耦合到核心电源电压V_Low并且利用漏极耦合到高速接收器HSRX 530的差分输入。传输门512和上拉门516都由使能信号EN控制。响应于使能信号EN，传输门512被启用并且上拉门516截止，以将第一IO输入A 522与高速接收器HSRX 530的差分输入耦合并且将核心电源电压V_Low与差分输入解耦；或传输门512被禁用并且上拉门516导通，以将第一IO输入A 522与高速接收器HSRX 530的差分输入解耦并且将核心电源电压V_Low耦合到差分输入(并且将差分输入拉至核心电源电压V_Low)。传输门512和上拉门516都被设计为具有厚氧化物晶体管或IO晶体管，因为它与IO焊盘直接耦合，诸如第一IO输入A 522和第二IO输入B 524。

第二隔离电路528与第一隔离电路526共享相同的设计，包括传输门(例如，NMOS晶体管514)和上拉门(例如，PMOS晶体管518)。它的功能类似于第一隔离电路526。第二隔离电路528响应于使能信号EN而将高速接收器HSRX 530的另一差分输入节点与第二IO输入B524耦合或解耦。

高速接收器HSRX 530类似于CSI接收器300，不同之处在于，所使用的晶体管是薄氧化物晶体管或核心晶体管。电源为低电源电压或核心电源电压V_Low。高速接收器530分别包括差分对PMOS晶体管504和506。PMOS晶体管504和506分别耦合到第一隔离电路526和第二隔离电路528。电阻器R1 508和R2 510用作差分对PMOS晶体管504和506的负载。另外，PMOS晶体管502耦合到差分对并且用于生成偏置电流。PMOS晶体管502的栅极耦合到偏置电压Vb。偏置电压可以是电源电压的一小部分(例如，1/3)，也可以接地。偏置电压Vb可以可选地是使能信号EN。如果偏置电压Vb是使能信号EN，由于PMOS晶体管502是薄氧化物晶体管，信号必须处于低电源电压V_Low逻辑，可能需要电平转换电路将使能信号从V_High转换为V_Low。速度和功率优化两者通过针对高速接收器530使用薄氧化物晶体管和低电源电压来实现。

图6示出了根据本公开的某些方面的另一示例性高速电路。在电路600中，与电路500不同，隔离电路626和628不具有上拉栅极。相反，当传输门612和614响应于使能信号EN而被禁用时，高速接收器HSRX 630的输入可以浮置。因此，有必要关闭高速接收器HSRX 630以避免意外功耗。为了实现这样的效果，偏置发生器PMOS晶体管602也响应于电平移位的使能信号ENB_Low而被禁用，因此高速接收器630被禁用。与高速接收器530一样，高速接收器630被设计为具有薄氧化物晶体管或核心晶体管，并且被提供有低电源电压或核心电源电压V_Low以实现速度和功率优化两者。

图7示出了根据本公开的某些方面的又一示例性高速电路。电路700包括第一隔离电路726、第二隔离电路728和高速接收器HSRX 730。电路700可以用于隔离块406和第二接收器HSRX 404。高速接收器HSRX 730包括差分对、负载和偏置电流发生器。差分对由两个NMOS晶体管704和706形成。负载是分别耦合到NMOS晶体管704和706的差分对的两个电阻器R1 708和R2 710。偏置电流由耦合到差分对的NMOS晶体管702生成。偏置电流发生器702还兼作开关以响应于使能信号EN_Low而启用或禁用高速接收器HSRX 730。用于高速接收器HSRX 730的晶体管是薄氧化物晶体管或核心氧化物晶体管。高速接收器HSRX 730的电源电压为低电源电压或核心电源电压V_Low。相应地，使能信号EN_Low具有低电源电压电平V_Low。使能信号EN_Low可以从使能信号EN电平移位。

隔离电路726和728分别耦合到第一IO输入A 722和第二IO输入B 724，并且每个耦合到高速接收器HSRX 730的差分输入中的一个。隔离电路726和728是源极跟随器，该源极跟随器用于将第一输入IO A 722和第二IO输入B 724处的输入信号的共模移高，使得信号可以驱动NMOS差分对704和706。对于第一隔离电路726，源极跟随器由电流源负载718、PMOS晶体管712形成，PMOS晶体管712具有耦合到电流源负载742的源极、耦合到开关716的漏极和耦合到第一IO输入A 722的栅极。开关716可以是栅极耦合到使能信号ENB的NMOS晶体管或PMOS晶体管。第二隔离电路728与第一隔离电路726共享相同的设计，包括电流源负载744、PMOS晶体管714和开关718。

响应于使能信号ENB(及其对应电平移位信号或互补信号EN_Low)，隔离电路726和728以及高速接收器HSRX 730被禁用或启用。

与电路500和600类似，隔离电路726和728被设计为具厚氧化物晶体管或IO晶体管，而高速接收器730被设计为具薄氧化物晶体管或核心晶体管以在不影响可靠性的情况下实现面积、速度和功率优化。

图8示出了根据本公开的某些方面的用于接收CSI信号的示例性方法。方法800开始于802，其中通过一个或多个IO输入(例如，第一IO输入422和第二IO输入424)接收信号。一个或多个IO输入是IO焊盘，该IO焊盘用作与片外组件(例如，相机模块)的接口。在804，确定信号是高速信号还是低功率信号。该确定可以通过特定控制模块通过分析接收信号来进行。替代地，也可以通过经由CSI接口发送的另一信号来确定。也可以使用其他方式。可以生成使能信号(或其互补信号)(例如，使能信号EN、ENB)。如果信号是低功率信号，则在808，响应于使能信号，第一接收器(例如，第一接收器202、300或402)被启用并且从一个或多个IO输入接收信号。第一接收器是低功率接收器，该低功率接收器耦合到第一电源电压(或IO电源电压)并且包括厚氧化物晶体管或IO晶体管。如果信号是高速信号，则在810，响应于使能信号，第二接收器(例如，第二接收器404、530、630或730)通过隔离块(例如，隔离块406)耦合到一个或多个IO输入。隔离块可以包括第一隔离电路(例如，第一隔离电路426、526、626或726)和第二隔离电路(例如，第二隔离电路428、528、628或728)。此外，在808，将第二接收器与一个或多个IO输入解耦；并且在810，可以禁用第一接收器。第二接收器是高速接收器，该高速接收器耦合到第二电源电压(或核心电源电压)并且包括薄氧化物晶体管或核心晶体管。隔离块包括厚氧化物晶体管或IO晶体管。第二电源电压低于第一电源电压。

提供本公开的前述描述以使得本领域任何技术人员能够制作或使用本公开。对于本领域技术人员来说，对本公开的各种修改将是很清楚的，并且在不背离本公开的精神或范围的情况下，本文中定义的一般原理可以应用于其他变型。因此，本公开不旨在限于本文中描述的示例，而是应当被赋予与本文中公开的原理和新颖特征一致的最宽范围。

Claims (42)

1.一种设备，包括：

一个或多个IO输入；

第一接收器，耦合到第一电源电压和所述一个或多个IO输入，其中所述第一接收器包括厚氧化物晶体管；以及

高速电路，包括：

隔离块，耦合到所述一个或多个IO输入，其中所述隔离块包括厚氧化物晶体管；以及

第二接收器，耦合到所述隔离块和第二电源电压，其中所述第二接收器包括薄氧化物晶体管。

2.根据权利要求1所述的设备，其中所述第一电源电压高于所述第二电源电压。

3.根据权利要求1所述的设备，还包括耦合到所述第一接收器和所述高速电路的使能信号。

4.根据权利要求3所述的设备，其中所述第一接收器被配置为在所述隔离块被配置为将所述一个或多个IO输入耦合到所述第二接收器时被禁用，并且其中所述第一接收器被配置为在所述隔离块被配置为将所述一个或多个IO输入与所述第二接收器解耦时被启用。

5.根据权利要求3所述的设备，其中所述隔离块被配置为响应于所述使能信号而将所述一个或多个IO输入与所述第二接收器解耦。

6.根据权利要求5所述的设备，其中所述隔离块被配置为在所述第二接收器被禁用时将所述一个或多个IO输入与所述第二接收器解耦。

7.根据权利要求3所述的设备，其中所述使能信号的逻辑高电平处于所述第一电源电压。

8.根据权利要求3所述的设备，其中所述使能信号被配置为耦合到所述第二接收器。

9.根据权利要求8所述的设备，其中所述第一接收器被配置为在所述第二接收器被启用时被禁用，并且所述第二接收器被配置为在所述第一接收器被启用时被禁用。

10.根据权利要求1所述的设备，其中所述第二接收器被配置为与所述第一接收器相比以较高数据速率操作。

11.根据权利要求1所述的设备，还包括耦合到所述一个或多个IO输入的ESD电路系统。

12.根据权利要求1所述的设备，其中所述一个或多个IO输入包括第一IO输入和第二IO输入，并且其中所述隔离块包括耦合到所述第一IO输入的第一隔离电路和耦合到所述第二IO输入的第二隔离电路。

13.根据权利要求12所述的设备，其中所述第一隔离电路包括传输门，所述传输门具有耦合到所述第一IO输入的传输门输入、和耦合到所述第二接收器的差分输入的传输门输出、以及耦合到使能信号的传输门控制。

14.根据权利要求13所述的设备，其中所述第一隔离电路还包括上拉栅极，所述上拉栅极具有耦合到所述使能信号的栅极，其中所述上拉栅极被配置为响应于所述使能信号而将所述差分输入拉至所述第二电源电压。

15.根据权利要求14所述的设备，其中所述传输门被配置为在所述上拉门被配置为响应于所述使能信号而被禁用时被启用，并且其中所述传输门被配置为在所述上拉门被配置为响应于所述使能信号而被启用时被禁用。

16.根据权利要求12所述的设备，其中所述第二接收器包括通过所述第一隔离电路和所述第二隔离电路耦合到所述第一IO输入和所述第二IO输入的差分对。

17.根据权利要求16所述的设备，其中所述差分对包括两个PMOS晶体管。

18.根据权利要求12所述的设备，其中所述第一隔离电路包括源极跟随器，所述源极跟随器具有耦合到所述第一IO输入的输入和耦合到所述第二接收器的差分输入的输出。

19.根据权利要求18所述的设备，其中所述第二接收器包括耦合到所述差分输入的差分对，并且其中所述差分对包括两个NMOS晶体管。

20.根据权利要求1所述的设备，其中所述第一接收器包括单端输出，并且所述第二接收器包括差分输出。

21.根据权利要求1所述的设备，其中所述一个或多个IO输入被配置为耦合到相机。

22.一种方法，包括：

通过一个或多个IO输入接收信号；以及

如果所述信号是低功率信号，则启用第一接收器，或者如果所述信号是高速信号，则通过耦合到所述一个或多个IO输入的隔离块将所述信号耦合到第二接收器，其中所述第一接收器耦合到第一电源电压并且包括厚氧化物晶体管，所述第二接收器耦合到第二电源电压并且包括薄氧化物晶体管，并且所述隔离块包括厚氧化物晶体管。

23.根据权利要求22所述的方法，其中所述第一电源电压高于所述第二电源电压。

24.根据权利要求22所述的方法，还包括：如果所述信号是高速信号，则禁用所述第一接收器，并且如果所述信号是低功率信号，则将所述信号与所述第二接收器解耦。

25.根据权利要求22所述的方法，其中所述第二接收器被配置为与所述第一接收器相比以较高数据速率操作。

26.根据权利要求22所述的方法，其中所述一个或多个IO输入耦合到ESD电路系统。

27.根据权利要求22所述的方法，其中所述第二接收器包括通过所述隔离块耦合到所述一个或多个IO输入的差分对。

28.根据权利要求27所述的方法，其中所述差分对包括两个PMOS晶体管。

29.根据权利要求22所述的方法，其中所述一个或多个IO输入包括第一IO输入和第二IO输入，并且其中所述隔离块包括耦合到所述第一IO输入的第一隔离电路和耦合到所述第二IO输入的第二隔离电路。

30.根据权利要求29所述的方法，其中所述第一隔离电路包括源极跟随器，所述源极跟随器具有耦合到所述第一IO输入的输入和耦合到所述第二接收器的差分输入的输出。

31.根据权利要求30所述的方法，其中所述第二接收器包括耦合到所述差分输入的差分对，并且其中所述差分对包括两个NMOS晶体管。

32.根据权利要求22所述的方法，其中所述一个或多个IO输入被配置为耦合到相机。

33.一种装置，包括：

一个或多个IO输入；

第一接收器，耦合到第一电源电压和所述一个或多个IO输入，其中所述第一接收器包括厚氧化物晶体管；

第二接收器，耦合到第二电源电压，其中所述第二接收器包括厚氧化物晶体管；以及

用于将所述第二接收器耦合到所述一个或多个IO输入或将所述第二接收器对所述一个或多个IO输入解耦的部件。

34.根据权利要求33所述的装置，其中所述第一电源电压高于所述第二电源电压。

35.根据权利要求33所述的装置，还包括用于在所述一个或多个IO输入中的信号是高速信号的情况下禁用所述第一接收器的部件。

36.根据权利要求33所述的装置，其中所述第二接收器被配置为与所述第一接收器相比以较高数据速率操作。

37.根据权利要求33所述的装置，其中所述一个或多个IO输入耦合到ESD电路系统。

38.根据权利要求33所述的装置，其中所述第二接收器包括差分对，所述差分对通过用于将所述第二接收器耦合到所述一个或多个IO输入或将所述第二接收器对所述一个或多个IO输入解耦的所述部件而耦合到所述一个或多个IO输入。

39.根据权利要求38所述的装置，其中所述差分对包括两个PMOS晶体管。

40.根据权利要求33所述的装置，其中用于将所述第二接收器耦合到所述一个或多个IO输入或将所述第二接收器对所述一个或多个IO输入解耦的所述部件包括源极跟随器，所述源极跟随器具有耦合到所述一个或多个IO输入的输入和耦合到所述第二接收器的差分输入的输出。

41.根据权利要求40所述的装置，其中所述第二接收器包括耦合到所述差分输入的差分对，并且其中所述差分对包括两个NMOS晶体管。

42.根据权利要求33所述的装置，其中所述一个或多个IO输入被配置为耦合到相机。

Images