CN114442354A - 阵列基板及其制造方法、显示装置 - Google Patents

阵列基板及其制造方法、显示装置 Download PDF

Info

Publication number
CN114442354A
CN114442354A CN202011193425.0A CN202011193425A CN114442354A CN 114442354 A CN114442354 A CN 114442354A CN 202011193425 A CN202011193425 A CN 202011193425A CN 114442354 A CN114442354 A CN 114442354A
Authority
CN
China
Prior art keywords
substrate
sub
array substrate
pixels
signal line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011193425.0A
Other languages
English (en)
Other versions
CN114442354B (zh
Inventor
张永强
徐敬义
刘弘
刘鹏
霍培荣
丁爱宇
肖振宏
李波
黄波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011193425.0A priority Critical patent/CN114442354B/zh
Priority to US17/342,604 priority patent/US11531241B2/en
Publication of CN114442354A publication Critical patent/CN114442354A/zh
Application granted granted Critical
Publication of CN114442354B publication Critical patent/CN114442354B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G02F1/13312—Circuits comprising photodetectors for purposes other than feedback

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种阵列基板及其制造方法、显示装置，属于显示技术领域。该阵列基板中的衬底具有挖孔区和环绕挖孔区布置的绕线区，加载极性相同电压的第一信号线和第二信号线中，位于绕线区内的第一绕线和第二绕线在衬底上的正投影部分重合。如此，在绕线区内，加载极性相反电压的两条信号线间距增大，产生的寄生电容较小。当阵列基板中的子像素分时充电时，先完成充电的子像素连接的信号线加载的电压，受后进行充电的子像素连接的信号线加载的电压的影响较小，先完成充电的子像素连接的信号线加载的电压不会大幅度降低，提高了子像素的充电率，避免了该阵列基板显示画面上出现暗竖纹的现象，提高了该阵列基板的显示效果。

Description

阵列基板及其制造方法、显示装置
技术领域
本申请涉及显示技术领域，特别涉及一种阵列基板及其制造方法、显示装置。
背景技术
全面屏显示装置由于其屏占比较高(一般能够达到80％甚至90％以上)，因此能够在不增加显示装置的整体尺寸的前提下，增大显示屏幕的尺寸。通常情况下，全面屏显示装置的显示面需要安放诸如摄像头或光线传感器等各种感光传感器，为了不影响该全面屏显示装置的屏占比，可以在全面屏显示装置中的阵列基板内设置相应的挖孔，感光传感器的感光面朝向该挖孔。如此，环境光线能够穿过该阵列基板的挖孔后射入感光传感器的感光面，使得该感光传感器能够正常工作。
在相关技术中，阵列基板还包括：多个阵列排布的子像素，每列子像素需要与一条信号线连接。为了保证阵列基板中的挖孔区的透光率较高，信号线需要分布在该挖孔区外围的绕线区内。
为了提高全面屏显示装置的屏占比，需要尽量减小任意两条相邻的信号线在绕线区的间距。但是，当任意两条相邻的信号线在绕线区的间距较小时，二者之间产生的寄生电容较大，会影响全面屏显示装置的显示效果。
发明内容
本申请实施例提供了一种阵列基板及其制造方法、显示装置。可以解决现有技术中的全面屏显示装置的显示效果较差的问题，所述技术方案如下：
一方面，提供了一种阵列基板，所述阵列基板包括：
衬底，所述衬底具有挖孔区和绕线区，所述绕线区环绕所述挖孔区布置；
位于所述衬底上多个子像素，所述多个子像素阵列排布为多列；
位于所述衬底上的多条第一信号线和多条第二信号线，所述第一信号线包括：第一像素连接走线和第一绕线，所述第一像素连接走线与一列所述子像素连接，所述第一绕线与所述第一像素连接走线连接且位于所述绕线区内，所述第二信号线包括：第二像素连接走线和第二绕线，所述第二像素连接走线与另一列所述子像素连接，所述第二绕线与所述第二像素连接走线连接且位于所述绕线区内；
其中，所述第一像素连接走线和所述第一绕线同层设置，所述第二像素连接走线和所述第二绕线异层设置，所述第一绕线在所述衬底上的正投影与所述第二绕线在所述衬底上的正投影至少部分重合，且在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线用于加载极性相同的电压。
可选的，在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线用于：同时对与所述第一信号线连接的子像素，以及与所述第二信号线连接的子像素进行充电。
可选的，绕所述挖孔区布置的第一跨接走线，所述第二绕线包括：绕所述挖孔区布置的第二跨接走线，所述第一跨接走线在所述衬底上的正投影与所述第二跨接走线在所述衬底上的正投影至少部分重合。
可选的，所述第一跨接走线在所述衬底上的正投影位于所述第二跨接走线在所述衬底上的正投影内，或者，所述第二跨接走线在所述衬底上的正投影位于所述第一跨接走线在所述衬底上的正投影内。
可选的，在所述多条第一信号线和所述多条第二信号线中，一条所述第一跨接走线与一条所述第二跨接走线在所述衬底上的正投影重合的面积，沿远离所述挖孔区的方向逐渐增大。
可选的，所述第一绕线还包括：与所述第一跨接走线连接的第一引线，所述第一引线的延伸方向与所述第一像素连接走线的延伸方向相同；所述第二绕线还包括：与所述第二跨接走线连接的第二引线，所述第二引线的延伸方向与所述第二像素连接走线的延伸方向相同。
可选的，所述多条第一信号线包括多组第一信号线，每组所述第一信号线包括至少两条连续排布的第一信号线，所述至少两条连续排布的第一信号线中的第一像素连接走线构成一组第一像素连接走线；
所述多条第二信号线包括多组第二信号线，每组所述第二信号线包括至少两条连续排布的第二信号线，所述至少两条连续排布的第二信号线中的第二像素连接走线构成一组第二像素连接走线；
多组所述第一像素连接走线与多组所述第二像素连接走线交替分布。
可选的，任意两条相邻的所述第一信号线用于加载极性相反的电压，任意两条相邻的所述第二信号线用于加载极性相反的电压。
可选的，所述第一信号线与所述第二像素连接走线同层设置。
可选的，所述阵列基板还包括：位于所述衬底上的多条栅线，所述第二绕线与所述栅线同层设置。
可选的，所述多个子像素包括：至少两种颜色的子像素，在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线所连接的子像素的种类相同。
可选的，所述阵列基板具有像素区，所述多个子像素位于所述像素区内，所述阵列基板还包括：位于所述衬底上的多条触控电极线，所述触控电极线包括：位于所述像素区内的第一触控线，以及位于所述绕线区内且与所述第一触控线连接的第二触控线，所述第一触控线与所述第二触控线异层设置。
可选的，其特征在于，所述第一触控线与所述第二像素连接走线同层设置，所述第二触控线与所述第二绕线同层设置。
另一方面，提供了一种显示装置，所述装置包括：
驱动器和阵列基板；
所述阵列基板包括：上述阵列基板；
所述驱动器与所述阵列基板中的第一信号线和第二信号线连接，所述驱动器用于：同时对在所述衬底上的正投影部分重合的第一绕线与第二绕线所对应的第一信号线和第二信号线加载极性相同的电压，以使与所述第一信号线连接的子像素，以及与所述第二信号线连接的子像素同时进行充电。
可选的，所述显示装置还包括：感光传感器，所述感光传感器的感光面在所述阵列基板中的衬底上的正投影位于所述挖孔区内。
本申请实施例提供的技术方案带来的有益效果至少包括：
该阵列基板可以包括：衬底、第一信号线和第二信号线。该衬底具有挖孔区和环绕挖孔区布置的绕线区，用于加载极性相同电压的第一信号线和该第二信号线中，位于绕线区内的第一绕线和第二绕线在衬底上的正投影部分重合。如此，在绕线区内，用于加载极性相反的电压的两条信号线之间的距离增大，产生的寄生电容较小。当采用MUX驱动控制器对子像素进行分时充电时，先完成充电的子像素连接的信号线上加载的电压，受后进行充电的子像素连接的信号线上加载的极性相反的电压的影响较小，先完成充电的子像素连接的信号线上加载的电压不会大幅度降低，提高了该阵列基板中的子像素的充电率，进而提高了该阵列基板中的子像素的亮度，避免了该阵列基板的显示画面上出现暗竖纹的现象，提高了该阵列基板的显示效果。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是相关技术提供的一种阵列基板中的挖孔区及绕线区的俯视图；
图2是图1示出的阵列基板A-A’位置处的截面图；
图3是2:6MUX驱动控制器的电路原理图；
图4是2:6MUX驱动控制器的时序图；
图5是本申请实施例提供的一种阵列基板中的挖孔区及绕线区的俯视图；
图6是图5示出的阵列基板B-B’位置处的截面图；
图7是图5示出的阵列基板C-C’位置处的截面图；
图8是本申请实施例提供的另一种阵列基板中的挖孔区及绕线区的俯视图；
图9是图8示出的阵列基板在D-D’位置处的截面图；
图10是图7示出的阵列基板在位置E处的局部放大图；
图11是本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。
在相关技术中，为了提高全面屏显示装置的屏占比，同时保证阵列基板中的挖孔区的透光率较高，阵列基板中用于连接每列子像素的信号线(该信号线也称为数据线)需要分布在该挖孔区外围的绕线区内，又由于绕线区的面积较小，因此绕线区内的信号线通常采用双层布线的方式布置。
请参考图1和图2，图1是相关技术提供的一种阵列基板中的挖孔区及绕线区的俯视图，图2是图1示出的阵列基板A-A’位置处的截面图。阵列基板可以包括：衬底01，衬底01具有挖孔区01a和绕线区01b，绕线区01b环绕挖孔区01a布置。
阵列基板还包括：位于衬底01上的多个子像素(图中未画出)，以及位于衬底01上的多条第一信号线02(图中粗实线部分)和多条第二信号线03(图中粗虚线部分)。该多个子像素可以排布为多行和多列，也即是呈矩阵状排布。该多条第一信号线02与多条第二信号线03交替分布。
第一信号线02包括：与一列子像素连接的第一像素连接走线02a，以及位于绕线区01b内且与第一像素连接走线02a连接的第一跨接走线02b。该第一跨接走线02b绕挖孔区01a布置。其中，第一像素连接走线02a与第一跨接走线02b同层设置。
第二信号线03包括：与一列子像素连接的第二像素连接走线03a，以及位于绕线区01b内且与第二像素连接走线03a连接的第二跨接走线03b。该第二跨接走线03b绕挖孔区01a布置。其中，第二像素连接走线03a与第二跨接走线03b异层设置，且第二跨接走线03b在衬底01上的正投影，与第一跨接走线02b在衬底01上的正投影不重合。
阵列基板中的每个子像素可以包括：薄膜晶体管(英文：Thin-film transistor；简称：TFT)以及与该TFT中的第一极连接的像素电极。对于任意一行子像素，每个子像素中的TFT的栅极与一条栅线连接，在该栅线的作用下，可以同时控制一行子像素中的TFT的开启或关断；对于任意一列子像素，每个子像素中的TFT的另一端与一条信号线连接，通过该信号线可以对像素电极施加电压。
在采用该阵列基板制备显示装置时，该阵列基板中的信号线(即第一信号线和第二信号线)需要与显示装置中的驱动控制器电连接，通过该驱动控制器可以向信号线施加驱动电压。该驱动控制器可以采用多路复用器(英文：Multiplexer；简称：MUX)与阵列基板中的信号线连接，通过该MUX可以减少驱动控制器中用于输出驱动电压的信号输出端口的个数。例如，通过驱动控制器中的MUX可以使两个信号输出端口与6根信号线连接。这种情况下，该驱动控制器也可以称为2:6MUX驱动控制器。
请参考图3和图4，图3是2:6MUX驱动控制器的电路原理图，图4是2:6MUX驱动控制器的时序图。在图3中，R1-R4代表四个红色子像素，G1-G4代表四个绿色子像素，B1-B4代表四个蓝色子像素。S1-S4为MUX中的四个信号输出端口，且这四个信号输出端口中，S1与S2输出的电压极性相反，S3与S4输出的电压极性相反。MUXR、MUXG和MUXB为MUX中的三个选择端，该三个选择端用于让与MUX连接的12根信号线选择性的接入S1-S4。
示例的，MUX驱动控制器的工作过程如下：
首先，对栅线加载栅极电压，子像素R1-R4、G1-G4以及B1-B4中的TFT开启。
之后，在T1时刻，MUXR接入高电平信号，子像素R1-R4连接的信号线与信号输出端口S1-S4连接，子像素R1-R4连接的信号线上加载电压。其中，子像素R1连接的信号线与信号输出端口S1连接，子像素R1连接的信号线加载负电压，子像素R2连接的信号线与信号输出端口S2连接，子像素R2连接的信号线加载正电压，子像素R3连接的信号线与信号输出端口S3电连接，子像素R3连接的信号线加载负电压，子像素R4连接的信号线与信号输出端口S4电连接，子像素R4连接的信号线加载正电压。
在T2时刻，MUXR接入低电平信号，MUXG接入高电平信号，在这种情况下，子像素R1-R4连接的信号线处于空载状态(即，信号线上不加载电压)，子像素G1-G4连接的信号线与信号输出端口S1-S4连接，子像素G1-G4连接的信号线上加载电压。其中，子像素G1连接的信号线与信号输出端口S2连接，子像素G1连接的信号线加载正电压，子像素G2连接的信号线与信号输出端口S1连接，子像素G2连接的信号线加载负电压，子像素G3连接的信号线与信号输出端口S4连接，子像素G3连接的信号线加载正电压，子像素G4连接的信号线与信号输出端口S3连接，子像素G4连接的信号线加载负电压。
之后，在T3时刻，MUXR和MUXG均接入低电平信号，MUXB接入高电平信号。在这种情况下，子像素R1-R4连接的信号线和子像素G1-G4连接的信号线均处于空载状态，子像素B1-B4连接的信号线与信号输出端口连接，子像素B1-B4连接的信号线上加载电压。其中，子像素B1连接的信号线与信号输出端口S1连接，子像素B1连接的信号线加载负电压，子像素B2连接的信号线与信号输出端口S2连接，子像素B2连接的信号线加载正电压，子像素B3连接的信号线与信号输出端口S3连接，子像素B3连接的信号线加载负电压，子像素B4连接的信号线与信号输出端口S4连接，子像素B4连接的信号线加载正电压。
最后，断开栅线上加载的电信号，子像素R1-R4、G1-G4以及B1-B4中的TFT关闭。
在列反转液晶显示面板中，同一列子像素存储的电压极性相同，任意两列相邻的子像素存储的电压极性相反。如图1和图2所示，在绕线区，任意两条相邻的第一信号线02与第二信号线03上加载的电压极性相反。由于绕线区的面积较小，因此，任意两条相邻的第一信号线02与第二信号线03的间距较小，进而导致任意两条相邻的第一信号线02与第二信号线03之间会产生较大的寄生电容。
当采用MUX驱动控制器时，与MUX连接的子像素分时充电。在T1时刻，MUXR接入高电平信号，子像素R1-R4充电。在T2时刻，由于MUXR接入低电平信号，子像素R1-R4连接的信号线处于空载状态，MUXG接入高电平信号，子像素G1-G4充电。在这种情况下，由于子像素G1-G4连接的信号线上加载的电压，与相邻的子像素R1-R4连接的信号线上加载的电压极性相反，且子像素R1-R4连接的信号线处于空载状态，在寄生电容的影响下，子像素R1-R4连接的信号线上加载的电压受子像素G1-G4连接的信号线上加载的电压影响而降低，导致子像素R1-R4中的像素电极加载的电压降低，进而导致子像素R1-R4的充电率降低。
同理，在T3时刻，MUXR和MUXG均接入低电平信号，子像素R1-R4连接的信号线和子像素G1-G4连接的信号线均处于空载状态，MUXB接入高电平信号，子像素B1-B4充电。在这种情况下，由于子像素B1-B4连接的信号线上加载的电压，与相邻的子像素R1-R4连接的信号线上加载的电压和相邻的子像素G1-G4连接的信号线加载的电压极性均相反，且子像素R1-R4连接的信号线和子像素G1-G4连接的信号线均处于空载状态，在寄生电容的影响下，子像素R1-R4连接的信号线上加载的电压和子像素G1-G4连接加载的信号线上的电压，均会受子像素B1-B4连接的信号线上的电压的影响而降低，导致子像素R1-R4中的像素电极和子像素G1-G4中的像素电极加载的电压降低，进而导致子像素R1-R4和子像素G1-G4的充电率降低。
由于子像素R1-R4和子像素G1-G4的充电率降低，因此，子像素R1-R4和子像素G1-G4的亮度均降低，进而导致该阵列基板的显示画面上出现暗竖纹，影响该阵列基板的显示效果。
请参考图5和图6，图5是本申请实施例提供的一种阵列基板中的挖孔区及绕线区的俯视图，图6是图5示出的阵列基板B-B’位置处的截面图。该阵列基板可以包括：衬底100，该衬底100具有挖孔区100a和绕线区100b，绕线区100b环绕挖孔区100a布置。
阵列基板还可以包括：位于衬底100上的多个子像素(图中未画出)，以及位于衬底100上的多条第一信号线200(图中粗实线部分)和多条第二信号线300(图中粗虚线部分)。该多个子像素阵列排布为多列。
在本申请实施例中，该多条第一信号线200是通过一次构图工艺形成的，该多条第二信号线300是通过两次构图工艺形成的。需要说明的是，一次构图工艺可以包括：光刻胶涂覆、曝光、显影、刻蚀和光刻胶剥离。
第一信号线200可以包括：第一像素走线201和第一绕线202。该第一像素连接走线201与阵列基板中的一列子像素连接，该第一绕线202与第一像素连接走线201连接且位于绕线区100b内。第一像素连接走线201和第一绕线202同层设置。
第二信号线300可以包括：第二像素连接走线301和第二绕线302。该第二像素连接走线301与阵列基板中的另一列子像素连接，该第二绕线302与第二像素连接走线301且位于绕线区100b内。第二像素连接走线301和第二绕线302异层设置。示例的，请参考图7，图7是图5示出的阵列基板在位置C-C’处的截面图，该第二像素连接走线301与第二绕线302之间设置有绝缘层500，该绝缘层500上设置有过孔a。如此，该第二像素连接走线301通过过孔a和第二绕线302电连接。
其中，第一绕线202在衬底100上的正投影与第二绕线302在衬底100上的正投影至少部分重合，且在衬底100上的正投影部分重合的第一绕线202和第二绕线302所对应的第一信号线200和第二信号线300用于加载极性相同的电压。
在本申请实施例中，如图5和图6所示，由于用于加载极性相同的电压的第一信号线200和第二信号线300中，位于绕线区内的第一绕线202和第二绕线302，在衬底100上的正投影至少部分重合。因此，在绕线区内，用于加载极性不同电压的信号线的间距增大。示例的，对于按照布线阵列周期宽度为5.6微米排布的信号线，用于加载极性不同电压的两条信号线之间的距离可以由0.8微米增大至3.6微米。如此，若以100微米长度为单位提取寄生电容，用于加载极性相反电压的两条信号线之间的寄生电容可以由6.43飞法降低至0.69飞法。
如图3和图4所示，当采用MUX驱动控制器时，与MUX连接的子像素分时充电。在T1时刻，MUXR接入高电平信号，子像素R1-R4充电。在T2时刻，由于MUXR接入低电平信号，子像素R1-R4连接的信号线处于空载状态，MUXG接入高电平信号，子像素G1-G4充电。在这种情况下，子像素G1-G4连接的信号线上加载的电压，与相邻的子像素R1-R4连接的信号线上加载的电压极性相反，且子像素R1-R4连接的信号线处于空载状态。在本申请实施例中，由于加载极性相反电压的两条信号线的间距增大，该两条信号线之间产生的寄生电容大幅度降低，因此子像素R1-R4连接的信号线上的电压受子像素G1-G4连接的信号线上的电压影响较小，子像素R1-R4中的像素电极加载的电压不会出现大幅度降低的情况，子像素R1-R4充电率仅小幅度降低。
同理，在T3时刻，MUXR和MUXG均接入低电平信号，子像素R1-R4连接的信号线和子像素G1-G4连接的信号线均处于空载状态，MUXB接入高电平信号，子像素B1-B4充电。在这种情况下，子像素B1-B4连接的信号线上加载的电压，与相邻的子像素R1-R4连接的信号线上加载的电压和相邻的子像素G1-G4连接的信号线加载的电压极性均相反，且子像素R1-R4连接的信号线和子像素G1-G4连接的信号线均处于空载状态。在本申请实施例中，由于加载极性相反电压的两条信号线的间距增大，该两条信号线之间产生的寄生电容大幅度降低，，子像素R1-R4连接的信号线上的电压和子像素G1-G4连接的信号线上的电压，受子像素B1-B4连接的信号线上的电压的影响较小，子像素R1-R4中的像素电极和子像素G1-G4中的像素电极加载的电压不会出现大幅度降低的情况，子像素R1-R4和子像素G1-G4的充电率仅小幅度降低。
如此，子像素R1-R4和子像素G1-G4的亮度仅小幅度降低，进而避免了该阵列基板的显示画面上出现暗竖纹的现象，提高了该阵列基板的显示效果。
综上所述，本申请实施例提供的阵列基板，包括：衬底、多条第一信号线和多条第二信号线。该衬底具有挖孔区和环绕挖孔区布置的绕线区，用于加载极性相同电压的第一信号线和第二信号线中，位于绕线区内的第一绕线和第二绕线在衬底上的正投影部分重合。如此，在绕线区内，用于加载极性相反的电压的两条信号线之间的距离增大，产生的寄生电容较小。当采用MUX驱动控制器对子像素进行分时充电时，先完成充电的子像素连接的信号线上加载的电压，受后进行充电的子像素连接的信号线上加载的极性相反的电压的影响较小，先完成充电的子像素连接的信号线上加载的电压不会大幅度降低，提高了该阵列基板中的子像素的充电率，进而提高了该阵列基板中的子像素的亮度，避免了该阵列基板的显示画面上出现暗竖纹的现象，提高了该阵列基板的显示效果。
在本申请实施例中，在衬底100上的正投影部分重合的第一绕线202和第二绕线302所对应的第一信号线200和第二信号线300用于：同时对与第一信号线100连接的子像素，以及与第二信号线300连接的子像素进行充电。如此，虽然在衬底100上的正投影部分重合的第一绕线302与第二绕线302之间存在寄生电容，但由于与第一信号线100连接的子像素和与第二信号线300连接的子像素是同时充电的，因此，该第一绕线202和第二绕线302上加载的电压不会受彼此的影响，进而第一信号线100连接的子像素和与第二信号线300连接的子像素的充电率不会被寄生电容影响，进一步提高了阵列基板的显示效果。
可选的，请参考图8和图9，图8是本申请实施例提供的另一种阵列基板中的挖孔区及绕线区的俯视图，图9是图8示出的阵列基板在D-D’位置处的截面图。第一绕线202可以包括：绕挖孔区100b布置的第一跨接走线202a，第二绕线302可以包括：绕挖孔区100b布置的第二跨接走线302a，示例的，该第一跨接走线202a和第二跨接走线302a绕挖孔区100a延伸，其延伸方向通常与所环绕的挖孔区100a的部分边界的延伸方向一致。例如，挖孔区100a的边界形状为圆形，第一跨接走线202a的延伸方向为半圆形或弧形的延伸方向，如此，第一跨接走线202a呈半圆形或弧形延伸。该第一跨接走线202a与第二跨接走线302a在衬底100上的正投影至少部分重合，也即是，在第一跨接走线202a和第二跨接走线302a在垂直于衬底100的方向上正对。
在本申请中，该第一跨接走线202a在衬底100上的正投影与第二跨接走线302a在衬底100上的正投影的位置关系有多种。在一种可实现的方式中，当第一跨接走线202a在衬底100上的正投影的面积小于第二跨接走线302a在衬底100上的正投影的面积时，第一跨接走线202a在衬底100上的正投影，位于第二跨接走线302a在衬底100上的正投影内。在另一种可实现的方式中，当第一跨接走线202a在衬底100上的正投影的面积大于第二跨接走线302a在衬底100上的正投影的面积时，第二跨接走线302a在衬底100上的正投影位于第一跨接走线202a在衬底100上的正投影内。本申请实施例是以第二跨接走线302a在衬底100上的正投影位于第一跨接走线202a在衬底100上的正投影内进行示意性说明的。
需要说明的是，由于多条第一信号线200中的多条第一绕线202均绕挖孔区100b布置，且多条第二信号线300中的多条第二绕线302均绕挖孔区100b布置，因此，多条第一绕线202的长度沿远离衬底100中的挖孔区100a的方向逐渐增大，且多条第二绕线302的长度页沿远离衬底100中的挖孔区100a的方向逐渐增大。在这种情况下，在该多条第一信号线200和多条第二信号线300中，一条第一跨接走线202a与一条第二跨接走线302a在衬底100上的正投影重合的面积，沿远离衬底100中的挖孔区100a的方向逐渐增大。
在本申请实施例中，如图8所示，第一绕线202还可以包括：与第一跨接走线202a连接的第一引线202b。第二绕线302还可以包括：与第二跨接走线302a连接的第二引线302b。在一种可选实现方式中，第一引线202b的延伸方向与第一像素连接走线201的延伸方向相同，第二引线302b的延伸方向与第二像素连接走线302的延伸方向相同。如此，可以便于引线的制造。
该第一引线202b可以视为第一像素连接走线201用于与第一跨接走线202a连接的延伸线，该第二引线302b可以视为第二跨接走线302a用于与第二像素连接走线301连接的延伸线。通过设置第一引线202b可实现第一像素连接走线201与第一跨接走线202a的有效连接，通过设置第二引线302b，可实现第二像素连接走线301与第二跨接走线302a的有效连接。
在本申请实施例中，多条第一信号线200中可以包括多组第一信号线200，每组第一信号线200包括至少两条连续排布的第一信号线，该两条至少连续排布的第一信号线中的第一像素连接走线构成一组第一像素连接走线201。多条第二信号线300中可以包括多组第二信号线300，每组第二信号线300包括至少两条连续排布的第二信号线，该两条至少连续排布的第而信号线中的第二像素连接走线构成一组第二像素连接走线301。该多组第一像素连接走线201与多组第二像素连接走线301交替分布。如此，在衬底100上的正投影至少部分重合的第一绕线202和第二绕线302可以加载极性相同的电压，且该第一绕线202和第二绕线302所对应的第一信号线200和第二信号线300，可以同时对与该第一信号线200和第二信号线300连接的子像素进行充电。
示例的，一组第一信号线200中的至少两条连续排布的第一信号线与一组第二信号线300中的至少两条连续排布第二信号线一一对应。每条第一信号线200中的第一绕线202在衬底100上的正投影，与对应的第二信号线300中的第二绕线302在衬底100上的正投影至少部分重合。
在本申请实施例中，任意两条相邻的第一信号线200用于加载极性相反的电压，任意两条相邻的第二信号线300用于加载极性相反的电压。如此，阵列基板中，任意两列相邻的子像素存储的电压极性相反，可以避免显示面板中的液晶产生极化，造成显示面板的永久性破坏。
在本申请实施例中，第一信号线200与第二像素连接走线301同层设置。如此，该第一信号线200与第二绕线302异层设置。
可选的，该阵列基板还可以包括：位于衬底100上的多条栅线，第二绕线302与栅线同层设置。
在本申请实施例中，多个子像素包括：至少两种颜色的子像素。示例的，该至少两种颜色的子像素包括：红色子像素、绿色子像素和蓝色子像素。在衬底100上的正投影部分重合的第一绕线202和第二绕线302所对应的第一信号线200和第二信号线300所连接的子像素的种类相同。例如，该第一信号线200和第二信号线300所连接的子像素均为红色子像素、绿色子像素或蓝色子像素。在这种情况下，阵列基板中的每列子像素内各个子像素的种类相同。
示例的，如图10所示，图10是图8示出的阵列基板在位置E处的局部放大图。该阵列基板具有像素区，多个子像素位于像素区内。该阵列基板还可以包括：位于衬底100上的多条触控电极线400(图中点化线部分)。该触控电极线400包括：位于像素区的第一触控线401，以及位于绕线区100b内且与第一触控线401连接的第二触控线402，该第一触控线401与第二触控线402异层设置。
示例的，第一触控线401与第二像素连接走线301同层设置，第二触控线402与第二绕线302同层设置。
可选的，如图9所示，该阵列基板可以包括：衬底100，以及位于该衬底100上的层叠设置的第一导电图案、绝缘层500、第二导电图案、平坦层600和像素电极(图中未画出)。其中，该第一导电图案可以包括：栅线、第二绕线302和第二触控线402；该第二导电图案可以包括：第一信号线200、第二像素连接走线301和第一触控线401。
综上所述，本申请实施例提供的阵列基板，包括：衬底、第一信号线和第二信号线。该衬底具有挖孔区和环绕挖孔区布置的绕线区，用于加载极性相同电压的第一信号线和该第二信号线中，位于绕线区内的第一绕线和第二绕线在衬底上的正投影部分重合。如此，在绕线区内，用于加载极性相反的电压的两条信号线之间的距离增大，产生的寄生电容较小。当采用MUX驱动控制器对子像素进行分时充电时，先完成充电的子像素连接的信号线上加载的电压，受后进行充电的子像素连接的信号线上加载的极性相反的电压的影响较小，先完成充电的子像素连接的信号线上加载的电压不会大幅度降低，提高了该阵列基板中的子像素的充电率，进而提高了该阵列基板中的子像素的亮度，避免了该阵列基板的显示画面上出现暗竖纹的现象，提高了该阵列基板的显示效果。
本申请实施例还提供了一种阵列基板的制造方法，该阵列基板的制造方法用于制造图5示出的阵列基板。该阵列的制造方法可以包括：
步骤A1、提供衬底，该衬底具有挖孔区和绕线区，绕线区环绕挖孔区布置。
步骤A2、在衬底上形成多个子像素，该多个子像素阵列排布为多列。
步骤A3、在衬底上形成多条第一信号线和多条第二信号线。该第一信号线包括：第一像素连接走线和第一绕线，第一像素连接走线与一列子像素连接，第一绕线与第一像素连接走线连接且位于绕线区内，第二信号线包括：第二像素连接走线和第二绕线，第二像素连接走线与另一列子像素连接，第二绕线与第二像素连接走线连接且位于绕线区内；
其中，第一像素连接走线和第一绕线同层设置，第二像素连接走线和第二绕线异层设置，第一绕线在衬底上的正投影与第二绕线在衬底上的正投影至少部分重合，且在衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线用于加载极性相同的电压。
综上所述，本申请实施例提供的阵列基板的制造方法，由于用于加载极性相同电压的第一信号线和该第二信号线中，位于绕线区内的第一绕线和第二绕线在衬底上的正投影部分重合。如此，在绕线区内，用于加载极性相反的电压的两条信号线之间的距离增大，产生的寄生电容较小。当采用MUX驱动控制器对子像素进行分时充电时，先完成充电的子像素连接的信号线上加载的电压，受后进行充电的子像素连接的信号线上加载的极性相反的电压的影响较小，先完成充电的子像素连接的信号线上加载的电压不会大幅度降低，提高了该阵列基板中的子像素的充电率，进而提高了该阵列基板中的子像素的亮度，避免了该阵列基板的显示画面上出现暗竖纹的现象，提高了该阵列基板的显示效果。
本申请实施例还提供了一种显示装置，该显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。该显示装置可以包括：驱动器和图5或图8示出的阵列基板。示例的，图11是本申请实施例提供的一种显示装置的结构示意图，该显示装置包括上述任意一种阵列基板，该阵列基板中的衬底具有挖孔区100a，该挖孔区100a的形状可为圆形、椭圆形或两个椭圆形并列等形状，本申请实施例对此不做限定。
该驱动器与阵列基板中的第一信号线和第二信号线连接，该驱动器用于：对在衬底上的正投影部分重合的第一绕线与第二绕线所对应的第一信号线和第二信号线加载极性相同的电压。
可选的，该驱动器还用于：同时对在衬底上的正投影部分重合的第一绕线与第二绕线所对应的第一信号线和第二信号线加载极性相同的电压，以使与该第一信号线连接的子像素，以及与第二信号线连接的子像素同时进行充电。
在本申请实施例中，显示装置还可以包括：感光传感器。该感光传感器的感光面在阵列基板上的正投影位于阵列基板中的挖孔区100a内。示例的，该感光传感器可以为摄像头或光线传感器。
需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。
在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。
如本文所述，术语“同层”是指在同一步骤中同时形成的层之间的关系，例如：当第一信号线中的像素连接走线和跨接走线为在同一层材料中执行相同图案处理的一个或多个步骤而形成时，它们处于同层中。在另一个示例中，通过同时执行形成第一信号线中的像素连接走线的步骤和形成第一信号线中的跨接走线的步骤，可以在同一层中形成第一信号线中的像素连接走线和跨接走线。术语“同层”并不总是意味着该层的厚度或横截面视图中的图层是相同的。术语“异层”是指在不在同一步骤中同时形成的层之间的关系，例如：当第二信号线中的像素连接走线和跨接走线为在不同层材料中执行不同图案处理的一个或多个步骤而形成时，它们处于异层中。术语“异层”并不总是意味着该层的厚度或横截面视图中的图层是不同的。
以上所述仅为本申请的可选的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (15)

1.一种阵列基板，其特征在于，所述阵列基板包括：
衬底，所述衬底具有挖孔区和绕线区，所述绕线区环绕所述挖孔区布置；
位于所述衬底上多个子像素，所述多个子像素阵列排布为多列；
位于所述衬底上的多条第一信号线和多条第二信号线，所述第一信号线包括：第一像素连接走线和第一绕线，所述第一像素连接走线与一列所述子像素连接，所述第一绕线与所述第一像素连接走线连接且位于所述绕线区内，所述第二信号线包括：第二像素连接走线和第二绕线，所述第二像素连接走线与另一列所述子像素连接，所述第二绕线与所述第二像素连接走线连接且位于所述绕线区内；
其中，所述第一像素连接走线和所述第一绕线同层设置，所述第二像素连接走线和所述第二绕线异层设置，所述第一绕线在所述衬底上的正投影与所述第二绕线在所述衬底上的正投影至少部分重合，且在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线用于加载极性相同的电压。
2.根据权利要求1所述的阵列基板，其特征在于，在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线用于：同时对与所述第一信号线连接的子像素，以及与所述第二信号线连接的子像素进行充电。
3.根据权利要求1所述的阵列基板，其特征在于，所述第一绕线包括：绕所述挖孔区布置的第一跨接走线，所述第二绕线包括：绕所述挖孔区布置的第二跨接走线，所述第一跨接走线在所述衬底上的正投影与所述第二跨接走线在所述衬底上的正投影至少部分重合。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一跨接走线在所述衬底上的正投影位于所述第二跨接走线在所述衬底上的正投影内，或者，所述第二跨接走线在所述衬底上的正投影位于所述第一跨接走线在所述衬底上的正投影内。
5.根据权利要求3所述的阵列基板，其特征在于，在所述多条第一信号线和所述多条第二信号线中，一条所述第一跨接走线与一条所述第二跨接走线在所述衬底上的正投影重合的面积，沿远离所述挖孔区的方向逐渐增大。
6.根据权利要求3所述的阵列基板，其特征在于，所述第一绕线还包括：与所述第一跨接走线连接的第一引线，所述第一引线的延伸方向与所述第一像素连接走线的延伸方向相同；所述第二绕线还包括：与所述第二跨接走线连接的第二引线，所述第二引线的延伸方向与所述第二像素连接走线的延伸方向相同。
7.根据权利要求1至6任一所述的阵列基板，其特征在于，所述多条第一信号线包括多组第一信号线，每组所述第一信号线包括至少两条连续排布的第一信号线，所述至少两条连续排布的第一信号线中的第一像素连接走线构成一组第一像素连接走线；
所述多条第二信号线包括多组第二信号线，每组所述第二信号线包括至少两条连续排布的第二信号线，所述至少两条连续排布的第二信号线中的第二像素连接走线构成一组第二像素连接走线；
多组所述第一像素连接走线与多组所述第二像素连接走线交替分布。
8.根据权利要求7所述的阵列基板，其特征在于，任意两条相邻的所述第一信号线用于加载极性相反的电压，任意两条相邻的所述第二信号线用于加载极性相反的电压。
9.根据权利要求1至6任一所述的阵列基板，其特征在于，所述第一信号线与所述第二像素连接走线同层设置。
10.根据权利要求9所述的阵列基板，其特征在于，所述阵列基板还包括：位于所述衬底上的多条栅线，所述第二绕线与所述栅线同层设置。
11.根据权利要求1至6任一所述的阵列基板，其特征在于，所述多个子像素包括：至少两种颜色的子像素，在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线和第二信号线所连接的子像素的种类相同。
12.根据权利要求1至6任一所述的阵列基板，其特征在于，所述阵列基板具有像素区，所述多个子像素位于所述像素区内，所述阵列基板还包括：位于所述衬底上的多条触控电极线，所述触控电极线包括：位于所述像素区内的第一触控线，以及位于所述绕线区内且与所述第一触控线连接的第二触控线，所述第一触控线与所述第二触控线异层设置。
13.根据权利要求12所述的阵列基板，其特征在于，所述第一触控线与第二像素连接走线同层设置，所述第二触控线与所述第二绕线同层设置。
14.一种显示装置，其特征在于，包括：驱动器和阵列基板；
所述阵列基板包括：权利要求1至13任一所述的阵列基板；
所述驱动器与所述阵列基板中的第一信号线和第二信号线连接，所述驱动器用于：同时对在所述衬底上的正投影部分重合的第一绕线和第二绕线所对应的第一信号线与第二信号线加载极性相同的电压，以使与所述第一信号线连接的子像素，以及与所述第二信号线连接的子像素同时进行充电。
15.根据权利要求14所述的显示装置，其特征在于，所述显示装置还包括：感光传感器，所述感光传感器的感光面在所述阵列基板中的衬底上的正投影位于所述挖孔区内。
CN202011193425.0A 2020-10-30 2020-10-30 阵列基板及其制造方法、显示装置 Active CN114442354B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202011193425.0A CN114442354B (zh) 2020-10-30 2020-10-30 阵列基板及其制造方法、显示装置
US17/342,604 US11531241B2 (en) 2020-10-30 2021-06-09 Array substrate and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011193425.0A CN114442354B (zh) 2020-10-30 2020-10-30 阵列基板及其制造方法、显示装置

Publications (2)

Publication Number Publication Date
CN114442354A true CN114442354A (zh) 2022-05-06
CN114442354B CN114442354B (zh) 2023-10-20

Family

ID=81358359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011193425.0A Active CN114442354B (zh) 2020-10-30 2020-10-30 阵列基板及其制造方法、显示装置

Country Status (2)

Country Link
US (1) US11531241B2 (zh)
CN (1) CN114442354B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI791404B (zh) * 2022-05-18 2023-02-01 友達光電股份有限公司 顯示面板

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003067695A (ja) * 2001-08-28 2003-03-07 Sharp Corp 半導体装置
CN110047901A (zh) * 2019-04-28 2019-07-23 厦门天马微电子有限公司 一种显示面板和电子设备
CN110070801A (zh) * 2019-04-30 2019-07-30 武汉天马微电子有限公司 一种显示面板及显示装置
CN111081141A (zh) * 2020-01-08 2020-04-28 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN111477672A (zh) * 2020-05-20 2020-07-31 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板和显示装置
CN111599852A (zh) * 2020-06-02 2020-08-28 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102297034B1 (ko) * 2014-12-12 2021-09-06 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
CN109416489B (zh) * 2017-04-01 2021-10-19 京东方科技集团股份有限公司 液晶阵列基板、液晶显示面板和液晶显示装置
CN109686290B (zh) * 2019-01-18 2022-04-15 合肥京东方显示技术有限公司 显示驱动装置及方法、显示装置
CN113745274A (zh) * 2020-05-29 2021-12-03 京东方科技集团股份有限公司 显示基板及显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003067695A (ja) * 2001-08-28 2003-03-07 Sharp Corp 半導体装置
CN110047901A (zh) * 2019-04-28 2019-07-23 厦门天马微电子有限公司 一种显示面板和电子设备
CN110070801A (zh) * 2019-04-30 2019-07-30 武汉天马微电子有限公司 一种显示面板及显示装置
CN111081141A (zh) * 2020-01-08 2020-04-28 昆山国显光电有限公司 阵列基板、显示面板及显示装置
CN111477672A (zh) * 2020-05-20 2020-07-31 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示面板和显示装置
CN111599852A (zh) * 2020-06-02 2020-08-28 京东方科技集团股份有限公司 一种显示面板、显示装置及显示面板的制作方法

Also Published As

Publication number Publication date
CN114442354B (zh) 2023-10-20
US20220137471A1 (en) 2022-05-05
US11531241B2 (en) 2022-12-20

Similar Documents

Publication Publication Date Title
US11385752B2 (en) Touch module, touch display substrate and touch display device
CN110518037B (zh) 一种显示面板及显示装置
CN113383382B (zh) 阵列基板、显示面板、拼接显示面板及显示驱动方法
CN210349260U (zh) 显示面板、显示装置
CN211348942U (zh) 阵列基板及显示装置
US11211012B2 (en) Display panel and manufacturing method thereof, and display device
US20230371324A1 (en) Display panel and display device
JP4988378B2 (ja) 液晶表示装置
CN107491213A (zh) 显示面板和显示装置
US20220317495A1 (en) Array substrate and display device
US20220376003A1 (en) Display panel and display apparatus
US20210215964A1 (en) Display substrate and display device
US20220320260A1 (en) Display panel and display device
CN112130698B (zh) 一种显示面板及显示装置
US20230316985A1 (en) Display panel, method of manufacturing the same, and display device
CN114442354B (zh) 阵列基板及其制造方法、显示装置
CN215266306U (zh) 显示面板及显示装置
WO2021227025A1 (zh) 一种显示面板及其制作方法、显示装置
CN114937684A (zh) 一种显示面板及显示装置
CN109493739B (zh) 一种显示面板及显示装置
WO2012040946A1 (zh) 液晶显示面板及其制造方法
CN115104186A (zh) 显示基板、显示面板、显示装置
WO2022087987A9 (zh) 阵列基板、液晶显示面板及显示装置
US20240138220A1 (en) Display panel and display apparatus
CN117957941A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant