CN114424270A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114424270A
CN114424270A CN201980100462.1A CN201980100462A CN114424270A CN 114424270 A CN114424270 A CN 114424270A CN 201980100462 A CN201980100462 A CN 201980100462A CN 114424270 A CN114424270 A CN 114424270A
Authority
CN
China
Prior art keywords
wiring
transistor
capacitor
display device
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201980100462.1A
Other languages
English (en)
Other versions
CN114424270B (zh
Inventor
小林史幸
酒井保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN114424270A publication Critical patent/CN114424270A/zh
Application granted granted Critical
Publication of CN114424270B publication Critical patent/CN114424270B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置，其具有多个包含保持电容器及驱动晶体管(Td)的像素电路，在与行方向相邻的两个像素电路(PK1、PK2)中，在电容布线(CS)形成在俯视时包围第一触点孔(H1)的第一开口(K1)，并且在电容电极(CE)和电容布线(CS)的重叠部构成保持电容器的至少一部分，电容布线(CS)包含位于相邻的两个第一开口之间的第二开口(K2)和经由第二开口在列方向上相对的第一连接布线(CJ1)和第二连接布线(CJ2)。

Description

显示装置
技术领域
本发明涉及一种显示装置。
背景技术
在专利文献1中，公开了一种在包含控制发光元件的亮度的驱动晶体管、保持电容器、以及初始化晶体管的像素电路中，经由保持电容器连接驱动晶体管的栅极以及电源布线的结构。
现有技术文献
专利文献
专利文献1：日本国公开特许公报「特开2015-49335」
发明内容
发明要解决的问题
在电源布线的布线电阻较大的情况下，电源电压产生变动，对发光元件的亮度控制造成不良影响。
用于解决问题的手段
本发明的一方面涉及的显示装置，具有多个像素电路，所述像素电路包括保持电容器、驱动晶体管以及初始化晶体管，具备半导体层、栅极绝缘膜、第一布线层、第一无机绝缘膜、第二布线层、第二无机绝缘膜、第三布线层，各像素电路包括：对应所述驱动晶体管设置的电容电极；与所述初始化晶体管的一个导通端子电连接的连接布线，在行方向相邻的两个像素电路共用电容布线，所述电容电极包含在第一布线层中，所述电容布线包含在第二布线层中，所述连接布线包含在第三布线层中，所述连接布线经由设置在所述第一无机绝缘膜和所述第二无机绝缘膜中的第一接触孔与所述电容电极电连接，在所述两个像素电路的各个中，在所述电容布线上形成有俯视时包围所述第一接触孔的第一开口，并且在所述电容电极和所述电容布线的重叠部构成所述保持电容器的至少一部分，所述电容布线包括位于相邻的两个第一开口之间的第二开口；和通过所述第二开口在列方向上相对的第一连接布线和第二连接布线。
发明效果
根据本发明的一方面，能够减少由所述电容布线的布线电阻。
附图说明
图1的(a)是表示第一实施方式的显示装置的结构的平面图，图1的(b)是表示第一实施方式的显示装置的结构的截面图。
图2是表示第一实施方式的像素电路的结构的电路图。
图3的(a)是表示像素电路的结构的平面图，图3的(b)是表示电容布线的结构的平面图。
图4的(a)为图3的a-a线的截面图，图4的(b)为图3的b-b线的截面图，图4的(c)为图3的c-c线的截面图。
图5的(a)是表示保持电容器的平面图，图5的(b)是表示驱动晶体管的平面图。
图6的(a)是表示电容布线的变形例的平面图，图6的(b)是表示电容布线的比较例的平面图。
图7是表示第二实施方式的像素电路的结构的电路图。
图8的(a)是表示像素电路的结构的平面图，图8的(b)是表示电容布线的结构的平面图。
图9的(a)是表示保持电容器的平面图，图9的(b)是表示多个驱动晶体管的平面图。
图10的(a)是表示第二实施方式的电容布线的平面图，图10的(b)是表示比较例的电容布线的平面图。
具体实施方式
〔第一实施方式〕
图1的(a)是表示第一实施方式的显示装置的结构的示意图，图1的(b)是表示第一实施方式的显示装置的结构的截面图。如图1所示，在显示装置2中，在基板12上依次形成有阻挡层3、薄膜晶体管层4、顶部发光(向上层侧发光)型的发光元件层5以及密封层6，在显示区域DA中设置有分别包含发光元件Ex的多个像素电路PK1，PK2以及多个布线(包括扫描信号线Gn、数据信号线DL、电容布线CS。在包围显示区域DA的边框区域NA设置端子部和各种驱动器等。
基板12是玻璃基板或以聚酰亚胺等树脂为主要成分的柔性基材，例如，也可以由2层聚酰亚胺膜及夹在该些之间的无机膜构成基板12。阻挡层(底涂层)3是防止水、氧等异物的侵入的无机绝缘层，例如能够使用氮化硅、氧化硅等构成。
薄膜晶体管层4包括:比阻挡层3更上层的半导体层PS；比半导体层PS更上层的栅极绝缘膜16；比栅极绝缘膜16更上层的第一布线层M1(包括扫描信号线Gn)；比第一布线层M1更上层的第一无机绝缘膜18；比第一无机绝缘膜18更上层的第二布线层M2(包括电容布线、初始化电源线IL)；比第二布线层M2更上层的第二无机绝缘膜20；比第二无机绝缘膜20更上层的第三布线层M3(包括数据信号线DL)；以及比第三布线层M3更上层的平坦化膜21。
半导体层PS例如是低温形成的多晶硅(LTPS)，晶体管构成为第一布线层M1中包含的栅极与半导体层PS的沟道夹着栅极绝缘膜16。关于半导体层PS，可以将晶体管的沟道以外的区域导体化。
第一布线层、第二布线层及第三布线层例如由包含铝、钨、钼、钽、铬、钛及铜中的至少一种的金属的单层膜或多层膜构成。
栅极绝缘膜16、第一无机绝缘膜18以及第二无机绝缘膜20可以由例如通过CVD法形成的氧化硅(SiOx)膜、氮化硅(SiNx)膜或它们的层叠膜构成。平坦化膜21能够由例如聚酰亚胺、丙烯酸树脂等能够涂布的有机材料构成。
发光元件层5包括:比平坦化膜21更上层的第一电极(下部电极)22、覆盖第一电极22的边缘的绝缘性的边缘覆盖膜23、比边缘覆盖膜23更上层的EL(电致发光)层24、比EL层24更上层的第二电极(上部电极)25。边缘覆盖膜23例如通过在涂覆了聚酰亚胺、丙烯酸树脂等有机材料后利用光刻进行图案化而形成。
发光元件层5例如形成发射不同颜色的光的多个发光元件Ex，各发光元件包括岛状的第一电极22、EL层24(包括发光层Ek)和第二电极25。第二电极25是多个发光元件共用的整体状的共用电极。
发光元件Ex例如可以是包含有机层作为发光层的OLED(有机发光二极管)，也可以是包含量子点层作为发光层的QLED(量子点发光二极管)。
EL层24例如构成为从下层侧依次层叠空穴注入层、空穴传输层、发光层Ek、电子传输层、电子注入层。发光层通过蒸镀法或喷墨法、光刻法，在边缘覆盖膜23的开口(每个子像素)形成岛状。其他层为岛状或整体(共用层)地形成。另外，也可以构成为不形成空穴注入层、空穴输送层、电子输送层、电子注入层中的一个以上的层。
第一电极22(阳极)由例如ITO(Indium Tin Oxide)和Ag(银)或包含Ag的合金的层叠构成，为光反射性电极。第二电极25(阴极)例如由镁银合金等金属薄膜构成，具有透光性。
在发光元件Ex为OLED的情况下，通过第一电极22和第二电极25间的驱动电流，空穴和电子在发光层Ek内复合，在由此产生的激子迁移到基底状态的过程中发射光。在发光元件Ex为QLED的情况下，通过第一电极22以及第二电极25之间的驱动电流使空穴和电子在发光层Ek内复合，由此产生的激子从量子点的导带能级(conduction band)向价带能级(valence band)跃迁的过程中发出光(荧光)。
覆盖发光元件层5的密封层6是防止水、氧等异物渗入发光元件层5的层，例如可以由两层无机密封膜26、28和在它们之间形成的有机膜27构成。
功能膜39例如具有触摸传感器功能、光学补偿功能、保护功能的至少一种。
图2是示出像素电路PK的结构的电路图。图3的(a)是表示像素电路PK的结构的平面图，图3的(b)是表示电容布线的结构的平面图。图4的(a)为图3的a-a线的截面图，图4的(b)为图3的b-b线的截面图，图4的(c)为图3的c-c线的截面图。图5的(a)是表示保持电容器的平面图，图5的(b)是表示驱动晶体管的平面图。
在图3中，关于像素电路PK，从左开始示出了3个像素电路PK-1、PK-2、PK-3。以下，有时将“-1”、“-2”和“-3”分别表示为与第一子像素、第二子像素、第三子像素对应的符号。这些像素电路PK分别对应于第一子像素、第二子像素、第三子像素，这些子像素分别独立地发出例如红色、绿色、蓝色的颜色的光，作为一个像素显示颜色。将与第一子像素、第二子像素、第三子像素对应的第一电极22在图3(a)中分别表示为22-1、22-2、22-3。
像素电路PK包括:发光元件Ex、保持电容器Cp、栅极与前级的放电控制线Fn-1连接的初始化晶体管Ti、栅极与本级的扫描信号线Gn连接的阈值控制晶体管Ts、栅极与本级的扫描信号线Gn连接的写入控制晶体管Tw、驱动晶体管Td、栅极与本级的发光控制线En连接的电源供给晶体管Tp、栅极与本级的发光控制线En连接的发光控制晶体管Te、栅极与本级的放电控制线Fn连接的放电晶体管Tf。
放电控制线Fn-1·Fn、扫描信号线Gn及发光控制线En在行方向(X方向)上延伸。这些布线形成于第一布线层M1或第二布线层M2或M1、M2两者。另外，在形成于第二布线层M2的情况下，至少作为栅极发挥作用的部分更换为第一布线层M1。在本实施方式中，如图4的(a)以及图4的(b)所示，成为隔着第一无机绝缘膜而形成在第一布线层M1以及第二布线层M2的双方的层叠布线(下侧布线以及上侧布线)，下侧布线以及上侧布线经由未图示的接触孔电连接。
初始化晶体管Ti由栅极彼此电连接的串联连接的2个p型晶体管构成。阈值控制晶体管Ts由栅极彼此电连接的串联连接的2个p型晶体管构成。电源供给晶体管Tp由栅极彼此电连接的并联连接的2个p型晶体管构成。发光控制晶体管Te由栅极彼此电连接的并联连接的2个p型晶体管构成。写入控制晶体管Tw、驱动晶体管Td和放电晶体管Tf分别是p型晶体管。
驱动晶体管Td的栅极经由电容元件Cp与电容布线CS连接，并且经由初始化晶体管Ti与初始化电源线IL连接。
驱动晶体管Td的源极经由写入控制晶体管Tw与数据信号线DL连接，并且经由电源供给晶体管Tp与第一电源布线PL连接。驱动晶体管Td的漏极经由发光控制晶体管Te而与发光元件Ex的阳极连接，并且经由阈值控制晶体管Ts而与驱动晶体管Td的栅极连接。发光元件Ex的节点经由放电晶体管Tf与初始化电源线IL连接。发光元件Ex的阴极与低电压(ELVSS)侧的第二电源布线QL电连接。
初始化电源线IL形成于第二布线层M2，沿行方向(X方向)延伸。数据信号线DL、第一电源布线PL以及第二电源布线QL分别形成于第三布线层M3，并沿列方向(y方向)延伸。
像素电路PK具有将与驱动晶体管Td对应地设置的电容电极CE和初始化晶体管Ti的一个导通端子(半导体层PS的导体区域)电连接的连接布线SH。而且，还具有将放电晶体管Tf的一个导通端子与发光控制晶体管Te的一个导通端子电连接的连接电极SE，如后所述，连接电极SE与第一电极22电连接。电容电极CE也作为驱动晶体管Td的栅极(控制电极)发挥功能。
在行方向(X方向)上相邻的3个像素电路PK-1、PK-2、PK-3共用电容布线CS。电容电极CE包含于第一布线层M1，电容布线CS包含于第二布线层M2，连接布线SH及连接电极SE包含于第三布线层M3。
连接布线SH经由设置于第一无机绝缘膜18和第二无机绝缘膜20的第一接触孔H1与电容电极CE电连接，并且经由栅极绝缘膜16、设置于第一无机绝缘膜18和第二无机绝缘膜20的第四接触孔H4与阈值控制晶体管Ts的一个导通端子(半导体层PS的导体区域)电连接。另外，连接布线SH经由第四接触孔H4与初始化晶体管Ti的一个导通端子(半导体层PS的导体区域)电连接。
电容布线CS经由设置于第二无机绝缘膜20的第二接触孔H2与高电压(ELVDD)侧的第一电源布线PL连接，作为ELVDD布线发挥功能。连接电极SE通过设置于平坦化膜21的第三接触孔H3与第一电极22(发光元件Ex的阳极)电连接。
在通过像素电路PK-1、PK-2、PK-3的电容布线CS中，形成有俯视时包围第一接触孔H1的第一开口K1，并且在电容电极CE和电容布线CS的重叠部(图5的(a)的阴影区域)构成保持电容器Cp。
如图3(b)及图4所示，梯子形状的电容布线CS包括:位于相邻的两个第一开口K1之间的第二开口K2；以及经由第二开口K2与列方向(y方向)相对的第一连接布线CJ1及第二连接布线CJ2。图3(b)中，左侧的第一开口Kl(Kl-l)与第一子像素对应，右侧的第一开口Kl(Kl-2)与第二子像素对应。左侧的第二开口K2(K2-1)夹在第一子像素的第一开口K1(K1-1)与第二子像素的第一开口K1(K1-2)之间，右侧的第二开口K2(K2-2)夹在第二子像素的第一开口K1(K1-2)与第三子像素的第一开口K1(K1-3)之间。
如图3所示，电容布线CS包括比第一开口K1位于更外侧且在列方向上相对的第一对置部CT1和第二对置部CT2，第一连接布线CJ1的外侧边缘(外侧面)和在行方向上与第一连接布线CJ1相邻的两个第一对置部CT1的外侧边缘(外侧面)分别共面，第二连接布线CJ2的外侧边缘(外侧面)和在行方向上与第二连接布线CJ2相邻的两个第二对置部CT2的外侧边缘(外侧面)分别共面。所谓共面，是指在两条布线的外侧面没有阶差，平坦地连接。第一连接布线CJ1与第一对置部CT1的宽度(y方向的尺寸)相同，第二连接布线CJ2与第二对置部CT2的宽度相同。
第一电源布线PL构成为与第一开口K1重叠的部分的宽度wb大于位于列方向上相邻的两个像素电路之间的部分的宽度ws。通过该结构，能够减少寄生电容，并且能够减小电流较多地流动的第一电源布线PL的布线电阻。数据信号线DL与第二开口K2重叠。根据该结构，由于不与相当于电容布线CS的整个宽度的区域重叠，因此能够降低寄生电容，并能够降低信号的波动。
如图4、图5所示，关于驱动晶体管Td的沟道CN(半导体层PS与电容电极CE的重叠部)，沟道宽度CW(列方向的尺寸)大于沟道长度CL(行方向的尺寸)(例如CW＞CL×2)。电容电极CE为矩形，沟道宽度的方向(列方向)的尺寸比沟道长度的方向(行方向)大。由此，能够使大的电流在驱动晶体管Td流动。
图6的(a)是表示电容布线的变形例的平面图，图6的(b)是表示电容布线的比较例的平面图。通过形成第一连接布线CJ1及第二连接布线CJ2，与如图6的(b)所示的使电容布线的外侧边缘的一部分向内侧凹陷的比较例相比，能够使电容布线CS的布线电阻降低，即使在驱动晶体管Td流动大电流的情况下，也能够使电容布线CS的电位(ELVDD)稳定化。
图3(b)中，第一连接布线CJ1的宽度(y方向的尺寸)和第一对置部CT1的宽度(y方向的尺寸)相等，第二连接布线CJ2的宽度(y方向的尺寸)和第二对置部CT2的宽度(y方向的尺寸)相等，但并不限于此。为了降低数据信号线DL与电容布线CS之间的寄生电容，如图6的(a)所示，也能够使第一连接布线CJ1的宽度(y方向的尺寸)比第一对置部CT1的宽度(y方向的尺寸)小，使第二连接布线CJ2的宽度(y方向的尺寸)比第二对置部CT2的宽度(y方向的尺寸)小。
〔第二实施方式〕
图7是表示第二实施方式的像素电路的结构的电路图。图8的(a)是表示像素电路的结构的平面图，图8的(b)是表示电容布线的结构的平面图。图9的(a)是表示保持电容器的平面图，图9的(b)是表示多个驱动晶体管的平面图。第二实施方式中的像素电路(PK1、PK2)具有并联连接的多个驱动晶体管(第一晶体管Td1、第二晶体管Td2、第三晶体管Td3、第四晶体管Td4)和与第一晶体管Td1～第四晶体管Td4对应地设置的多个电容电极CE1～CE4，在行方向上相邻的2个像素电路PK1、PK2共用与电容电极CE1～CE4分别重叠的4条电容布线CS1～CS4。
具体而言，初始化晶体管Ti的一个导通端子与连接布线SH电连接，在列方向上排列的电容电极CE1～CE4经由4个接触孔H1与连接布线SH电连接。
在作为第一晶体管Td1的栅极的电容电极CE1与电容布线CS1的重叠部形成电容C1，作为第二晶体管Td2的栅极的电容电极CE2与电容布线CS2重叠，作为第三晶体管Td3的栅极的电容电极CE3与电容布线CS3重叠，作为第四晶体管Td4的栅极的电容电极CE4与电容布线CS4重叠。
此外，电容布线CS1、电容布线CS2、电容布线CS3、电容布线CS4经由第二接触孔H2与第一电源布线PL电连接。如图9的(a)所示，通过形成于电容电极CE1与电容布线CS1的重叠部((图9(a)的阴影区域)的电容器C1、形成于电容电极CE2与电容布线CS2的重叠部((图9(a)的阴影区域)的电容器C2、形成于电容电极CE3与电容布线CS3的重叠部((图9(a)的阴影区域)的电容器C3、形成于电容电极CE4与电容布线CS4的重叠部((图9(a)的阴影区域)的电容器C4的合成(4个电容器C1～C4的并联连接)，构成像素电路PK的电容器Cp。
如图8所示，梯子形状的电容布线CS1包括:在俯视中包围第一接触孔H1的第一开口K1、位于相邻的两个第一开口K1之间的第二开口K2、经由第二开口K2与列方向(y方向)相对的第一连接布线CJ1和第二连接布线CJ2。
电容布线CS1包括比第一开口K1位于更外侧且在列方向上相对的第一对置部CT1和第二对置部CT2，第一连接布线CJ1的外侧边缘(外侧面)和在行方向上与第一连接布线CJ1相邻的两个第一对置部CT1的外侧边缘(外侧面)分别共面，第二连接布线CJ2的外侧边缘(外侧面)和在行方向上与第二连接布线CJ2相邻的两个第二对置部CT2的外侧边缘(外侧面)分别共面。第一连接布线CJ1与第一对置部CT1的宽度(y方向的尺寸)相同(例如4.5μm)，第二连接布线CJ2与第二对置部CT2的宽度相同(例如4.5μm)。
第一电源布线PL构成为与第一开口K1重叠的部分的宽度大于位于列方向上相邻的两个像素电路之间的部分的宽度。数据信号线DL与第二开口K2重叠。
如图8以及图9所示，关于驱动晶体管Td1的沟道CN(半导体层PS和电容电极CE1的重叠部)，沟道宽度CW(列方向的尺寸，例如22.7μm)大于沟道长度CL(行方向的尺寸，例如20.5μm)。电容电极CE为矩形，沟道宽度的方向(列方向)的尺寸比沟道长度的方向(行方向)大。第一开口K1为矩形，沟道宽度的方向的尺寸(例如30.1μm)大于沟道长度的方向的尺寸(例如14.5μm)。
电容电极CE2～CE4也与电容电极CE1为相同结构，电容布线CS2～CS4也与电容布线CS1为相同结构，第二晶体管Td2～第四晶体管Td4也与第一晶体管Td1为相同结构。
并联连接的第一晶体管Td1～第四晶体管Td4在列方向上排列，栅极彼此相互连接，源极彼此相互连接，漏极彼此相互连接。具体而言，第一晶体管Td1和第二晶体管Td2共用半导体层PS的源极区域SSa，第二晶体管Td2和第三晶体管Td3共用半导体层PS的漏极区域SD，第三晶体管Td3和第四晶体管Td4共用半导体层PS的源极区域SSb。由此，能使大电流流过第一晶体管Td1
Figure BDA0003546236830000131
第四晶体管Td4。
如图8的(b)所示，通过在各电容布线CS1～CS4形成第一连接布线CJ1及第二连接布线CJ2，与图9那样的比较例相比，能够降低电容布线CS1～CS4的布线电阻，即使在第一晶体管Td1～第四晶体管Td4流过大的电流的情况下，也能够使电容布线CS1～CS4的电位(ELVDD)稳定化。
图10的(a)是表示第二实施方式的电容布线的平面图，图10的(b)是表示比较例的电容布线的平面图。图10的(a)的第二实施方式(梯子型的电容布线)以及图10的(b)的比较例(使外侧边缘的一部分向内侧凹陷而成的电容布线)中，例如，通过构成为a2＝b2、a3＝b3、a4＝b4、a5＝b5、a6＝b6、a7＝b7、b1+b8(外侧边缘的凹陷量)+b9(外侧边缘的凹陷量)＝b2＝a2、b1＝a3×2，能够使第二实施方式的电容布线CS1的电阻值与比较例的电容布线的电阻值低5％左右。
上述的各实施方式以例示及说明为目的，并非以限定为目的。基于这些例示及说明，本领域技术人员应当明白能够进行多种变形方式。
〔总结〕
〔方面1〕
一种显示装置，具有多个像素电路，所述像素电路包括保持电容器、驱动晶体管以及初始化晶体管，
从基板依次具备半导体层、栅极绝缘膜、第一布线层、第一无机绝缘膜、第二布线层、第二无机绝缘膜、第三布线层，各像素电路包括：
第一布线层中包含的岛状的电容电极；
第二布线层中包含的沿行方向延伸的电容布线；
第三布线层中包含的、与所述初始化晶体管的一个导通端子和所述电容电极电连接的连接布线，
所述电容布线与在行方向上相邻的两个像素电路的电容布线电连接，
所述连接布线通过设置于所述第一无机绝缘膜以及所述第二无机绝缘膜的第一接触孔与所述电容电极电连接，
在所述两个像素电路的各个中，在所述电容布线上形成有俯视时包围所述第一接触孔的第一开口，并且在所述电容电极和所述电容布线隔着所述第一无机绝缘膜重叠的重叠部构成所述保持电容器，
所述电容布线包括位于在行方向相邻的两个第一开口之间的第二开口；和通过所述第二开口在列方向上相对的第一连接布线和第二连接布线。
〔方面2〕
如方面1所述的显示装置，其中，所述电容布线包括俯视时隔着所述第一开口在列方向上相对的第一对置部和第二对置部，所述第一连接布线的外侧边缘与在行方向上相邻的所述第一对置部的外侧边缘共面，所述第二连接布线的外侧边缘与在行方向上相邻的所述第二对置部的外侧边缘共面。
〔方面3〕
如方面2所述的显示装置，其中，所述第一连接布线的宽度与所述第一对置部的宽度相等，
所述第二连接布线的宽度与所述第二对置部的宽度相等。
〔方面4〕
如方面2所述的显示装置，所述第一连接布线的宽度比所述第一对置部的宽度小，
所述第二连接布线的宽度比所述第二对置部的宽度小。
〔方面5〕
如方面3或者4所述的显示装置，所述第一连接布线的宽度与所述第二连接布线的宽度相等。
〔方面6〕
如方面1至5中任一项所述的显示装置，具备与所述第二开口重叠的数据信号线。
〔方面7〕
如方面1至6中任一项所述的显示装置，所述电容电极为所述驱动晶体管的控制电极，
所述驱动晶体管的沟道宽度大于沟道长度。
〔方面8〕
如方面7所述的显示装置，所述电容电极在所述沟道宽度的方向上的尺寸比所述沟道长度的方向上的尺寸大。
〔方面9〕
如方面7所述的显示装置，所述第一开口在所述沟道宽度的方向上的尺寸比所述沟道长度的方向的尺寸大。
〔方面10〕
如方面1至9中任一项所述的显示装置，在所述第三布线层中包括第一电源布线，
所述电容布线通过设置于所述第二无机绝缘膜的第二接触孔与所述第一电源布线电连接。
〔方面11〕
如方面10所述的显示装置，在列方向上延伸的所述第一电源布线的与所述第一开口重叠的部分的宽度比与在列方向上与相邻的两个像素电路之间重叠的部分的宽度大。
〔方面12〕
如方面1至11中任一项所述的显示装置，各像素电路具有:包括上述驱动晶体管且并联连接的多个驱动晶体管；以及与所述多个驱动晶体管对应地设置并包含所述电容电极的多个电容电极，在行方向上相邻的两个像素电路共用与所述多个电容电极重叠的多个电容布线。
〔方面13〕
如方面12所述的显示装置，所述多个电容电极与所述连接布线电连接。
〔方面14〕
如方面12所述的显示装置，所述多个驱动晶体管包括沿列方向排列的第一晶体管和第二晶体管，
所述第一晶体管和所述第二晶体管共用半导体层的源极区域。
〔方面15〕
如方面14述的显示装置，所述多个驱动晶体管包括沿列方向排列的第一晶体管、第二晶体管和第三晶体管，
所述第二晶体管和所述第三晶体管共用半导体层的漏极区域。
〔方面16〕
如方面15述的显示装置，所述多个驱动晶体管包括沿列方向排列的第一晶体管、第二晶体管、第三晶体管和第四三晶体管，所述第三晶体管和所述第四晶体管共用半导体层的源极区域。
附图标记说明
2 显示装置
4 薄膜晶体管层；
5 发光元件层
6 密封层
12 基板
16 栅极绝缘膜
18 第一无机绝缘膜
20 第二无机绝缘膜
21 平坦化膜
22 第一电极
23 边缘覆盖膜
24 EL层
25 第二电极
CE 电容电极
CS 电容布线
CS1～CS4 电容布线
K1 第一开口
K2 第二开口
CJ1 第一连接布线
CJ2 第二连接布线
CT1 第一对置部
CT2 第二对置部
Td 驱动晶体管
Td1～Td4 第一晶体管～第四晶体管
Cp 保持电容器
DL 数据信号线
PL 第一电源布线

Claims (16)

1.一种显示装置，具有多个像素电路，所述像素电路包括保持电容器、驱动晶体管以及初始化晶体管，其特征在于，
从基板依次具备半导体层、栅极绝缘膜、第一布线层、第一无机绝缘膜、第二布线层、第二无机绝缘膜、第三布线层，
各像素电路包括：
第一布线层中包含的岛状的电容电极；
第二布线层中包含的沿行方向延伸的电容布线；
第三布线层中包含且与所述初始化晶体管的一个导通端子和所述电容电极电连接的连接布线，
所述电容布线与在行方向上相邻的两个像素电路的电容布线电连接，
所述连接布线通过设置于所述第一无机绝缘膜以及所述第二无机绝缘膜的第一接触孔与所述电容电极电连接，
在所述两个像素电路的各个中，在所述电容布线上形成有俯视时包围所述第一接触孔的第一开口，并且在所述电容电极和所述电容布线隔着所述第一无机绝缘膜重叠的重叠部构成所述保持电容器，
所述电容布线包括位于在行方向相邻的两个第一开口之间的第二开口；和通过所述第二开口在列方向上相对的第一连接布线和第二连接布线。
2.如权利要求1所述的显示装置，其特征在于，所述电容布线包括俯视时隔着所述第一开口在列方向上相对的第一对置部和第二对置部，
所述第一连接布线的外侧边缘与在行方向上相邻的所述第一对置部的外侧边缘共面，
所述第二连接布线的外侧边缘与在行方向上相邻的所述第二对置部的外侧边缘共面。
3.如权利要求2所述的显示装置，其特征在于，所述第一连接布线的宽度与所述第一对置部的宽度相等，
所述第二连接布线的宽度与所述第二对置部的宽度相等。
4.如权利要求2所述的显示装置，其特征在于，所述第一连接布线的宽度比所述第一对置部的宽度小，
所述第二连接布线的宽度比所述第二对置部的宽度小。
5.如权利要求3或者4所述的显示装置，其特征在于，所述第一连接布线的宽度与所述第二连接布线的宽度相等。
6.如权利要求1至5中任一项所述的显示装置，其特征在于，具备与所述第二开口重叠的数据信号线。
7.如权利要求1至6中任一项所述的显示装置，其特征在于，所述电容电极为所述驱动晶体管的控制电极，
所述驱动晶体管的沟道宽度大于沟道长度。
8.如权利要求7所述的显示装置，其特征在于，所述电容电极在所述沟道宽度的方向上的尺寸比所述沟道长度的方向上的尺寸大。
9.如权利要求7所述的显示装置，其特征在于，所述第一开口在所述沟道宽度的方向上的尺寸比所述沟道长度的方向的尺寸大。
10.如权利要求1至9中任一项所述的显示装置，其特征在于，在所述第三布线层中包括第一电源布线，
所述电容布线通过设置于所述第二无机绝缘膜的第二接触孔与所述第一电源布线电连接。
11.如权利要求10所述的显示装置，其特征在于，在列方向上延伸的所述第一电源布线的与所述第一开口重叠的部分的宽度比与在列方向上与相邻的两个像素电路之间重叠的部分的宽度大。
12.如权利要求1至11中任一项所述的显示装置，其特征在于，各像素电路具有:包括上述驱动晶体管且并联连接的多个驱动晶体管；以及与所述多个驱动晶体管对应地设置并包含所述电容电极的多个电容电极，
在行方向上相邻的两个像素电路共用与所述多个电容电极重叠的多个电容布线。
13.如权利要求12所述的显示装置，其特征在于，所述多个电容电极与所述连接布线电连接。
14.如权利要求12所述的显示装置，其特征在于，所述多个驱动晶体管包括沿列方向排列的第一晶体管和第二晶体管，
所述第一晶体管和所述第二晶体管共用半导体层的源极区域。
15.如权利要求14所述的显示装置，其特征在于，所述多个驱动晶体管包括沿列方向排列的第一晶体管、第二晶体管和第三晶体管，
所述第二晶体管和所述第三晶体管共用半导体层的漏极区域。
16.如权利要求15所述的显示装置，其特征在于，所述多个驱动晶体管包括沿列方向排列的第一晶体管、第二晶体管、第三晶体管和第四晶体管，
所述第三晶体管和所述第四晶体管共用半导体层的源极区域。
CN201980100462.1A 2019-09-30 2019-09-30 显示装置 Active CN114424270B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/038620 WO2021064820A1 (ja) 2019-09-30 2019-09-30 表示装置

Publications (2)

Publication Number Publication Date
CN114424270A true CN114424270A (zh) 2022-04-29
CN114424270B CN114424270B (zh) 2023-07-11

Family

ID=75337831

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980100462.1A Active CN114424270B (zh) 2019-09-30 2019-09-30 显示装置

Country Status (3)

Country Link
US (1) US20220344429A1 (zh)
CN (1) CN114424270B (zh)
WO (1) WO2021064820A1 (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009109853A (ja) * 2007-10-31 2009-05-21 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
US20110037689A1 (en) * 2008-05-28 2011-02-17 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method of active matrix substrate, liquid crystal panel, manufacturing method of liquid crystal panel, liquid crystal display apparatus, liquid crystal display unit, and television receiver
CN102239441A (zh) * 2008-12-09 2011-11-09 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机
CN102576722A (zh) * 2010-09-29 2012-07-11 松下电器产业株式会社 El显示面板、el显示装置以及el显示面板的制造方法
US20120249906A1 (en) * 2011-04-01 2012-10-04 Seiko Epson Corporation Electro-optic device, electronic device, and method of manufacturing electro-optic device
JP2012252033A (ja) * 2011-05-31 2012-12-20 Seiko Epson Corp 電気光学装置および電子機器
CN104752479A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光二极管显示器及其制造方法
US20160204177A1 (en) * 2015-01-08 2016-07-14 Samsung Display Co., Ltd. Display apparatus
CN107346777A (zh) * 2016-04-26 2017-11-14 株式会社日本有机雷特显示器 有源矩阵显示装置
CN109389944A (zh) * 2017-08-08 2019-02-26 株式会社日本有机雷特显示器 有源矩阵显示装置
US20190267573A1 (en) * 2018-02-28 2019-08-29 Samsung Display Co., Ltd. Display device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5381836B2 (ja) * 2010-03-17 2014-01-08 カシオ計算機株式会社 画素回路基板、表示装置、電子機器、及び表示装置の製造方法
KR102482822B1 (ko) * 2017-10-24 2022-12-30 삼성디스플레이 주식회사 표시 장치

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009109853A (ja) * 2007-10-31 2009-05-21 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
US20110037689A1 (en) * 2008-05-28 2011-02-17 Sharp Kabushiki Kaisha Active matrix substrate, manufacturing method of active matrix substrate, liquid crystal panel, manufacturing method of liquid crystal panel, liquid crystal display apparatus, liquid crystal display unit, and television receiver
CN102239441A (zh) * 2008-12-09 2011-11-09 夏普株式会社 有源矩阵基板、液晶面板、液晶显示单元、液晶显示装置、电视接收机
CN102576722A (zh) * 2010-09-29 2012-07-11 松下电器产业株式会社 El显示面板、el显示装置以及el显示面板的制造方法
US20120249906A1 (en) * 2011-04-01 2012-10-04 Seiko Epson Corporation Electro-optic device, electronic device, and method of manufacturing electro-optic device
JP2012252033A (ja) * 2011-05-31 2012-12-20 Seiko Epson Corp 電気光学装置および電子機器
CN104752479A (zh) * 2013-12-31 2015-07-01 乐金显示有限公司 有机发光二极管显示器及其制造方法
US20160204177A1 (en) * 2015-01-08 2016-07-14 Samsung Display Co., Ltd. Display apparatus
CN107346777A (zh) * 2016-04-26 2017-11-14 株式会社日本有机雷特显示器 有源矩阵显示装置
CN109389944A (zh) * 2017-08-08 2019-02-26 株式会社日本有机雷特显示器 有源矩阵显示装置
US20190267573A1 (en) * 2018-02-28 2019-08-29 Samsung Display Co., Ltd. Display device

Also Published As

Publication number Publication date
WO2021064820A1 (ja) 2021-04-08
CN114424270B (zh) 2023-07-11
US20220344429A1 (en) 2022-10-27

Similar Documents

Publication Publication Date Title
US9899461B2 (en) Organic light-emitting diode display
CN112385313B (zh) 显示设备
US10243033B2 (en) Organic light emitting diode display and manufacturing method thereof
US10756310B2 (en) Display device
US10847739B2 (en) Display device having larger openings on inner sides of anode electrodes in display region than on inner sides of anode electrodes in peripheral display region
US11903266B2 (en) Display apparatus including a thin-film transistor including a silicon semiconductor and a thin-film transistor including an oxide semiconductor
JP2018005160A (ja) 表示装置
US11538894B2 (en) Display device with overlapped wiring lines at periphery of cutout region
CN114424270B (zh) 显示装置
JP7291229B2 (ja) 表示装置
US10777633B2 (en) Display device, display device manufacturing method, and display device manufacturing apparatus
US20220005896A1 (en) Display device
CN112018259A (zh) 显示装置
JP7280962B2 (ja) 表示装置
US11903264B2 (en) Display device
US20240237416A9 (en) Display device
US11963416B2 (en) Display device
US20220310773A1 (en) Display device with dual-layer voltage transmitting lines
US10700148B2 (en) Display device
CN111919510B (zh) 显示设备
KR20240065735A (ko) 표시 장치
US20220181577A1 (en) Display device
US20210036092A1 (en) Display device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant