CN114400292B - 显示面板及其制备方法、显示装置 - Google Patents
显示面板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN114400292B CN114400292B CN202210042844.7A CN202210042844A CN114400292B CN 114400292 B CN114400292 B CN 114400292B CN 202210042844 A CN202210042844 A CN 202210042844A CN 114400292 B CN114400292 B CN 114400292B
- Authority
- CN
- China
- Prior art keywords
- film layer
- boundary
- area
- substrate
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 230000000903 blocking effect Effects 0.000 claims abstract description 71
- 239000000463 material Substances 0.000 claims abstract description 38
- 229920006280 packaging film Polymers 0.000 claims abstract description 29
- 239000012785 packaging film Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims description 102
- 230000004888 barrier function Effects 0.000 claims description 56
- 239000011368 organic material Substances 0.000 claims description 33
- 230000002093 peripheral effect Effects 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 19
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 229910010272 inorganic material Inorganic materials 0.000 claims description 7
- 239000011147 inorganic material Substances 0.000 claims description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 15
- 229910052760 oxygen Inorganic materials 0.000 abstract description 15
- 239000001301 oxygen Substances 0.000 abstract description 15
- 230000000694 effects Effects 0.000 abstract description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 abstract description 11
- 239000010408 film Substances 0.000 description 285
- 239000010410 layer Substances 0.000 description 272
- 238000007641 inkjet printing Methods 0.000 description 11
- 238000005538 encapsulation Methods 0.000 description 10
- 230000007547 defect Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 3
- 229920005992 thermoplastic resin Polymers 0.000 description 3
- 238000012795 verification Methods 0.000 description 3
- 229920001621 AMOLED Polymers 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910020286 SiOxNy Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 acryl Chemical group 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052809 inorganic oxide Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本申请公开了一种显示面板及其制备方法、显示装置,涉及显示技术领域。该显示面板中封装膜层的第一膜层中位于第一区域的第一边界相对于封装膜层的第三膜层中位于第一区域的第一边界靠近显示区域,因此可以使得制备第二膜层时的位置靠近显示区域。由此,能够避免第二膜层的材料溢流至阻挡结构远离显示区域的一侧,进而可以避免外界的水汽和氧气通过溢流的材料扩散至显示区域的像素单元,不会导致像素单元失效,显示面板的显示效果较好。
Description
技术领域
本申请涉及显示技术领域,特别涉及一种显示面板及其制备方法、显示装置。
背景技术
有机发光二极管(organic light emitting diode,OLED)显示面板因其自发光、驱动电压低以及响应快等特点而得到了广泛的应用。
相关技术中,OLED显示面板包括衬底基板,位于衬底基板的一侧的像素单元以及位于像素单元远离衬底基板的一侧的封装膜层。该封装膜层可以用于对像素单元进行封装。
但是,封装膜层中的有机材料容易溢流,外界的水汽和氧气会通过溢流的有机材料扩散至像素单元中,导致像素单元失效,显示面板的显示效果较差。
发明内容
本申请提供了一种显示面板及其制备方法、显示装置,可以解决相关技术中显示面板的显示效果较差的问题。所述技术方案如下:
一方面,提供了一种显示面板,所述显示面板包括:
衬底基板,所述衬底基板具有显示区域以及围绕所述显示区域的周边区域;
多个像素单元,所述多个像素单元位于所述衬底基板的一侧,且位于所述显示区域;
阻挡结构,所述阻挡结构位于所述周边区域,且围绕所述多个像素单元;
电源走线,所述电源走线的一端位于所述周边区域的第一区域,且位于所述阻挡结构围成的区域外,用于接收电源信号,所述电源走线的另一端位于所述阻挡结构围成的区域内,且与所述多个像素单元连接;
以及封装膜层,所述封装膜层位于所述多个像素单元远离所述衬底基板的一侧,所述封装膜层包括沿远离所述衬底基板的方向依次层叠的第一膜层,第二膜层以及第三膜层,所述第二膜层位于所述阻挡结构围成的区域内,所述第一膜层和所述第三膜层覆盖所述阻挡结构围成的区域,且覆盖所述阻挡结构,所述第一膜层的第一边界在所述衬底基板上的正投影相对于所述第三膜层的第一边界在所述衬底基板上的正投影靠近所述显示区域;
其中,所述第一膜层的第一边界和所述第三膜层的第一边界均位于所述第一区域。
可选的,所述第一膜层的第一边界与所述第三膜层的第一边界沿第一方向的第一距离的范围为20微米至120微米;
其中,所述第一方向为所述显示区域和所述第一区域的排布方向。
可选的,所述第一膜层和所述第三膜层位于所述第一膜层的第一边界靠近所述显示区域的部分的总厚度,大于所述第一膜层和所述第三膜层位于所述第一膜层的第一边界和所述第三膜层的第一边界的部分的总厚度。
可选的,所述第一膜层位于各个区域的部分的厚度相同,所述第三膜层位于各个区域的部分的厚度相同。
可选的,所述第一膜层在所述衬底基板上的正投影位于所述第三膜层在所述衬底基板上的正投影内。
可选的,所述周边区域还包括第二区域,第三区域和第四区域;所述第二区域和所述第一区域分别位于所述显示区域的两侧,所述第三区域和所述第四区域分别位于所述显示区域的两侧;所述第一膜层还包括第二边界,第三边界和第四边界,所述第三膜层还包括第二边界,第三边界和第四边界;
所述第一膜层的第二边界和所述第三膜层的第二边界均位于所述第二区域,且所述第一膜层的第二边界相对于所述第三膜层的第二边界靠近所述显示区域;
所述第一膜层的第三边界和所述第三膜层的第三边界均位于所述第三区域,且所述第一膜层的第三边界相对于所述第三膜层的第三边界靠近所述显示区域;
所述第一膜层的第四边界和所述第三膜层的第四边界均位于所述第四区域,且所述第一膜层的第四边界相对于所述第三膜层的第四边界靠近所述显示区域。
可选的,所述第一膜层的第二边界与所述第三膜层的第二边界沿第一方向的第二距离,所述第一膜层的第三边界与所述第三膜层的第三边界沿第二方向的第三距离,以及所述第一膜层的第四边界与所述第三膜层的第四边界沿第二方向的第四距离的范围均为20微米至120微米;
其中,所述第一方向为所述显示区域和所述第一区域的排布反向,所述第二方向为所述显示区域和所述第三区域的排布方向。
可选的,所述第二膜层的材料为有机材料,所述第一膜层和所述第三膜层的材料为无机材料。
可选的,所述显示面板还包括第一绝缘膜层;
所述第一绝缘膜层位于所述衬底基板的一侧,且所述第一绝缘膜层在所述衬底基板上的正投影,与所述阻挡结构在所述衬底基板上的正投影之间具有间隙。
可选的,所述第一绝缘膜层在所述衬底基板上的正投影覆盖所述电源走线的另一端的边缘。
可选的,所述阻挡结构包括第一阻挡坝和第二阻挡坝;
所述第一阻挡坝相对于所述第二阻挡坝远离所述显示区域,且所述第一阻挡坝的厚度大于所述第二阻挡坝的厚度。
可选的,所述第一阻挡坝包括:沿远离所述衬底基板的一侧的第一绝缘膜层的第一图案和第二绝缘膜层的第二图案;
所述第二阻挡坝包括:所述第二绝缘膜层的第三图案。
另一方面,提供了一种显示面板的制备方法,所述方法包括:
提供一衬底基板,所述衬底基板具有显示区域以及围绕所述显示区域的周边区域;
在所述衬底基板的一侧形成多个像素单元,阻挡结构,电源走线以及封装膜层;
其中,所述多个像素单元位于所述衬底基板的一侧,且位于所述显示区域;所述阻挡结构位于所述周边区域,且围绕所述多个像素单元;所述电源走线的一端位于所述周边区域的第一区域,且位于所述阻挡结构围成的区域外,用于接收电源信号,所述电源走线的另一端位于所述阻挡结构围成的区域内,且与所述多个像素单元连接;所述封装膜层位于所述多个像素单元远离所述衬底基板的一侧,所述封装膜层包括沿远离所述衬底基板的依次层叠的第一膜层,第二膜层以及第三膜层,所述第二膜层位于所述阻挡结构围成的区域内,所述第一膜层和所述第三膜层覆盖所述阻挡结构围成的区域,且覆盖所述阻挡结构,所述第一膜层的第一边界在所述衬底基板上的正投影相对于所述第三膜层的第一边界在所述衬底基板上的正投影靠近所述显示区域;所述第一膜层的第一边界和所述第三膜层的第一边界均位于所述第一区域。
可选的,形成所述第一膜层和所述第三膜层,包括:
采用第一掩膜板形成第一膜层;
采用第二掩膜板形成第三膜层;
其中,所述第一掩膜板具有第一开口,所述第二掩膜板具有第二开口,所述第一开口在所述衬底基板上的正投影位于所述第二开口在所述衬底基板上的正投影内。
又一方面,提供了一种显示装置,所述显示装置包括:电源驱动电路以及如上述方面所述的显示面板;
所述电源驱动电路与所述显示面板中的电源走线连接,用于为所述电源走线提供电源信号。
本申请提供的技术方案带来的有益效果至少包括:
本申请提供了一种显示面板及其制备方法、显示装置,该显示面板中封装膜层的第一膜层中位于第一区域的第一边界相对于封装膜层的第三膜层中位于第一区域的第一边界靠近显示区域,因此可以使得制备第二膜层时的位置靠近显示区域。由此,能够避免第二膜层的材料溢流至阻挡结构远离显示区域的一侧,进而可以避免外界的水汽和氧气通过溢流的材料扩散至显示区域的像素单元,不会导致像素单元失效,显示面板的显示效果较好。
附图说明
为了更清楚地说明本申请实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的一种显示面板的俯视图;
图2是图1所示的显示面板沿AA方向的截面图;
图3是本申请实施例提供的一种衬底基板的俯视图;
图4是本申请实施例提供的一种第一膜层和第三膜层的示意图;
图5是本申请实施例提供的另一种第一膜层和第三膜层的示意图;
图6是图1所示的显示面板沿BB方向的截面图;
图7是图1所示的显示面板沿CC方向的截面图;
图8是本申请实施例提供的一种显示面板的制备方法的流程图;
图9是本申请实施例提供的一种显示装置的结构示意图。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合附图对本申请实施方式作进一步地详细描述。
相关技术中,显示面板(panel)包括衬底基板,位于衬底基板的一侧的像素单元以及位于像素单元远离衬底基板的一侧的封装膜层(thin-film encapsulation,TFE)。该封装膜层可以用于对显示区域的像素单元进行封装。
封装膜层通常包括由无机材料制备的第一层无机材料层,有机材料制备的有机材料层,以及由无机材料制备的第二层无机材料层。由于有机材料层的有机材料容易溢流(overflow),外界的水汽和氧气会通过溢流的有机材料扩散至显示区域的像素单元中,导致像素单元失效,显示面板的显示效果较差。例如由于像素单元的电致发光(electroluminescence,EL)材料对水气和氧气非常敏感,因此如果封装膜层的有机材料层的有机材料溢流,导致外界的水汽和氧气扩散至显示区域的像素单元,则显示面板在使用过程中,显示区域会形成黑色斑点,该黑色斑点逐渐变大(growing dark spot,GDS)会使得显示面板失效,影响显示面板的显示效果。由此,显示面板的封装性能的好坏对显示面板的良率以及用户体验至关重要。
由此,相关技术中,为了避免有机材料层中的有机材料溢流,可以采用能够使得有机材料的流动性变差的工艺形成有机材料层。但是,有机材料层的有机材料的流动性较差,可能会导致有机材料层的外观不良(mura),例如橘子皮(orange)不良,线性(line)不良或点状(spot)不良。并且,由于有机材料层的有机材料的流动性较差,因此会导致有机材料层位于显示区域的边界位置的厚度远远小于有机材料层位于显示区域的中间位置的厚度,会导致显示面板的边界位置出现水波纹不良。此种情况下,只能通过增大有机材料层的厚度来改善这些外观不良,但又由于有机材料层的厚度较厚,因此会导致成本变高。
图1是本申请实施例提供的一种显示面板的俯视图。图2是图1所示的显示面板沿AA方向的截面图。结合图1和图2可以看出,该显示面板10可以包括:衬底基板101,多个像素单元102,阻挡结构103,电源走线104,以及封装膜层105。
图3是本申请实施例提供的一种衬底基板的俯视图。参考图3,该衬底基板101可以具有显示区域101a以及围绕显示区域101a的周边区域101b。
结合图1至图3,多个像素单元102可以位于衬底基板101的一侧,且位于显示区域101a。阻挡结构103可以位于周边区域101b,且围绕多个像素单元102。电源走线104的一端位于周边区域101b的第一区域101b1,且位于阻挡结构103围成的区域外,用于接收电源信号。电源走线104的另一端位于阻挡结构103围成的区域内,且与多个像素单元102连接。
参考图2,封装膜层105可以位于多个像素单元102远离衬底基板101的一侧。该封装膜层105可以包括沿远离衬底基板101的方向依次层叠的第一膜层1051,第二膜层1052以及第三膜层1053。也即是,该封装膜层105可以为三明治结构。其中,该第二膜层1052可以位于阻挡结构103围成的区域内,第一膜层1051和第三膜层1053可以覆盖阻挡结构103围成的区域,且覆盖阻挡结构103。
其中,第一膜层1051的第一边界10511在衬底基板101上的正投影相对于第三膜层1053的第一边界10531在衬底基板101上的正投影靠近显示区域101a。第一膜层1051的第一边界10511和第三膜层1053的第一边界10531均位于第一区域101b1。
在本申请实施例中,电源走线104的一端位于阻挡结构103围成的区域之外,另一端位于阻挡结构103围成的区域之内,即电源走线104可以穿过阻挡结构103进入该阻挡结构103围成的区域内。其中,阻挡结构103中供电源走线104穿过的部分可以称为进线口(port口)。
由于外界的水汽或氧气容易在靠近进线口(进线口位于第一区域101b1)的位置扩散至显示区域101a,因此将第一膜层1051中位于第一区域101b1的第一边界设计的相对于第三膜层1053中位于第一区域101b1的第一边界靠近显示区域101a,可以使得在采用喷墨打印(ink jet printing,IJP)的方式制备第二膜层1052时,使得喷墨打印的喷墨边界位置靠近显示区域101a。由此,能够避免第二膜层1052的材料溢流至阻挡结构103远离显示区域101a的一侧,进而可以避免外界的水汽和氧气通过溢流的材料扩散至显示区域101a的像素单元102,不会导致像素单元102失效,保证显示面板10的显示效果。
并且,通过实验验证可以确定第二膜层1052的材料不会溢流至阻挡结构103远离显示区域101a的一侧。由此在制备第二膜层1052时,可以采用能使得第二膜层1052的材料的流动性较好的工艺来形成该第二膜层1052。进一步的,由于第二膜层1052的材料的流动性较好,因此即使第二膜层1052的厚度较薄,也不会导致该第二膜层1052产生外观不良。并且,第二膜层1052的厚度较薄,能够降低显示面板10的制备成本。
也即是,本申请实施例所提供的显示面板10,不仅能够避免第二膜层1052的材料溢流导致的像素单元102失效,还可以避免第二膜层1052的厚度较厚而导致的成本较高。
综上所述,本申请实施例提供了一种显示面板,该显示面板中封装膜层的第一膜层中位于第一区域的第一边界相对于封装膜层的第三膜层中位于第一区域的第一边界靠近显示区域,因此可以使得制备第二膜层时的位置靠近显示区域。由此,能够避免第二膜层的材料溢流至阻挡结构远离显示区域的一侧,进而可以避免外界的水汽和氧气通过溢流的材料扩散至显示区域的像素单元,不会导致像素单元失效,显示面板的显示效果较好。
在本申请实施例两种,封装膜层105的第一膜层1051和第三膜层1053的材料可以均为无机材料。该封装膜层105的第二膜层1052的材料可以为有机材料。例如,该第一膜层1051和该第三膜层1053可以由SiNx(氮化硅)、SiOx(氧化硅)和SiOxNy(氮氧化硅)等一种或多种无机氧化物制成。第二膜层1052可以由树脂材料制成。该树脂可以为热塑性树脂或热塑性树脂,热塑性树脂可以包括亚克力(PMMA)树脂,热固性树脂可以包括环氧树脂。该第二膜层1052可以起到对显示面板10进行平坦化,缓冲面板应力以及包覆异物的作用。
可选的,第一膜层1051和第三膜层1053可以采用化学气相沉积(chemical vapordeposition,CVD)的方法制作。第二膜层1052可以采用IJP的方法制作。
通常情况下,可以通过对第一膜层1051远离衬底基板101的表面进行相应处理来调整第二膜层1051中有机材料的流动性,从而调整第二膜层1052的厚度。示例的,对第一膜层1051远离衬底基板101的表面采用第一模式(BB false)进行处理的情况下,第二膜层1052的有机材料的流动性较好,第二膜层1052的厚度达到9μm(微米)即可保证无外观不良。对第一膜层1051远离衬底基板101的表面采用第二模式(BB true)进行处理的情况下,第二膜层1052的有机材料的流动性较差,第二膜层1052的厚度达到14μm才可保证无外观不良。当然,该第二膜层1052的有机材料的流动性还受到显示面板10中像素界定层(pixeldefinition layer,PDL)的镂空区域的坡度角(taper)的影响。
其中,第一模式和第二模式为对第一膜层1051远离衬底基板101的表面进行处理的两种不同模式。采用第一模式对第一膜层1051远离衬底基板101的表面进行处理时设备的功率,可以小于采用第二模式对第一膜层1051远离衬底基板101的表面进行处理时设备的功率。
在本申请实施例中,第一膜层1051的第一边界10511与第三膜层1053的第一边界10531沿第一方向X的第一距离h1的范围为20μm至120μm。其中,第一方向X为显示区域101a和第一区域101b1的排布方向。示例的,该第一距离h1可以为50μm或100μm等。
通过设计合适的第一距离h1,来间接的控制制备第二膜层1052时,喷墨打印的喷墨边界位置,进而确保第二膜层1052的材料不会溢流至阻挡结构103远离显示区域101a的一侧。
参考图2,第一膜层1051和第三膜层1053位于第一膜层1051的第一边界10511靠近显示区域101a的部分的总厚度,大于第一膜层1051和第三膜层1053位于第一膜层1051的第一边界10511和第三膜层1053的第一边界10531的部分的总厚度。
由于第一膜层1051的第一边界10511和第三膜层1053的第一边界10531之间仅包括第三膜层1053,而第一膜层1051的第一边界10511靠近显示区域101a的一侧包括第一膜层1051和第三膜层1053,因此第一膜层1051和第三膜层1053位于第一膜层1051的第一边界10511和第三膜层1053的第一边界10531之间的部分的总厚度较小,而第一膜层1051和第三膜层1053位于第一膜层1051的第一边界10511靠近显示区域101a的部分的总厚度较厚。
其中,第一膜层1051和第三膜层1053的总厚度是指第一膜层1051和第三膜层1053沿垂直于衬底基板101的承载面的方向的长度。
可选的,第一膜层1051位于各个区域的部分的厚度相同,第三膜层1053位于各个区域的部分的厚度相同。由此,在第一膜层1051的第一边界10511处,第三膜层1053可以为爬坡状结构。
参考图3,周边区域101b还可以包括第二区域101b2,第三区域101b3和第四区域101b4。第二区域101b2和第一区域101b1可以分别位于显示区域101a的两侧,第三区域101b3和第四区域101b4可以分别位于显示区域101a的两侧。也即是,第一区域101b1的延伸方向和第二区域101b2的延伸方向平行,第三区域101b3的延伸方向和第四区域101b4的延伸方向平行。并且,第三区域101b3的延伸方向和第一区域101b1的延伸方向垂直。
例如,第一区域101b1和第二区域101b2均沿显示面板10的像素行方向延伸,第三区域101b3和第四区域101b4均沿显示面板10的像素列方向延伸。
另外,参考图4,第一膜层1051还包括第二边界10512,第三边界10513和第四边界10514。第三膜层1053还包括第二边界10532,第三边界10533和第四边界10534。其中,第一膜层1051的第二边界10512和第三膜层1053的第二边界10532均位于第二区域101b2,第一膜层1051的第三边界10513和第三膜层1053的第三边界10533均位于第三区域101b3,第一膜层1051的第四边界10514和第三膜层1053的第四边界10534均位于第四区域101b4。
在本申请实施例中,第一膜层1051在衬底基板101上的正投影可以位于第三膜层1053在衬底基板101上的正投影内。
例如图4中,在第一区域101b1中第一膜层1051的第一边界10511相对于第三膜层1053的第一边界10531靠近显示区域101a,而第二区域101b2中第一膜层1051的第二边界10512和第三膜层1053的第二边界10532重叠,第三区域101b3中第一膜层1051的第三边界10513和第三膜层1053的第三边界10533重叠,第四区域101b4中第一膜层1051的第四边界10514和第三膜层1053的第四边界10534重叠。
或者,参考图5和图6,第一区域101b1中第一膜层1051的第一边界10511相对于第三膜层1053的第一边界10531靠近显示区域101a,第二区域101b2中第一膜层1051的第二边界10512相对于第三膜层1053的第二边界10532靠近显示区域101a,第三区域101b3中第一膜层1051的第三边界10513相对于第三膜层1053的第三边界10533靠近显示区域101a,第四区域101b4中第一膜层1051的第四边界10514相对于第三膜层1053的第四边界10534靠近显示区域101a。图6为图1所示的显示面板沿BB方向的截面图。图6中示出的为第一膜层1051的第四边界10514和第三膜层1053的第四边界10534。
也即是,图5中,周边区域101b的各个区域中,第一膜层1051的边界相对于第三膜层1053的边界均靠近显示区域101a。由此能够确保水汽和氧气不会由周边区域101b的各个区域扩散至显示区域101a的像素单元102中,进一步避免像素单元102失效,保证显示面板10的显示效果。
可选的,第一膜层1051的第二边界10512与第三膜层1053的第二边界10532沿第一方向X的第二距离,第一膜层1051的第三边界10513与第三膜层1053的第三边界10533沿第二方向Y的第三距离,以及第一膜层1051的第四边界10514与第三膜层1053的第四边界10534沿第二方向Y的第四距离h4的范围均为20μm至120μm。
其中,第一方向X为显示区域101a和第一区域101b1的排布方向,第二方向Y为显示区域101a的第三区域101b3的排布方向。该第一方向X可以为显示面板10的像素列方向,第二方向Y可以为显示面板10的像素行方向。
在本申请实施例中,图1和图2中的电源走线104可以包括第一部分1041和第二部分1042。该第一部分1041可以位于阻挡结构103远离显示区域101a的一侧,用于接收第二电源信号。例如,该第一部分1041可以与电源驱动电路连接,用于接收该电源驱动电路提供的电源信号。该第二部分1042可以环绕显示区域101a,且该第二部分1042在衬底基板101上的正投影可以与阻挡结构103在衬底基板101上的正投影重叠,该第二部分1042位于阻挡结构103内的部分可以与像素单元102的阴极层1021连接。
可选的,该第一部分1041和第二部分1042可以直接接触,例如可以为一体结构。
由于电源走线104的第二部分1042与像素单元102的阴极层1021连接,用于为该阴极层1021提供电源信号,且阴极层1021接收到的电源信号为负极电源信号,因此该电源走线104可以称为VSS电源走线或者VSS走线。
可选的,显示面板10还包括另一种电源走线(图中未示出),该另一种电源走线的一端位于周边区域101b的第一区域101b1,且位于阻挡结构103围成的区域外,用于接收另一种电源信号。该另一种电源走线位于阻挡结构103内另一端可以与像素单元102中的晶体管电连。例如,可以与像素单元102中晶体管的源极或者漏极连接。该另一种电源走线可以用于为像素单元102中的晶体管提供正极电源信号,该另一种电源走线也可以称为VDD电源走线或者VDD走线。
在本申请实施例中,显示面板10还包括第一绝缘膜层106。该第一绝缘膜层106可以位于衬底基板101的一侧,且第一绝缘膜层106在衬底基板101上的正投影,与阻挡结构103在衬底基板101上的正投影之间具有间隙。
由于制成第一绝缘膜层106的有机材料通常为亲水材料,因此通过使得该第一绝缘膜层106在衬底基板101上的正投影,与阻挡结构103在衬底基板101上的正投影之间具有间隙,可以使得该第一绝缘膜层106位于阻挡结构103远离显示区域101a的部分,与位于阻挡结构103靠近显示区域101a的部分不接触。由此,可以减少电源走线104带入的水汽或氧气通过该第一绝缘膜层106引入至像素单元102,保证显示面板10的良率和显示效果。
可选的,第一绝缘膜层106在衬底基板101上的正投影可以覆盖电源走线104的另一端的边缘。由此可以对电源走线104的另一端起到保护作用。
并且,参考图6,第一绝缘膜层106在衬底基板101上的正投影还可以覆盖电源走线104的第二部分1042中位于阻挡结构103远离显示区域101a的部分的边缘。由此可以对电源走线104起到保护作用。
在本申请实施例中,参考图1,该阻挡结构103可以为环绕显示区域101a的环状结构,用于阻挡显示面板10中位于该阻挡结构103围成的区域内的有机材料溢流。该阻挡结构103可以包括:第一阻挡坝1031和第二阻挡坝1032。该第一阻挡坝1031对于该第二阻挡坝1032远离显示区域101a,且该第一阻挡坝1031的厚度可以大于该第二阻挡坝1032的厚度。例如,第一阻挡坝1031的厚度比第二阻挡坝1032的厚度大1μm左右。
通过设置两个阻挡坝,且远离显示区域101a的第一阻挡坝1031的厚度大于靠近显示区域101a的第二阻挡坝1032的厚度,可以进一步防止位于该阻挡结构103围成的区域内的有机材料溢流。当然,该阻挡结构103还可以包括一个阻挡坝,或两个以上的阻挡坝,本申请实施例对此不做限定。
参考图1,第一阻挡坝1031和第二阻挡坝1032在衬底基板101上的正投影均可以为环形,且第一阻挡坝1031包围该第二阻挡坝1032。
参考图2,图6和图7可以看出,该第一阻挡坝1031可以包括:沿远离衬底基板101的一侧依次层叠的第一绝缘膜层106的第一图案1061和第二绝缘膜层107的第二图案1071。该第二阻挡坝1032可以包括:第二绝缘膜层107的第三图案1072。
其中,第二绝缘膜层107的第二图案1071和第二绝缘膜层107的第三图案1072可以采用相同材料由同一次构图工艺制得。在本申请实施例中,该第一绝缘膜层106可以为平坦层(planarization layer,PNL),该第二绝缘膜层107可以为像素界定层。
可选的,该第一绝缘膜层106和第二绝缘膜层107可以均由有机材料制成。例如可以由树脂材料制成。本申请实施例对此不做限定。
参考图2,图6以及图7可以看出,第一阻挡坝1031相对于第二阻挡坝1032多一层有机图案,从而可以使得该第一阻挡坝1031的厚度大于该第二阻挡坝1032的厚度,防止有机层溢流。
在本申请实施例中,参考图2,图6以及图7,显示面板10还可以包括第三绝缘膜层108,第四绝缘膜层109,第一转接结构110和第二转接结构111。其中,第三绝缘膜层108,电源走线104,第四绝缘膜层109,第一转接结构110,第一绝缘膜层106,第二转接结构111以及第二绝缘膜层107沿远离衬底基板101的方向依次层叠。
其中,第一转接结构110的至少部分与电源走线104连接,第二转接结构111的至少部分与第一转接结构110连接,像素单元102的阴极层1021与第二转接结构111连接。也即是,电源走线104和像素单元102的阴极层1021通过第一转接结构110和第二转接结构111连接,使得电源走线104接收到的电源信号能够传输至阴极层1021。
可选的,该第三绝缘膜层108可以为层间介电层,第四绝缘膜层109可以为平坦层。电源走线104可以位于显示面板10的第一源漏极层,第一转接结构110可以位于显示面板10的第二源漏极层,第二转接结构111可以位于显示面板10的阳极层。
参考图2,图6以及图7还可以看出,该显示面板10还可以包括:消波块112。该消波块112可以位于第一转接结构110和第一绝缘膜层106之间,且该消波块112远离衬底基板101的一侧可以为凹凸不平的结构。该消波块112可以用于减缓第二膜层1052中材料的流动,进一步避免第二膜层1052中的材料溢流至阻挡结构103远离显示区域101a的一侧。
参考图2,图6以及图7,该显示面板10还包括调光层113。该调光层113可以位于像素单元102的阴极层1021和封装膜层105的第一膜层1051之间,用于调节像素单元102出光。
可选的,显示面板10中的多个像素单元102的阴极层1021可以为共用膜层。并且,除了阴极层1021之外,多个像素单元102的空穴传输层1022和电子传输层1023也可以为共用膜层。
在本申请实施例中,为了避免有机材料层中的有机材料溢流,首先调整制备第二膜层1052时的喷墨打印边界位置(相对于阻挡结构103靠近显示区域),使得喷墨打印边界位置与阻挡结构103之间的距离为100μm,200μm或者300μm。通过实验验证可知,即使喷墨打印边界位置与阻挡结构103之间的距离达到300μm,第二膜层1052的材料还是会溢流至阻挡结构103远离显示区域101a的一侧。
进一步的改善验证,通过调整制备第一膜层1051的第一掩膜板(mask)的位置,使得用于制备第一膜层1051的第一掩膜板的开口从第一区域(进线口)向第二区域移动,使得制备得到的第一膜层1051的第一边界10511相对于第三膜层1053的第一边界10531靠近显示区域101a。通过实验验证可知,阻挡结构103远离显示区域101a的一侧无溢流。
对制备第一膜层1051的第一掩膜板的变更验证,调整第一掩膜板的开口,使得第一掩膜板的开口的四边相对于第二掩膜板(用于制备第三膜层1053的掩膜板)的开口的四边向显示区域101a均内缩。并且,需要保证第一掩膜板的开口的四边均位于阻挡结构103远离显示区域101的一侧。通过实验验证可知,阻挡结构103远离显示区域101a的一侧无溢流。
综上所述,本申请实施例提供了一种显示面板,该显示面板中封装膜层的第一膜层中位于第一区域的第一边界相对于封装膜层的第三膜层中位于第一区域的第一边界靠近显示区域,因此可以使得制备第二膜层时的位置靠近显示区域。由此,能够避免第二膜层的材料溢流至阻挡结构远离显示区域的一侧,进而可以避免外界的水汽和氧气通过溢流的材料扩散至显示区域的像素单元,不会导致像素单元失效,显示面板的显示效果较好。
图8是本申请实施例提供的一种显示面板的制备方法的流程图。参考图8可以看出,该方法可以包括:
步骤201、提供一衬底基板。
在本申请实施例中,在制备显示面板10时,可以先获取一衬底基板101。其中,该衬底基板101可以为柔性基板。
其中,衬底基板101可以具有显示区域101a以及围绕显示区域101a的周边区域101b。
步骤202、在衬底基板的一侧形成多个像素单元,阻挡结构,电源走线以及封装膜层。
在本申请实施例中,在获取到衬底基板101之后,可以在该衬底基板101的一侧形成多个像素单元102,阻挡结构103,电源走线104以及封装膜层105。
结合图1至图3,多个像素单元102可以位于衬底基板101的一侧,且位于显示区域101a。阻挡结构103可以位于周边区域101b,且围绕多个像素单元102。电源走线104的一端位于周边区域101b的第一区域101b1,且位于阻挡结构103围成的区域外,用于接收电源信号。电源走线104的另一端位于阻挡结构103围成的区域内,且与多个像素单元102连接。
参考图2,封装膜层105可以位于多个像素单元102远离衬底基板101的一侧。该封装膜层105可以包括沿远离衬底基板101的方向依次层叠的第一膜层1051,第二膜层1052以及第三膜层1053。该第二膜层1052可以位于阻挡结构103围成的区域内,第一膜层1051和第三膜层1053可以覆盖阻挡结构103围成的区域,且覆盖阻挡结构103。
其中,第一膜层1051的第一边界10511在衬底基板101上的正投影相对于第三膜层1053的第一边界10531在衬底基板101上的正投影靠近显示区域101a。第一膜层1051的第一边界10511和第三膜层1053的第一边界10531均位于第一区域101b1。
在本申请实施例中,电源走线104的一端位于阻挡结构103围成的区域之外,另一端位于阻挡结构103围成的区域之内,即电源走线104可以穿过阻挡结构103进入该阻挡结构103围成的区域内。其中,阻挡结构103中供电源走线104穿过的部分可以称为进线口(port口)。
由于外界的水汽或氧气容易在靠近进线口(进线口位于第一区域101b1)的位置扩散至显示区域101a,因此将第一膜层1051中位于第一区域101b1的第一边界设计的相对于第三膜层1053中位于第一区域101b1的第一边界靠近显示区域101a,可以使得在采用喷墨打印(ink jet printing,IJP)的方式制备第二膜层1052时,使得喷墨打印的喷墨边界位置靠近显示区域101a。由此,能够避免第二膜层1052的材料溢流至阻挡结构103远离显示区域101a的一侧,进而可以避免外界的水汽和氧气通过溢流的材料扩散至显示区域101a的像素单元102,不会导致像素单元102失效,保证显示面板10的显示效果。
并且,通过实验验证可以确定第二膜层1052的材料不会溢流至阻挡结构103远离显示区域101a的一侧。由此在制备第二膜层1052时,可以采用能使得第二膜层1052的材料的流动性较好的工艺来制备该第二膜层1052。进一步的,由于第二膜层1052的材料的流动性较好,因此即使第二膜层1052的厚度较薄,也不会导致该第二膜层1052产生外观不良。并且,第二膜层1052的厚度较薄,能够降低显示面板10的制备成本。
也即是,本申请实施例所提供的显示面板10,不仅能够避免第二膜层1052的材料溢流导致的像素单元102失效,还可以避免第二膜层1052的厚度较厚而导致的成本较高。
可选的,在形成封装膜层105的第一膜层1051和第三膜层1053时,可以采用第一掩膜板形成第一膜层1051,采用第二掩膜板形成第三膜层1053。其中,第一掩膜板可以具有第一开口,第二掩膜板可以具有第二开口。该第一开口在衬底基板101上的正投影可以位于第二开口在衬底基板101上的正投影内。也即是,第一开口在衬底基板101上的正投影的面积可以小于第二开口在衬底基板101上的正投影的面积。由此可以使得制备得到的第一膜层1051在衬底基板101上的正投影位于第三膜层1053在衬底基板101上的正投影内。
可选的,第一膜层1051和第三膜层1053可以采用CVD的方法制作。第二膜层1052可以采用IJP的方法制作。
综上所述,本申请实施例提供了一种显示面板的制备方法,该方法制备得到的显示面板中封装膜层的第一膜层中位于第一区域的第一边界相对于封装膜层的第三膜层中位于第一区域的第一边界靠近显示区域,因此可以使得制备第二膜层时的位置靠近显示区域。由此,能够避免第二膜层的材料溢流至阻挡结构远离显示区域的一侧,进而可以避免外界的水汽和氧气通过溢流的材料扩散至显示区域的像素单元,不会导致像素单元失效,显示面板的显示效果较好。
图9是本申请实施例提供的一种显示装置的结构示意图。参考图9,该显示装置可以包括电源驱动电路30,以及如上述实施例提供的显示面板10。
该电源驱动电路30可以与显示面板中的电源走线104连接(图9中仅示意了电源走线104的两个第一部分1041),用于为电源走线104提供电源信号。电源走线104可以用于向与其连接的像素单元102的阴极层1021提供来自电源驱动电路20的电源信号。
可选的,参考图9,该显示装置还可以包括栅极驱动电路40和源极驱动电路50。该栅极驱动电路40可以通过栅线与显示面板10中的各行像素单元102连接,用于为各行像素单元102提供栅极驱动信号。源极驱动电路50可以通过数据线与显示面板10中的各列像素单元102连接,用于为各列像素单元102提供数据信号。
在本申请实施例中,该显示装置可以为有源矩阵有机发光二极管(active-matrixorganic light-emitting diode,AMOLED)显示装置、无源矩阵有机发光二极管(passive-matrix organic light-emitting diode,PMOLED)显示装置、量子点发光二极管(quantumdot light emitting diodes,QLED)显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框或导航仪等任何具有显示功能的产品或部件。
以上所述仅为本申请的可选实施例,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (15)
1.一种显示面板,其特征在于,所述显示面板包括:
衬底基板,所述衬底基板具有显示区域以及围绕所述显示区域的周边区域;
多个像素单元,所述多个像素单元位于所述衬底基板的一侧,且位于所述显示区域;
阻挡结构,所述阻挡结构位于所述周边区域,且围绕所述多个像素单元;
电源走线,所述电源走线的一端位于所述周边区域的第一区域,且位于所述阻挡结构围成的区域外,用于接收电源信号,所述电源走线的另一端位于所述阻挡结构围成的区域内,且与所述多个像素单元连接;
以及封装膜层,所述封装膜层位于所述多个像素单元远离所述衬底基板的一侧,所述封装膜层包括沿远离所述衬底基板的方向依次层叠的第一膜层,第二膜层以及第三膜层,所述第二膜层位于所述阻挡结构围成的区域内,所述第一膜层和所述第三膜层覆盖所述阻挡结构围成的区域,且覆盖所述阻挡结构,所述第一膜层的第一边界在所述衬底基板上的正投影相对于所述第三膜层的第一边界在所述衬底基板上的正投影靠近所述显示区域;
其中,所述第一膜层的第一边界和所述第三膜层的第一边界均位于所述第一区域。
2.根据权利要求1所述的显示面板,其特征在于,所述第一膜层的第一边界与所述第三膜层的第一边界沿第一方向的第一距离的范围为20微米至120微米;
其中,所述第一方向为所述显示区域和所述第一区域的排布方向。
3.根据权利要求1所述的显示面板,其特征在于,所述第一膜层和所述第三膜层位于所述第一膜层的第一边界靠近所述显示区域的部分的总厚度,大于所述第一膜层和所述第三膜层位于所述第一膜层的第一边界和所述第三膜层的第一边界的部分的总厚度。
4.根据权利要求3所述的显示面板,其特征在于,所述第一膜层位于各个区域的部分的厚度相同,所述第三膜层位于各个区域的部分的厚度相同。
5.根据权利要求1所述的显示面板,其特征在于,所述第一膜层在所述衬底基板上的正投影位于所述第三膜层在所述衬底基板上的正投影内。
6.根据权利要求5所述的显示面板,其特征在于,所述周边区域还包括第二区域,第三区域和第四区域;所述第二区域和所述第一区域分别位于所述显示区域的两侧,所述第三区域和所述第四区域分别位于所述显示区域的两侧;所述第一膜层还包括第二边界,第三边界和第四边界,所述第三膜层还包括第二边界,第三边界和第四边界;
所述第一膜层的第二边界和所述第三膜层的第二边界均位于所述第二区域,且所述第一膜层的第二边界相对于所述第三膜层的第二边界靠近所述显示区域;
所述第一膜层的第三边界和所述第三膜层的第三边界均位于所述第三区域,且所述第一膜层的第三边界相对于所述第三膜层的第三边界靠近所述显示区域;
所述第一膜层的第四边界和所述第三膜层的第四边界均位于所述第四区域,且所述第一膜层的第四边界相对于所述第三膜层的第四边界靠近所述显示区域。
7.根据权利要求6所述的显示面板,其特征在于,所述第一膜层的第二边界与所述第三膜层的第二边界沿第一方向的第二距离,所述第一膜层的第三边界与所述第三膜层的第三边界沿第二方向的第三距离,以及所述第一膜层的第四边界与所述第三膜层的第四边界沿第二方向的第四距离的范围均为20微米至120微米;
其中,所述第一方向为所述显示区域和所述第一区域的排布反向,所述第二方向为所述显示区域和所述第三区域的排布方向。
8.根据权利要求1至7任一所述的显示面板,其特征在于,所述第二膜层的材料为有机材料,所述第一膜层和所述第三膜层的材料为无机材料。
9.根据权利要求1至7任一所述的显示面板,其特征在于,所述显示面板还包括第一绝缘膜层;
所述第一绝缘膜层位于所述衬底基板的一侧,且所述第一绝缘膜层在所述衬底基板上的正投影,与所述阻挡结构在所述衬底基板上的正投影之间具有间隙。
10.根据权利要求9所述的显示面板,其特征在于,所述第一绝缘膜层在所述衬底基板上的正投影覆盖所述电源走线的另一端的边缘。
11.根据权利要求1至7任一所述的显示面板,其特征在于,所述阻挡结构包括第一阻挡坝和第二阻挡坝;
所述第一阻挡坝相对于所述第二阻挡坝远离所述显示区域,且所述第一阻挡坝的厚度大于所述第二阻挡坝的厚度。
12.根据权利要求11所述的显示面板,其特征在于,所述第一阻挡坝包括:沿远离所述衬底基板的一侧的第一绝缘膜层的第一图案和第二绝缘膜层的第二图案;
所述第二阻挡坝包括:所述第二绝缘膜层的第三图案。
13.一种显示面板的制备方法,其特征在于,所述方法包括:
提供一衬底基板,所述衬底基板具有显示区域以及围绕所述显示区域的周边区域;
在所述衬底基板的一侧形成多个像素单元,阻挡结构,电源走线以及封装膜层;
其中,所述多个像素单元位于所述衬底基板的一侧,且位于所述显示区域;所述阻挡结构位于所述周边区域,且围绕所述多个像素单元;所述电源走线的一端位于所述周边区域的第一区域,且位于所述阻挡结构围成的区域外,用于接收电源信号,所述电源走线的另一端位于所述阻挡结构围成的区域内,且与所述多个像素单元连接;所述封装膜层位于所述多个像素单元远离所述衬底基板的一侧,所述封装膜层包括沿远离所述衬底基板的依次层叠的第一膜层,第二膜层以及第三膜层,所述第二膜层位于所述阻挡结构围成的区域内,所述第一膜层和所述第三膜层覆盖所述阻挡结构围成的区域,且覆盖所述阻挡结构,所述第一膜层的第一边界在所述衬底基板上的正投影相对于所述第三膜层的第一边界在所述衬底基板上的正投影靠近所述显示区域;所述第一膜层的第一边界和所述第三膜层的第一边界均位于所述第一区域。
14.根据权利要求13所述的方法,其特征在于,形成所述第一膜层和所述第三膜层,包括:
采用第一掩膜板形成第一膜层;
采用第二掩膜板形成第三膜层;
其中,所述第一掩膜板具有第一开口,所述第二掩膜板具有第二开口,所述第一开口在所述衬底基板上的正投影位于所述第二开口在所述衬底基板上的正投影内。
15.一种显示装置,其特征在于,所述显示装置包括:电源驱动电路以及如权利要求1至12任一所述的显示面板;
所述电源驱动电路与所述显示面板中的电源走线连接,用于为所述电源走线提供电源信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210042844.7A CN114400292B (zh) | 2022-01-14 | 2022-01-14 | 显示面板及其制备方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210042844.7A CN114400292B (zh) | 2022-01-14 | 2022-01-14 | 显示面板及其制备方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114400292A CN114400292A (zh) | 2022-04-26 |
CN114400292B true CN114400292B (zh) | 2024-03-19 |
Family
ID=81230816
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210042844.7A Active CN114400292B (zh) | 2022-01-14 | 2022-01-14 | 显示面板及其制备方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114400292B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108666347A (zh) * | 2018-04-26 | 2018-10-16 | 上海天马微电子有限公司 | 显示面板及其制造方法、显示装置 |
CN109659444A (zh) * | 2018-11-29 | 2019-04-19 | 昆山国显光电有限公司 | 显示面板及显示装置 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110233161B (zh) * | 2018-03-05 | 2022-09-02 | 京东方科技集团股份有限公司 | 显示基板及其制作和检测方法、显示装置 |
US12010885B2 (en) * | 2019-08-01 | 2024-06-11 | Chengdu Boe Optoelectronics Technology Co., Ltd | Display substrate and display apparatus |
-
2022
- 2022-01-14 CN CN202210042844.7A patent/CN114400292B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108666347A (zh) * | 2018-04-26 | 2018-10-16 | 上海天马微电子有限公司 | 显示面板及其制造方法、显示装置 |
CN109659444A (zh) * | 2018-11-29 | 2019-04-19 | 昆山国显光电有限公司 | 显示面板及显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114400292A (zh) | 2022-04-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10741788B2 (en) | Display device | |
EP3745460A2 (en) | Display apparatus | |
US20180033998A1 (en) | Organic Light Emitting Diode Display | |
US11537253B2 (en) | Touch substrate and manufacturing method therefor, touch display substrate, and touch display device | |
US20170005293A1 (en) | Organic light emitting display device | |
US11723257B2 (en) | Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device | |
US11626449B2 (en) | Display device and method for producing display device | |
US11133488B2 (en) | Display substrate, display apparatus, and method of fabricating display substrate having enclosure ring in buffer area | |
US9691831B2 (en) | Organic electroluminescent display device | |
US20240040862A1 (en) | Display panel and a display device | |
US12096675B2 (en) | Display panel | |
KR20180003363A (ko) | 유기발광 표시장치 | |
KR20180047295A (ko) | 유기 발광 표시 장치 | |
JP6983084B2 (ja) | 有機el表示装置 | |
TWI709797B (zh) | 顯示面板 | |
US20230329056A1 (en) | Organic light emitting display device | |
CN114400292B (zh) | 显示面板及其制备方法、显示装置 | |
CN217562575U (zh) | 显示面板 | |
WO2022021019A1 (zh) | 显示面板及显示装置 | |
KR20190049173A (ko) | 표시장치 | |
US10777633B2 (en) | Display device, display device manufacturing method, and display device manufacturing apparatus | |
CN111223886A (zh) | 显示屏及电子设备 | |
US20240260398A1 (en) | Display panel and display device | |
US20220173201A1 (en) | Display Apparatus | |
US20240196646A1 (en) | Organic light-emitting diode display panel and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |