CN114400287A - 一种半导体器件及其制备方法 - Google Patents

Abstract

本公开实施例提供了一种半导体器件及其制备方法，所述半导体器件包括：衬底以及设置在所述衬底上的电容；所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；上电极板，与所述上电极层接触连接；所述上电极板包括：硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；接触插塞，与所述上电极板接触连接。

Description

一种半导体器件及其制备方法

技术领域

本公开涉及半导体制造领域，尤其涉及一种半导体器件及其制备方法。

背景技术

半导体器件，如动态随机存储器(Dynamic Random Access Memory，DRAM)中，包括用于存储信息的电容，该电容通常具有位于上电极层上的上电极板。

然而，现有技术中的上电极板与其他导电结构之间的接触电阻较大，不利于半导体器件电性能的改善。

发明内容

本公开实施例提供了一种半导体器件，所述器件包括：衬底以及设置在所述衬底上的电容；所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；上电极板，与所述上电极层接触连接；所述上电极板包括：硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；接触插塞，与所述上电极板接触连接。

上述方案中，所述第一导电层的材料包括硅锗，且所述第一导电层中锗的原子占比大于所述硅锗层中锗的原子占比。

上述方案中，所述硅锗层中锗的原子占比为5％至40％，所述第一导电层中锗的原子占比为60％至80％。

上述方案中，所述第一导电层的材料包括n型掺杂的多晶硅。

上述方案中，所述上电极板还包括：第二导电层，所述第二导电层位于所述第一导电层上，所述第二导电层的电导率大于所述第一导电层的电导率。

上述方案中，所述第一导电层的材料包括硅锗，所述第二导电层的材料包括n型掺杂的多晶硅。

上述方案中，所述半导体器件还包括：介质层，所述介质层覆盖所述上电极板；所述介质层内具有接触孔，所述接触插塞位于所述接触孔内。

上述方案中，所述接触插塞包括：粘附层和导体层；所述粘附层覆盖所述接触孔的侧壁与底面，所述导体层覆盖所述粘附层且填充所述接触孔。

本公开实施例还提供了一种半导体器件的制备方法，所述方法包括：

在衬底上形成电容，所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；

形成上电极板，所述上电极板与所述上电极层接触连接；所述形成上电极板，包括：形成硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；

形成接触插塞，所述接触插塞与所述上电极板接触连接。

上述方案中，所述第一导电层的材料包括硅锗，且所述第一导电层中锗的原子占比大于所述硅锗层中锗的原子占比。

上述方案中，形成硅锗层以及覆盖所述硅锗层的第一导电层，包括：向反应腔室内通入含锗气体和含硅气体；在形成所述硅锗层时，控制所述含锗气体的流量在380sccm至440sccm之间，含硅气体的流量在100sccm至200sccm之间；在形成所述第一导电层时，控制所述含锗气体的流量在560sccm至680sccm之间，含硅气体的流量在100sccm至200sccm之间。

上述方案中，所述第一导电层的材料包括n型掺杂的多晶硅。

上述方案中，所述上电极板还包括：第二导电层；所述形成上电极板，还包括：在所述第一导电层上形成第二导电层，所述第二导电层的电导率大于所述第一导电层的电导率。

上述方案中，所述第一导电层的材料包括硅锗，所述第二导电层的材料包括n型掺杂的多晶硅。

上述方案中，形成接触插塞之前，所述方法还包括：在所述衬底上形成介质层，所述介质层覆盖所述上电极板；刻蚀所述介质层形成容纳所述接触插塞的接触孔。

上述方案中，所述接触插塞包括粘附层及导体层；所述形成接触插塞，包括：在所述介质层上形成粘附材料层，所述粘附材料层覆盖所述介质层的表面、所述接触孔的侧壁及底面；

在所述介质层上形成导体材料层，所述导体材料层填充所述接触孔且与所述粘附材料层接触；

采用平坦化工艺移除所述介质层上的粘附材料层及导体材料层，形成粘附层及导体层，所述粘附层和导体层位于所述接触孔内，构成所述接触插塞。

本公开实施例所提供的半导体器件及其制备方法，其中，所述半导体器件包括：衬底以及设置在所述衬底上的电容；所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；上电极板，与所述上电极层接触连接；所述上电极板包括：硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；接触插塞，与所述上电极板接触连接。采用硅锗层及电导率更大的第一导电层形成上电极板，可以增加所述上电极板的电导率，减小所述上电极板与所述接触插塞的接触电阻，改善所述半导体器件的电性能。

本公开的一个或多个实施例的细节在下面的附图和描述中提出。本公开的其它特征和优点将从说明书、附图以及权利要求书变得明显。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本公开实施例提供的半导体器件的结构示意图；

图2为本公开实施例提供的半导体器件的制备方法的流程框图；

图3至图10为本公开实施例提供的半导体器件的制备方法的工艺流程图；

图11为本公开另一实施例提供的半导体器件的制备方法的示意图。

具体实施方式

下面将参照附图更详细地描述本公开公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开，而不应被这里阐述的具体实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开公开的范围完整的传达给本领域的技术人员。

在下文的描述中，给出了大量具体的细节以便提供对本公开更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本公开可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本公开发生混淆，对于本领域公知的一些技术特征未进行描述；即，这里不描述实际实施例的全部特征，不详细描述公知的功能和结构。

在附图中，为了清楚，层、区、元件的尺寸以及其相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在……上”、“与……相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在……上”、“与……直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。而当讨论的第二元件、部件、区、层或部分时，并不表明本公开必然存在第一元件、部件、区、层或部分。

空间关系术语例如“在……下”、“在……下面”、“下面的”、“在……之下”、“在……之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在……下面”和“在……下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

半导体器件，如DRAM中，包括用于存储信息的电容，该电容为垂直电容，通常包括依次沉积的下电极层、介质层、上电极层以及上电极板。所述上电极板需要填充由上电极层限定出的容纳腔。

在相关技术中，采用硅锗层来形成所述上电极板，并在所述上电极板上形成接触插塞。然而，该接触插塞与所述上电极板的接触电阻较大，会使所述半导体器件的电性能劣化。

基于此，提出了本公开实施例的以下技术方案：

本公开实施例提供了一种半导体器件，包括：

衬底以及设置在所述衬底上的电容；所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；

上电极板，与所述上电极层接触连接；所述上电极板包括：硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；

接触插塞，与所述上电极板接触连接。

本公开实施例中，采用硅锗层及电导率更大的第一导电层形成上电极板，可以增加所述上电极板的电导率，减小所述上电极板与所述接触插塞的接触电阻，改善所述半导体器件的电性能。

为使本公开的上述目的、特征和优点能够更加明显易懂，下面结合附图对本公开的具体实施方式做详细的说明。在详述本公开实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本公开的保护范围。

图1为本公开实施例提供的半导体器件的结构示意图。如图1所示，所述半导体器件包括：衬底20以及设置在所述衬底20上的电容21；所述电容21至少包括上电极层213，所述上电极层213在多个平面内延伸，限定出非闭合的容纳腔29；上电极板22，与所述上电极层213接触连接；所述上电极板22包括：硅锗层223以及覆盖所述硅锗层223的第一导电层221；所述硅锗层223填充所述容纳腔29，所述第一导电层221的电导率大于所述硅锗层223的电导率；接触插塞24，与所述上电极板22接触连接。

所述衬底20可以包含多个器件区，多个器件区后续可以通过切割分离；图1中仅示出一个器件区。在一个实施例中，该一个器件区内包括阵列区和外围区，所述阵列区用于形成存储单元，所述外围区用于形成外围电路，所述上电极板22位于所述阵列区上。

所述衬底20可以为硅衬底，所述衬底20内还形成有其他的结构，例如，字线，位线，位线接触等，在此不再赘述。

在一个实施例中，所述半导体器件还包括：绝缘层27以及形成所述绝缘层27内的节点接触插塞25。具体的，所述绝缘层27形成在所述衬底20上，所述绝缘层27内，设有多个间隔设置的节点接触插塞25，所述节点接触插塞25与所述电容21之间形成电连接。

所述电容21可以包括下电极层211、介质层212和上电极层213，所述下电极层211和所述上电极层213的材料可以包括一种或多种导电材料，诸如掺杂的半导体，导电金属氮化物，金属，金属硅化物，导电氧化物或其组合，例如，氮化钛、钨、氮化钽等。可以理解的是，所述下电极层211和所述上电极层213的材料可以相同也可以不同。

所述介质层212的材料包括但不限于氮化物、氧化物、金属氧化物或其组合。例如，氮化硅、氧化硅等。在某些实施例中，可以使用高K介电材料来作为介质层212的材料。

所述半导体器件还包括电容支撑结构26，所述电容支撑结构26对所述电容21起支撑的作用。所述电容支撑结构26可以包括下部支撑层261、中部支撑层262及上部支撑层263。所述电容支撑结构26的材料可以包括但不限于氧化硅、氮化硅、氧氮化硅等。

继续参考图1，可以看出，所述下电极层211设置在电容支撑结构26内，并与所述节点接触插塞25接触以形成电连接。也就是说，所述电容21通过所述下电极层211与所述节点接触插塞25接触。

在实际工艺中，所述第一电容21的形成可以使用一种或多种薄膜沉积工艺形成；所述多种薄膜沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

在一个实施例中，所述第一导电层221的材料包括硅锗，且所述第一导电层221中锗的原子占比大于所述硅锗层223中锗的原子占比。所述硅锗层223需要填充所述容纳腔29，从而采用锗的原子占比较小的硅锗材料，可以提高硅锗材料的填充能力，使最后形成的硅锗层223中的孔隙率大大减少。另外，所述第一导电层221需要与接触插塞24连接，采用锗的原子占比较大的硅锗材料，可以提高所述第一导电层的电导率，进而降低所述上电极板22与所述接触插塞24之间的接触电阻。

综上可知，通过调整所述上电极板22内的锗原子占比，可以在保证所述上电极板22在具有较好的填充能力的同时也具有较小的接触电阻。在一些具体的实施例中，所述硅锗层223中锗的原子占比为5％至40％，例如，10％至35％、15％至30％或20％至25％。所述第一导电层221中锗的原子占比为60％至80％，例如，65％至75％。

在本公开的另一实施例中，所述第一导电层221的材料包括n型掺杂的多晶硅。所述n型掺杂的多晶硅可以为磷(P)掺杂的多晶硅或者为砷(As)掺杂的多晶硅，所述掺杂的目的是为了提高多晶硅的电导率。如此，在形成所述硅锗层223时，可以采用具有锗原子占比较低的硅锗材料，提高填充能力，使最后形成的硅锗层223中的孔隙率大大减少。在该实施例中，所述硅锗层223中锗的原子占比可以为5％至40％，例如，10％至35％、15％至30％或20％至25％。

在本公开的另一实施例中，所述上电极板22还包括：第二导电层222，所述第二导电层222位于所述第一导电层221上方，所述第二导电层222的电导率大于所述第一导电层221的电导率。如此，可以进一步减小所述上电极板22与所述接触插塞24之间的接触电阻。在一具体的实施例中，所述第一导电层221的材料包括硅锗，所述第二导电层222的材料包括n型掺杂的多晶硅。这里，所述第一导电层221中锗的原子占比为60％至80％，例如，65％至75％。所述n型掺杂的多晶硅可以为磷(P)掺杂的多晶硅或者为砷(As)掺杂的多晶硅。此时，所述硅锗层223中锗的原子占比为5％至40％，例如，10％至35％、15％至30％或20％至25％。需要说明的是，只要电导率满足上述关系的材料都可以用来形成所述第一导电层221和所述第二导电层222。

继续参见图1，所述半导体器件还包括：介质层28，所述介质层28覆盖所述上电极板22；所述介质层28内具有接触孔TH1，所述接触插塞24位于所述接触孔TH1内。所述介质层28的材料可以包括但不限于氧化硅、氮化硅、碳化硅等。

在一实施例中，所述接触插塞24包括粘附层241和导体层242，所述粘附层241覆盖所述接触孔TH1的侧壁与底面，所述导体层242覆盖所述粘附层241且填充所述接触孔TH1。

所述粘附层241可以包括钛层，所述钛层与所述上电极板22中的硅反应生成硅化钛(TiSi_x)，使所述接触插塞24与所述上电极板22形成欧姆接触，降低接触电阻。所述钛层可以采用物理气相沉积(PVD)或化学气相沉积(CVD)形成。所述钛层的厚度可以在5nm至10nm之间，例如6nm。在其他实施例中，所述粘附层241还可以包括位于所述钛层上的氮化钛层，所述氮化钛层作为扩散阻挡层，可以阻挡所述导体层242中的离子扩散至粘附层241、介质层28及上电极板22中。

所述导体层242的材料可以为钨，但不限于此，其他导电材料也可以作为导体层242使用。

可选的，所述介质层28中还设有导电插塞23，所述导电插塞23可以与外围区中的外围电路电连接。所述导电插塞23可以与所述接触插塞24同时形成，所述导电插塞23的材料可以与所述接触插塞24的材料相同，在此不做赘述。

本公开实施例还提供了一种半导体器件的制备方法，具体请参见图2。如图所示，所述方法包括了如下步骤：

步骤210：在衬底上形成电容，所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；

步骤220：形成上电极板，所述上电极板与所述上电极层接触连接；所述形成上电极板，包括：形成硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；

步骤230：形成接触插塞，所述接触插塞与所述上电极板接触连接。

下面，结合图3至图10对本公开实施例提供的半导体器件的制备方法再做进一步详细的说明。

首先，如图3所示，执行步骤210，在衬底20上形成电容21，所述电容21至少包括上电极层213，所述上电极层213在多个平面内延伸，限定出非闭合的容纳腔29；

所述衬底可以为半导体衬底，例如，硅衬底。所述衬底内还形成有其他的结构，例如，字线，位线，位线接触等，在此不再赘述。

所述衬底可以包含多个器件区，多个器件区后续可以通过切割分离，图3中仅示出一个器件区。在一个实施例中，该一个器件区内包括阵列区和外围区，所述阵列区用于形成存储单元，所述外围区用于形成外围电路，所述电容21形成在所述阵列区上。

在一个实施例中，在形成所述电容21之前，所述方法还包括：在所述衬底20上方形成绝缘层27；在所述绝缘层27内形成多个间隔设置的节点接触插塞25，所述节点接触插塞25与所述电容21之间形成电连接。

所述电容21可以包括下电极层211、介质层212和上电极层213，形成所述下电极层211和形成所述上电极层213的材料可以包括一种或多种导电材料，诸如掺杂的半导体，导电金属氮化物，金属，金属硅化物，导电氧化物或其组合，例如，氮化钛、钨、氮化钽等。可以理解的是，所述下电极层211和所述上电极层213的材料可以相同也可以不同。

所述介质层212的材料包括但不限于氮化物、氧化物、金属氧化物或其组合。例如，氮化硅、氧化硅等。在某些实施例中，可以使用高K介电材料来作为介质层212的材料。

在一个实施例中，在形成所述电容21之前，所述方法还包括：在所述衬底上形成电容支撑结构26。所述电容支撑结构26对所述电容21起支撑的作用。所述电容支撑结构26可以包括下部支撑层261、中部支撑层262及上部支撑层263。所述电容支撑结构26的材料可以包括但不限于氧化硅、氮化硅、氧氮化硅等。

结合图3可以看出，所述下电极层211设置在电容支撑结构26内，并与所述节点接触插塞25接触以形成电连接。也就是说，所述电容21通过所述下电极层211与所述节点接触插塞25接触。

在实际工艺中，所述第一电容21的形成可以使用一种或多种薄膜沉积工艺形成；所述多种薄膜沉积工艺包括但不限于化学气相沉积(CVD)工艺、等离子体增强化学气相沉积(PECVD)工艺、原子层沉积(ALD)工艺或其组合。

接着，如图4至图6所示，执行步骤220，形成上电极板22，所述上电极板22与所述上电极层213接触连接；所述形成上电极板22，包括：形成硅锗层223以及覆盖所述硅锗层223的第一导电层221；所述硅锗层223填充所述容纳腔29，所述第一导电层221的电导率大于所述硅锗层223的电导率。采用硅锗层223及电导率更大的第一导电层221形成上电极板22，可以增加所述上电极板22的电导率，减小所述上电极板22与所述接触插塞24的接触电阻，改善所述半导体器件的电性能。

可选的，形成所述上电极板22，包括：形成上电极板材料层22a，所述上电极板材料层22a覆盖阵列区和外围区；移除外围区上方的上电极板材料层22a，形成位于阵列区上的上电极板22，如图6所示。可以理解地，在移除外围区上方的上电极板材料层22a时，若外围区上形成有介质层212及上电极层213，应一并移除该外围区上的介质层212及上电极层213。

需要说明的是，当所述衬底包括多个器件区时，可以同时在多个器件区上依次形成下电极层、介质层、上电极层及上电极板材料层，之后移除每个器件区中位于外围区上介质层、上电极层及上电极板材料层，形成与多个器件区一一对应的电容及上电极板。

更具体地，形成所述上电极板材料层22a的方法包括：在非闭合的所述容纳腔29中沉积硅锗材料层223a，如图4所示；接着，在所述硅锗材料层223a上方沉积第一导电材料层221a，所述第一导电材料层221a的电导率大于所述硅锗材料层223a的电导率，具体参见图5。

在一个实施例中，所述第一导电层221的材料包括硅锗，且所述第一导电层221中锗的原子占比大于所述硅锗层223中锗的原子占比。所述硅锗层223需要填充所述容纳腔29，采用锗的原子占比较小的硅锗材料，可以提高硅锗材料的填充能力，使最后形成的硅锗层223中的孔隙率大大减少。另外，所述第一导电层221需要与接触插塞24连接，采用锗的原子占比较大的硅锗材料，可以提高所述第一导电层的电导率，进而降低所述上电极板22与所述接触插塞24之间的接触电阻。在实际工艺中，所述硅锗层223和所述第一导电层221可以在同一制程中依次形成，也可以在不同制程中形成。在一个实施例中，采用化学气相沉积(CVD)来形成所述硅锗层223和所述第一导电层221。具体的，向反应腔室内通入含锗气体(如GeH₄)及含硅气体(如SiH₄)，通过控制含锗气体和/或含硅气体的流量，可以控制形成的硅锗层223及第一导电层221内锗的原子占比。在一具体的实施例中，在形成所述硅锗层223时，控制含锗气体的流量在380sccm至440sccm之间，含硅气体的流量在100sccm至200sccm之间；在形成所述第一导电层221时，控制含锗气体的流量在560sccm至680sccm之间，含硅气体的流量在100sccm至200sccm之间。如此，可以使形成的第一导电层221的锗的原子占比大于所述硅锗层223中锗的原子占比。可选的，在形成所述硅锗层223及所述第一导电层221时，还可以向所述反应腔室内通入掺杂气体(如BCl₃)，所述掺杂气体的流量在10sccm至30sccm。

综上可知，通过调整所述上电极板22内的锗原子占比，可以在保证所述上电极板22在具有较好的填充能力的同时也具有较小的接触电阻。在一些具体的实施例中，所述硅锗层223中锗的原子占比为5％至40％，例如，10％至35％、15％至30％或20％至25％。所述第一导电层221中锗的原子占比为60％至80％，例如，65％至75％。

在本公开的另一实施例中，所述第一导电层221的材料包括n型掺杂的多晶硅。所述n型掺杂的多晶硅可以为磷(P)掺杂的多晶硅或者为砷(As)掺杂的多晶硅，所述掺杂的目的是为了提高多晶硅的电导率。如此，在形成所述硅锗层223时，可以采用锗原子占比较低的硅锗材料，提高填充能力，使最后形成的硅锗层223中的孔隙率大大减少。在该实施例中，所述硅锗层223中锗的原子占比可以为5％至40％，例如，10％至35％、15％至30％或20％至25％。

在本公开的另一实施例中，如图11所示，所述上电极板22还包括：第二导电层222；所述形成上电极板22，还包括：在所述第一导电层221上形成第二导电层222，所述第二导电层22覆盖在所述第一导电层221上方。其中，所述第二导电层222的电导率大于所述第一导电层221的电导率。如此，可以进一步减小所述上电极板22与所述接触插塞24之间的接触电阻。

在一具体的实施例中，所述第一导电层221的材料包括硅锗，所述第二导电层222的材料包括n型掺杂的多晶硅。这里，所述第一导电层221中锗的原子占比为60％至80％，例如，65％至75％。所述n型掺杂的多晶硅可以为磷(P)掺杂的多晶硅或者为砷(As)掺杂的多晶硅。此时，所述硅锗层223中锗的原子占比为5％至40％，例如，10％至35％、15％至30％或20％至25％。需要说明的是，只要电导率满足上述关系的材料都可以用来形成所述第一导电层221和所述第二导电层222。

最后，如图7至图10所示，执行步骤230：形成接触插塞24，所述接触插塞24与所述上电极板22接触连接。

具体的，所述接触插塞24形成在所述上电极板22上，并与所述上电极板22的顶层，如第一导电层221或第二导电层222接触电连接。

可以理解的，在形成接触插塞24之前，所述方法还包括：在所述衬底20上形成介质层28，所述介质层28覆盖所述上电极板22，如图7所示；刻蚀所述介质层28形成容纳所述接触插塞的接触孔TH1，如图8所示。其中，形成所述介质层28的材料包括但不限于氧化硅、氮化硅、碳化硅等。

在一些实施例中，所述接触插塞24包括粘附层241及导体层242；所述形成接触插塞24，包括：在所述介质层28上形成粘附材料层241a，所述粘附材料层241a覆盖所述介质层28的表面、所述接触孔TH1的侧壁及底面；

在所述介质层28上形成导体材料层242a，所述导体材料层242a填充所述接触孔TH1且与所述粘附材料层241a接触，具体请参考图9；

采用平坦化工艺移除所述介质层上的粘附材料层241a及导体材料层242a，形成粘附层241及导体层242，所述粘附层241和导体层242位于所述接触孔TH1内，构成所述接触插塞24，如图10所示。

所述粘附层241可以包括钛层，所述钛层与所述上电极板22中的硅反应生成硅化钛(TiSi_x)，使所述接触插塞24与所述上电极板22形成欧姆接触，降低接触电阻。所述钛层可以采用物理气相沉积(PVD)或化学气相沉积(CVD)形成。所述钛层的厚度可以在5nm至10nm之间，例如6nm。在其他实施例中，所述粘附层241还可以包括位于所述钛层上的氮化钛层，所述氮化钛层作为扩散阻挡层，可以阻挡所述导体层242中的离子扩散至粘附层241、介质层28及上电极板22中。

所述导体层242的材料可以为钨，但不限于此，其他导电材料也可以作为导体层242使用。

可选的，在形成接触插塞24的过程中，还可以在介质层28中形成导电插塞23，所述导电插塞23可以与外围区中的外围电路电连接，所述导电插塞23的材料可以与所述接触插塞24的材料相同，在此不做赘述。

需要说明的是，本公开实施例提供的半导体器件的制备方法可应用于DRAM结构或其他半导体器件中，在此不做过多限定。本公开提供的半导体器件制备方法的实施例与半导体器件的实施例属于同一构思；各实施例所记载的技术方案中各技术特征之间，在不冲突的情况下，可以任意组合。

以上所述，仅为本公开的较佳实施例而已，并非用于限定本公开的保护范围，凡在本公开的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本公开的保护范围之内。

Claims (16)

1.一种半导体器件，其特征在于，包括：

衬底以及设置在所述衬底上的电容；所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；

上电极板，与所述上电极层接触连接；所述上电极板包括：硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；

接触插塞，与所述上电极板接触连接。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一导电层的材料包括硅锗，且所述第一导电层中锗的原子占比大于所述硅锗层中锗的原子占比。

3.根据权利要求2所述的半导体器件，其特征在于，所述硅锗层中锗的原子占比为5％至40％，所述第一导电层中锗的原子占比为60％至80％。

4.根据权利要求1所述的半导体器件，其特征在于，所述第一导电层的材料包括n型掺杂的多晶硅。

5.根据权利要求1所述的半导体器件，其特征在于，所述上电极板还包括：第二导电层，所述第二导电层位于所述第一导电层上，所述第二导电层的电导率大于所述第一导电层的电导率。

6.根据权利要求5所述的半导体器件，其特征在于，所述第一导电层的材料包括硅锗，所述第二导电层的材料包括n型掺杂的多晶硅。

7.根据权利要求1所述的半导体器件，其特征在于，所述半导体器件还包括：介质层，所述介质层覆盖所述上电极板；所述介质层内具有接触孔，所述接触插塞位于所述接触孔内。

8.根据权利要求7所述的半导体器件，其特征在于，所述接触插塞包括：粘附层和导体层；所述粘附层覆盖所述接触孔的侧壁与底面，所述导体层覆盖所述粘附层且填充所述接触孔。

9.一种半导体器件的制备方法，其特征在于，所述方法包括：

在衬底上形成电容，所述电容至少包括上电极层，所述上电极层在多个平面内延伸，限定出非闭合的容纳腔；

形成上电极板，所述上电极板与所述上电极层接触连接；所述形成上电极板，包括：形成硅锗层以及覆盖所述硅锗层的第一导电层；所述硅锗层填充所述容纳腔，所述第一导电层的电导率大于所述硅锗层的电导率；

形成接触插塞，所述接触插塞与所述上电极板接触连接。

10.根据权利要求9所述的方法，其特征在于，所述第一导电层的材料包括硅锗，且所述第一导电层中锗的原子占比大于所述硅锗层中锗的原子占比。

11.根据权利要求10所述的方法，其特征在于，形成硅锗层以及覆盖所述硅锗层的第一导电层，包括：向反应腔室内通入含锗气体和含硅气体；在形成所述硅锗层时，控制所述含锗气体的流量在380sccm至440sccm之间，含硅气体的流量在100sccm至200sccm之间；在形成所述第一导电层时，控制所述含锗气体的流量在560sccm至680sccm之间，含硅气体的流量在100sccm至200sccm之间。

12.根据权利要求9所述的方法，其特征在于，所述第一导电层的材料包括n型掺杂的多晶硅。

13.根据权利要求9所述的方法，其特征在于，所述上电极板还包括：第二导电层；所述形成上电极板，还包括：在所述第一导电层上形成第二导电层，所述第二导电层的电导率大于所述第一导电层的电导率。

14.根据权利要求13所述的方法，其特征在于，所述第一导电层的材料包括硅锗，所述第二导电层的材料包括n型掺杂的多晶硅。

15.根据权利要求9所述的方法，其特征在于，形成接触插塞之前，所述方法还包括：在所述衬底上形成介质层，所述介质层覆盖所述上电极板；刻蚀所述介质层形成容纳所述接触插塞的接触孔。

16.根据权利要求15所述的方法，其特征在于，所述接触插塞包括粘附层及导体层；所述形成接触插塞，包括：在所述介质层上形成粘附材料层，所述粘附材料层覆盖所述介质层的表面、所述接触孔的侧壁及底面；

在所述介质层上形成导体材料层，所述导体材料层填充所述接触孔且与所述粘附材料层接触；

采用平坦化工艺移除所述介质层上的粘附材料层及导体材料层，形成粘附层及导体层，所述粘附层和导体层位于所述接触孔内，构成所述接触插塞。

Images