CN114400185A - n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料 - Google Patents

n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料 Download PDF

Info

Publication number
CN114400185A
CN114400185A CN202210048361.8A CN202210048361A CN114400185A CN 114400185 A CN114400185 A CN 114400185A CN 202210048361 A CN202210048361 A CN 202210048361A CN 114400185 A CN114400185 A CN 114400185A
Authority
CN
China
Prior art keywords
gallium oxide
doping
type gallium
substrate
epitaxial growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210048361.8A
Other languages
English (en)
Inventor
何高航
冯博渊
李政成
伍莹
丁孙安
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Southwest University of Science and Technology
Original Assignee
Southwest University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Southwest University of Science and Technology filed Critical Southwest University of Science and Technology
Priority to CN202210048361.8A priority Critical patent/CN114400185A/zh
Publication of CN114400185A publication Critical patent/CN114400185A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/38—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions
    • H01L21/383—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions using diffusion into or out of a solid from or into a gaseous phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • C23C14/28—Vacuum evaporation by wave energy or particle radiation
    • C23C14/30—Vacuum evaporation by wave energy or particle radiation by electron bombardment
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

本发明涉及半导体材料技术领域，具体而言，涉及n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料。n型氧化镓Si掺杂的方法包括：在基片上外延生长形成氧化镓薄膜的过程中，采用电子束蒸发掺杂Si。该方法可实现硅的连续掺杂，且硅的掺杂比例连续可调，硅元素在形成的材料内均匀分布，同时，该工艺重复性高，制备的材料尺寸不受限制，可以实现工业化生产。

Description

n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料
技术领域
本发明涉及半导体材料技术领域，具体而言，涉及n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料。
背景技术
随着宽禁带半导体器件的快速发展和广泛应用，对于超宽禁带氧化物半导体材料的研究也越来越重视，比如单晶氧化镓就被认为是继氮化镓材料之后的一种最有应用前景的新兴材料。但是目前限制氧化镓器件性能的关键问题是对其导电特性的调制，如何实现氧化镓材料可控掺杂就成为一个亟待突破的核心技术。
氧化镓半导体材料禁带宽度达4.8eV的，其巴利加优值达3214，是理想应用于紫外光电和功率器件材料。但是目前对于材料导电性方面的控制，还很难实现连续可控的n型掺杂，特别是连续可控掺杂对导电性的调控。因此，开发一种简单有效的连续可控掺杂新技术，来解决氧化镓n型掺杂和导电性调制难题就至关重要。
而对于外延生长氧化镓薄膜材料，现有的掺杂方法主要分为三类：(1)分子束外延技术(MBE)采用k-cell方法将Si间断式掺入来获得n型掺杂的氧化镓。但是MBE技术Si间断式掺杂方法存在Si在薄膜内分布不均匀的问题。(2)金属氧化物气相外延(MOCVD)方法技术利用硅烷对氧化镓进行掺杂。而MOCVD方式生长氧化镓内的C杂质高，对掺杂效果有很大的影响。(3)磁控溅射(Sputtering)或者脉冲激光外延(PLD)技术是通过对靶材的预先掺杂来实现对薄膜氧化镓的n型掺杂。磁控溅射或者PLD方法的靶材中掺杂浓度与实际转移到薄膜材料中的掺杂关系比较复杂，工艺条件对其有很大的影响，难以做的准确控制。
鉴于此，特提出本发明。
发明内容
本发明的目的在于提供n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料。本发明实施例提供的掺杂方法可实现硅的连续掺杂，且硅的掺杂比例连续可调，硅元素在形成的材料内均匀分布，同时，该工艺重复性高，制备的材料尺寸不受限制，可以实现工业化生产。
本发明是这样实现的：
第一方面，本发明提供一种n型氧化镓Si掺杂的方法，包括：在基片上外延生长形成氧化镓薄膜的过程中，采用电子束蒸发掺杂Si。
在可选的实施方式中，包括：在进行外延生长之前对所述基片进行退火处理。
在可选的实施方式中，退火处理的条件包括：温度为900-1400℃，时间为2-4小时；
优选地，在退火处理过程中所述基片不与进行退火处理的设备接触。
在可选的实施方式中，包括：在退火处理前，对所述基片进行清洁处理；
优选地，清洁处理包括：依次采用酮类溶剂、醇类溶剂和水对所述基片进行清洗，而后干燥。
在可选的实施方式中，外延生长为分子束外延生长。
在可选的实施方式中，外延生长的条件包括：镓源的温度为900-1100℃，压力为1E-6至2E-5mbar，时间为1-6小时。
在可选的实施方式中，外延生长采用的镓源选自纯金属镓或氧化亚镓，外延腔室内采用的氧源选自等离子体氧源、气态氧源和液态氧源中的任意一种；
优选地，氧源选自氧等离子体源、气态臭氧和液态臭氧中的任意一种。
在可选的实施方式中，采用电子束蒸发的方式控制Si掺杂源；
优选地，电子束蒸发的条件包括：电子束电流为30-75mA，载流子浓度在2.5×1015-5×1020cm-3。
在可选的实施方式中，形成所述基片的材质选自氧化镓、氧化铝和碳化硅中的任意一种。
第二方面，本发明提供一种n型氧化镓Si掺杂材料，其通过前述实施方式任一项所述的n型氧化镓Si掺杂的方法制备得到。
第三方面，本发明提供一种宽禁带半导体器件，其包括前述实施方式所述的n型氧化镓Si掺杂材料。
本发明具有以下有益效果：本发明实施例提供的方法利用电子束蒸发的特定对其进行n型Si掺杂，能够实现硅元素连续浓度可控的持续不断地掺入。该方法办法重复性高，获得的Si掺杂比例连续可调，同时不受尺寸限制，可以实现工业化生产，且硅元素在该方法形成的材料内分布均匀。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的n型氧化镓Si掺杂的方法的示意图；
图2为本发明实施例提供的n型氧化镓Si掺杂的不同的电子束电流能够控制Si的并入量的结果图；
图3为本发明实施例提供的n型氧化镓Si掺杂材料的XRD谱图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将对本发明实施例中的技术方案进行清楚、完整地描述。实施例中未注明具体条件者，按照常规条件或制造商建议的条件进行。所用试剂或仪器未注明生产厂商者，均为可以通过市售购买获得的常规产品。
本发明实施例提供一种n型氧化镓Si掺杂的方法，包括：
首先，对基片进行清洁处理，清洁处理步骤包括依次采用酮类溶剂、醇类溶剂和水对所述基片进行清洗，而后干燥。例如，基片在丙酮、异丙醇、酒精及去离子水各超声清洗5-15分钟，用氮气吹干。
清洁处理能够去除基片上的污渍，保证后续外延生长形成的氧化镓薄膜能稳定地和基片结合，也有利于后续硅元素的掺杂，不会引入杂质，保证形成的材料的性能。
进一步地，形成所述基片的材质选自氧化镓、氧化铝和碳化硅中的任意一种，例如，可以采用蓝宝石晶片或者氧化镓晶片。
需要说明的是，上述基片的大小可以从1cm*1cm到几英寸等，不限基片的尺寸大小。
而后，将清洁处理后的基片进行退火处理，具体地，将基片放置在坩埚上，将坩埚放置在退火炉的恒温区域。在放置过程中要避免晶片与退火炉接触，且一定要将坩埚放在恒温区中间位置。控制退火炉温度在900-1400℃(例如，900℃、950℃、1000℃、1050℃、1100℃、1150℃、1200℃、1250℃、1300℃、1350℃以及1400℃等900-1400℃之间的任意数值)范围内，在达到预设温度后保温2-4小时(例如2小时、2.5小时、3小时、3.5小时以及4小时等2-4小时之间的任意数值)不等的时间来获得原子级平整晶片。
对基片进行退火处理，能够使基片表面达到原子级平整，实现原子级的外延生长。
接着，在上述退火处理后的基片上外延生长形成氧化镓薄膜，且在外延生长的过程中，采用电子束蒸发掺杂Si。参见图1，具体地，将上述退火处理后的基片快速传入到氧化物分子束外延设备中，控制镓源温度为900-1100℃(例如900℃、920℃、940℃、960℃、980℃、1000℃、1020℃、1040℃、1060℃、1080℃以及1100℃等900-1100℃之间的任意数值)，同时腔室内通入氧源，保存腔内压力1E-6至2E-5mbar。在外延生长过程中，采用电子束蒸发的方式控制Si掺杂源，电子束电流控制在30-75mA(例如，30mA、35mA、40mA、45mA、50mA、55mA、60mA、65mA、70mA以及75mA等35-75mA之间的任意数值)，载流子浓度在2.5×1015-5×1020cm-3(例如，2.5×1015cm-3、5×1015cm-3、1×1016cm-3、5×1016cm-3、1×1017cm-3、5×1017cm-3、1×1018cm-3、3×1018cm-3、5×1018cm-3、1×1019cm-3、5×1019cm-3、1×1020cm-3以及5×1020cm-3等2.5×1015-5×1020cm-3之间的任意数值)使Si持续掺杂到氧化镓薄膜，在以上条件下外延1-6小时，(例如1小时、2小时、3小时、4小时、5小时以及6小时等1-6小时之间的任意数值)实现氧化镓n型Si掺杂。
进一步地，镓源选自纯金属镓或氧化亚镓，氧源选自等离子体氧源、气态氧源和液态氧源中的任意一种；氧源选自氧等离子体源、气态臭氧和液态臭氧中的任意一种。
第二方面，本发明实施例提供n型氧化镓Si掺杂材料，其通过上述n型氧化镓Si掺杂的方法制备得到。
以下结合实施例对本发明的特征和性能作进一步的详细描述。
实施例1
本实施例提供一种n型氧化镓Si掺杂的方法，包括：
选择蓝宝石作为基片，基片在丙酮、异丙醇、酒精及去离子水各超声清洗8分钟，用氮气吹干。然后将蓝宝石基片放置在坩埚上，将坩埚放置在退火炉的恒温区域。在放置过程中要避免晶片与退火炉接触，且一定要将坩埚放在恒温区中间位置。控制退火炉温度在1000℃，在达到预设温度后保温4小时，以获得原子级平整晶片。随后将处理好后的基片快速传入到氧化物分子束外延设备中，控制镓源(镓源为Ga金属)温度1020℃，同时腔室内通入氧源(氧源为臭氧或者等离子氧源)，保存腔内压力5E-6-2E-5Pa。在外延生长过程中，该技术采用电子束蒸发的方式控制Si掺杂源，电子束电流控制在50mA，使Si持续掺杂到氧化镓薄膜，在以上条件下外延4小时实现氧化镓n型Si掺杂。
本实施例提供一种n型氧化镓Si掺杂材料，其通过本实施例的方法制备得到。
实施例2-实施例8
实施例2-实施例8均提供一种n型氧化镓Si掺杂的方法，该方法与实施例1的方法操作基本一致，区别在于采用的电子束蒸发采用的电子束的电流不同，具体参见表1。
实施例9
本实施例提供一种n型氧化镓Si掺杂的方法，包括：
选择蓝宝石作为基片，基片在丙酮、异丙醇、酒精及去离子水各超声清洗15分钟，用氮气吹干。然后将蓝宝石基片放置在坩埚上，将坩埚放置在退火炉的恒温区域。在放置过程中要避免晶片与退火炉接触，且一定要将坩埚放在恒温区中间位置。控制退火炉温度在1000℃，在达到预设温度后保温4小时，以获得原子级平整晶片。随后将处理好后的基片快速传入到氧化物分子束外延设备中，控制镓源(镓源为Ga金属)温度1060℃，同时腔室内通入氧源(氧源为臭氧或者等离子氧源)，保存腔内压力5E-6-2E-5Pa。在外延生长过程中，该技术采用电子束蒸发的方式控制Si掺杂源，电子束电流控制在60mA，使Si持续掺杂到氧化镓薄膜，在以上条件下外延3小时实现氧化镓n型Si掺杂。
本实施例提供一种n型氧化镓Si掺杂材料，其通过本实施例的方法制备得到。
实施例10
本实施例提供一种n型氧化镓Si掺杂的方法，包括：
选择蓝宝石作为基片，基片在丙酮、异丙醇、酒精及去离子水各超声清洗10分钟，用氮气吹干。然后将蓝宝石基片放置在坩埚上，将坩埚放置在退火炉的恒温区域。在放置过程中要避免晶片与退火炉接触，且一定要将坩埚放在恒温区中间位置。控制退火炉温度在1000℃，在达到预设温度后保温6小时，以获得原子级平整晶片。随后将处理好后的基片快速传入到氧化物分子束外延设备中，控制镓源(镓源为Ga金属)温度960℃，同时腔室内通入氧源(氧源为臭氧或者等离子氧源)，保存腔内压力5E-6-2E-5Pa。在外延生长过程中，该技术采用电子束蒸发的方式控制Si掺杂源，电子束电流控制在30mA，使Si持续掺杂到氧化镓薄膜，在以上条件下外延6小时实现氧化镓n型Si掺杂。
本实施例提供一种n型氧化镓Si掺杂材料，其通过本实施例的方法制备得到。
检测1
检测实施例1-8的电流载流子浓度，具体结果参见表1。
表1
Figure BDA0003472695340000091
Figure BDA0003472695340000101
根据表1可知，不同电流可以实现不同的Si的并入，最终实现载流子浓度的控制，图2展示了不同的电子束电流能够控制Si的并入量。
检测2
对实施例1-8的n型氧化镓Si掺杂材料进行X射线衍射，检测结果参见图3，根据图3可知电子束电流可以控制Si的掺入在一定量下不改变材料质量，当超过一定量即电子束电流达到75mA以后会出现严重的其他晶相偏析，不利于材料质量的提升。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种n型氧化镓Si掺杂的方法，其特征在于，包括：在基片上外延生长形成氧化镓薄膜的过程中，采用电子束蒸发掺杂Si。
2.根据权利要求1所述的n型氧化镓Si掺杂的方法，其特征在于，包括：在进行外延生长之前对所述基片进行退火处理。
3.根据权利要求2所述的n型氧化镓Si掺杂的方法，其特征在于，
退火处理的条件包括：温度为900-1400℃，时间为2-4小时；
优选地，在退火处理过程中所述基片不与进行退火处理的设备接触。
4.根据权利要求2所述的n型氧化镓Si掺杂的方法，其特征在于，包括：在退火处理前，对所述基片进行清洁处理；
优选地，清洁处理包括：依次采用酮类溶剂、醇类溶剂和水对所述基片进行清洗，而后干燥。
5.根据权利要求1所述的n型氧化镓Si掺杂的方法，其特征在于，外延生长为分子束外延生长。
6.根据权利要求1-5任一项所述的n型氧化镓Si掺杂的方法，其特征在于，外延生长的条件包括：镓源的温度为900-1100℃，压力为1E-6至2E-5mbar，时间为1-6小时。
7.根据权利要求1所述的n型氧化镓Si掺杂的方法，其特征在于，外延生长采用的镓源选自纯金属镓或氧化亚镓，外延腔室内采用的氧源选自等离子体氧源、气态氧源和液态氧源中的任意一种；
优选地，氧源选自氧等离子体源、气态臭氧和液态臭氧中的任意一种；
优选地，形成所述基片的材质选自氧化镓、氧化铝和碳化硅中的任意一种。
8.根据权利要求1所述的n型氧化镓Si掺杂的方法，其特征在于，采用电子束蒸发的方式控制Si掺杂源；
优选地，电子束蒸发的条件包括：电子束电流为30-75mA。
9.一种n型氧化镓Si掺杂材料，其特征在于，其通过权利要求1-8任一项所述的n型氧化镓Si掺杂的方法制备得到。
10.一种宽禁带半导体器件，其特征在于，其包括权利要求9所述的n型氧化镓Si掺杂材料。
CN202210048361.8A 2022-01-17 2022-01-17 n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料 Pending CN114400185A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210048361.8A CN114400185A (zh) 2022-01-17 2022-01-17 n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210048361.8A CN114400185A (zh) 2022-01-17 2022-01-17 n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料

Publications (1)

Publication Number Publication Date
CN114400185A true CN114400185A (zh) 2022-04-26

Family

ID=81231438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210048361.8A Pending CN114400185A (zh) 2022-01-17 2022-01-17 n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料

Country Status (1)

Country Link
CN (1) CN114400185A (zh)

Similar Documents

Publication Publication Date Title
US9222198B2 (en) SiC single crystal wafer and process for production thereof
Kaufmann et al. Hole conductivity and compensation in epitaxial GaN: Mg layers
US4912063A (en) Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5250149A (en) Method of growing thin film
JP5360789B2 (ja) ｐ型酸化亜鉛薄膜及びその作製方法
Burger et al. An optimized in situ argon sputter cleaning process for device quality low‐temperature (T≤ 800° C) epitaxial silicon: Bipolar transistor and pn junction characterization
CN112086344B (zh) 一种铝镓氧/氧化镓异质结薄膜的制备方法及其在真空紫外探测中的应用
CN109411328B (zh) 一种通过掺杂铁降低结晶温度的氧化镓薄膜制备方法
JP2020189781A (ja) 欠陥ドーピングによるｐ型酸化ガリウム薄膜の製造手順およびその利用
CN114141909B (zh) 在蓝宝石衬底生长不同晶向氧化镓薄膜的方法及基于该薄膜的紫外光探测器的制备方法
Bean Silicon molecular beam epitaxy: 1984–1986
CN115295405B (zh) 一种提高宽禁带半导体载流子浓度的方法
CN114400185A (zh) n型氧化镓Si掺杂的方法和n型氧化镓Si掺杂材料
RU2812236C1 (ru) Способ получения эпитаксиальных пленок оксида галлия на c-ориентированном сапфире
US5248376A (en) Process for thermal-etching treatment of compound semiconductor substrate used in molecular beam epitaxy and apparatus for performing same
Miki et al. Growth and annealing effect of high-quality ZnSe: N/ZnSe by MOCVD
JP2596027B2 (ja) 化合物半導体結晶成長方法及び結晶成長装置
Favela Investigation of Processing and Annealing Conditions of Ohmic and Schottky Contacts on β-Ga 2 O 3 with Enhanced Electrical Characteristics
Liu et al. Optimization of high-quality gallium nitride thin films deposited on silicon substrates with an aluminum nitride buffer layer through radio-frequency magnetron sputtering
JP4413558B2 (ja) ウルツ鉱型ｉｉｉ−ｖ族窒化物薄膜結晶の製造法
CN116825882A (zh) 一种低氧空位日盲紫外Ga2O3材料的制备方法
Imaizumi et al. Undoped semi‐insulating GaAs epitaxial layers and their characterization
JP3077876B2 (ja) Ｉｉｉ−ｖ族化合物半導体の表面処理方法
Fornari et al. Properties of thermally annealed undoped and sulphur doped InP wafers
KR20240081881A (ko) 갈륨 산화물 박막의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination