CN114390238A - 数据转换装置与高画质多媒体接口接收装置 - Google Patents

Abstract

一种数据转换装置以及一种高画质多媒体接口接收装置，该数据转换装置包含存储电路与频率调整电路。存储电路用以依据第一时钟存储高画质多媒体接口信号中的像素数据，及依据第二时钟输出影像数据。频率调整电路用以依据该高画质多媒体接口信号中的控制信号及该第二时钟调整该第二时钟，并将调整后的该第二时钟传输至该存储电路。

Description

数据转换装置与高画质多媒体接口接收装置

技术领域

本发明涉及一种数据转换的装置，特别涉及一种将操作于固定时钟域的高画质多媒体接口信号转换至像素时钟域的数据转换装置。

背景技术

根据高画质多媒体接口(high definition multimedia interface，HDMI)标准的定义中，HDMI传送装置发送的HDMI信号被HDMI接收装置接收后，会由HDMI传送装置的传送时钟域转换为HDMI接收装置的接收时钟域后送至播放装置。为了不使HDMI接收装置接收过多数据产生上溢(overflow)情形，或输出太快而产生下溢(underflow)情形，如何调整HDMI接收装置的接收时钟已成为本领域极欲解决的问题之一。

发明内容

本发明公开一种数据转换装置，其包含存储电路与频率调整电路。存储电路用以依据第一时钟存储高画质多媒体接口(high definition multimedia interface，HDMI)信号中的像素数据，及依据第二时钟输出影像数据。频率调整电路用以依据HDMI信号中的控制信号及该第二时钟调整第二时钟，并将调整后的第二时钟传输至存储电路。

本发明还公开一种HDMI接收装置，其包含解码装置与数据转换装置。解码装置用以接收HDMI信号以产生操作于第一时钟的时钟域的第一控制信号及像素数据。数据转换装置用以接收第一时钟、第一控制信号及像素数据，并产生操作于第二时钟的时钟域的第二控制信号与影像数据，其中数据转换装置依据第一控制信号与第二时钟调整第二时钟。

相较于现有技术，利用本申请的数据转换与HDMI接收装置可以实时调整像素时钟，并且依据像素时钟有效率地输出影像数据，以避免HDMI接收装置的输出与接收产生上溢或下溢的情形。

附图说明

图1为本发明一些实施例中，高画质多媒体接口(high definition multimediainterface，HDMI)接收装置的示意图。

图2为本发明一些实施例中，HDMI接收装置中的数据转换装置的示意图。

符号说明

10：HDMI接收装置

PHY：实体层装置

100：解码装置

S1：HDMI信号

S2：影像信号

200：数据转换装置

220：存储电路

240：频率调整电路

245：数据计算器

246：写入指标单元

247：读出指标单元

248：误差产生器

250：频率设定器

255：锁相回路

260：格式产生电路

CLK1：FRL时钟

CLK2：像素时钟

D1：像素数据

D2：影像数据

C1：控制信号

C2：控制信号

V1：数据有效信号

WV：写入值

RV：读出值

WL：水位值

N：时钟控制信号

RCLK：参考时钟

HSYNC1：水平同步信号

VSYNC1：垂直同步信号

RC：数据压缩比信号

HSYNC2：水平同步信号

VSYNC2：垂直同步信号

DE：致能信号

具体实施方式

图1为HDMI接收装置10的示意图。HDMI接收装置10用以接收从HDMI传输装置(未示出)传输的HDMI信号S1，并将HDMI信号S1转换成影像信号S2输出。其中HDMI信号S1包含固定速率链路(fixed rate link，FRL)时钟CLK1、像素数据D1与控制信号C1，及影像信号S2包含像素时钟CLK2、影像数据D2与控制信号C2。在一些实施例中，像素数据D1与影像数据D2为RGB数据。

HDMI接收装置10包含实体层装置PHY、解码装置100与数据转换装置200。实体层装置PHY用以接收HDMI信号S1，并通过实体层装置PHY中的时钟回复电路得到FRL时钟CLK1。实体层装置PHY将FRL时钟CLK1与HDMI信号S1传输至解码装置100。解码装置100将HDMI信号S1解码成控制信号C1、数据有效信号V1与像素数据D1。

数据转换装置200接收FRL时钟CLK1、控制信号C1、数据有效信号V1与像素数据D1，并输出像素时钟CLK2、影像数据D2与控制信号C2。其中，影像数据D2与控制信号C2属于像素时钟CLK2的时钟域。数据转换装置200用以依据FRL时钟CLK1存储像素数据D1，并依据像素时钟CLK2输出影像数据D2。数据转换装置200用以调整像素时钟CLK2，使影像数据D2与控制信号C2可在不同的时间依据不同的像素时钟CLK2被输出。

在一些实施例中，数据转换装置200具有先进先出(first in first out，FIFO)暂存器，其用以存储接收到的像素数据D1，并依据像素时钟CLK2将FIFO暂存器中的像素数据D1按序输出为影像数据D2。

然而，FIFO暂存器的存储空间终究有限。在一些现有技术中，HDMI接收装置无法有效率地调整像素时钟，使得当HDMI接收装置输出影像数据的速率低于存储像素数据的速率时，FIFO暂存器因为存储的像素数据多于输出的影像数据而造成上溢(overflow)的情形。或是当HDMI接收装置输出影像数据的速率高于存储像素数据的速率时，FIFO暂存器因为输出的影像数据多于存储的像素数据而造成下溢(underflow)的情形。

相较于现有技术，本发明提供的数据转换装置200与HDMI接收装置10具有能够更有效地调整像素时钟CLK2的功能以避免上述上溢或下溢的情形发生。其细节说明如下。

参考图2。图2为依据本发明一些实施例的数据转换装置200的示意图。数据转换装置200包含存储电路220、频率调整电路240与格式产生电路260。

在一些实施例中，存储电路220包含FIFO暂存器。存储电路220依据FRL时钟CLK1、控制信号C1中的数据压缩比信号RC与数据有效信号V1存储像素数据D1。在一些实施例中，当数据有效信号V1对应第一位准时，代表存储电路220接收到有效的像素数据D1，此时存储电路220将接收的像素数据D1存储。相对地，当数据有效信号V1对应第二位准(与第一位准不同)时，代表存储电路220接收到非有效的像素数据D1，例如为间隙字符，此时存储电路220不执行存储操作。

存储电路220依据像素时钟CLK2输出影像数据D2。换言之，输出的影像数据D2属于像素时钟CLK2的时钟域。频率调整电路240用以产生像素时钟CLK2，并实时调整像素时钟CLK2。具体来说，频率调整电路240依据存储电路220存储的像素数据D1的累积数量与输出的影像数据D2的累积数量来调整像素时钟CLK2。格式产生电路260依据像素时钟CLK2与控制信号C1产生控制信号C2，并将控制信号C2传输至存储电路220，使存储电路220依据控制信号C2(及依据像素时钟CLK2所产生)输出影像数据D2。

在一些实施例中，频率调整电路240包含数据计算器245、频率设定器250与锁相回路255。数据计算器245依据控制信号C1、数据有效信号V1、FRL时钟CLK1与像素时钟CLK2产生水位值WL，其中水位值WL代表存储电路220已存储的像素数据D1的累积数量与已输出的影像数据D2的累积数量的差值。频率设定器250依据水位值WL产生时钟控制信号N。锁相回路255依据时钟控制信号N与参考时钟RCLK产生像素时钟CLK2。例如时钟控制信号N为锁相回路255的分频比。

在一些实施例中，数据计算器245包含写入指标单元246、读出指标单元247与误差产生器248。在一些实施例中，写入指标单元246与读出指标单元247为指标暂存器，其用以指示存储电路220中的位址。例如，写入指标单元246与读出指标单元247可以程序计数器(program counter)实现，其又可称为位址暂存器。写入指标单元246用以依据控制信号C1、数据有效信号V1、FRL时钟CLK1以指示写入值WV，其中写入值WV代表最新被存储的像素数据D1存储在存储电路220中的位址，及读出指标单元247用以依据像素时钟CLK2以指示读出值RV，其中读出值RV代表最新被输出的影像数据D2原本存储在存储电路220中的位址。误差产生器248依据写入值WV与读出值RV产生水位值WL。上述的写入指标单元246与读出指标单元247仅为示例的用途，各种不同的写入指标单元246与读出指标单元247均在本发明的考量与范围之内。例如，写入指标单元246与读出指标单元247可以累加器实现。

在一些实施例中，存储电路220依据控制信号C1中的数据压缩比信号RC、数据有效信号V1与FRL时钟CLK1存储像素数据D1，而写入指标单元246依据数据压缩比信号RC、数据有效信号V1与FRL时钟CLK1，判断存储电路220接收到的像素数据D1还原后的数量。例如，在一个FRL时钟CLK1周期内可包含3Bytes(字节)大小的数据量，当数据压缩比信号RC指示正在接收的FRL时钟信号CLK1周期内包含6倍数据量，并且数据有效信号V1指示该周期内接收的3Bytes数据量为有效，则代表在该周期内像素数据D1还原(解压缩)后包含3Bytes数据量的6倍的数据量，因此存储电路220需存储18Bytes(6*3Bytes*1)大小的数据量，使得写入指标单元246将指示存储电路220中目前使用到位址往前推18个Bytes，其中数据有效信号V1对应为1代表该周期内接收的数据为有效。该位址则为写入值WV。例如，当数据有效信号V1对应为0则代表该周期内接收的数据为无效。

相对而言，因为存储电路220中所存储的皆为有效的数据，因此读出指标单元247只须依据像素时钟CLK2判断存储电路220输出多少影像数据D2，并指示存储电路220中目前最新被输出的影像数据D2的位址。该位址则为读出值RV。

因为存储电路220是依顺序(前述其可包含FIFO暂存器)存储像素数据D1，因此由存储电路220的位址的差距可以得到已存储的像素数据D1的累积数量与已输出的影像数据D2的累积数量的差值。具体而言，误差产生器248读取写入值WV与读出值RV，并将写入值WV减去读出值RV作为水位值WL。因为写入值WV随着像素数据D1、数据压缩比信号RC、数据有效信号V1与FRL时钟CLK1实时地更新，且读出值RV随着像素时钟CLK2实时地更新，因此水位值WL可准确地模拟存储电路220中已存储但未输出的数据量。

当水位值WL大于预设上限值时，频率设定器250产生时钟控制信号N，使锁相回路255依据时钟控制信号N增加像素时钟CLK2的频率，例如增大时钟控制信号N，借此提升存储电路220的输出速度。当水位值WL小于预设下限值时，频率设定器250产生时钟控制信号N，使锁相回路255依据时钟控制信号N降低像素时钟CLK2的频率，例如降低时钟控制信号N，借此降低存储电路220的输出速度。换言之，频率调整电路240用以依据已存储的像素数据D1的累积数量与已输出的影像数据D2的累积数量的差值调整像素时钟CLK2，使存储电路220中尚未被输出为影像数据D2的像素数据D1占存储电路220中的存储空间在预设上限值与预设下限值之间。在一些实施例中，预设上限值对应存储电路220中大约70％的存储空间的水位(即距离发生上溢情形约有30％的容许值)。在一些实施例中，预设下限值对应存储电路220中大约30％的存储空间的水位(即距离发生下溢情形约有30％的容许值)。

在一些实施例中，控制信号C1还包含水平同步信号HSYNC1与垂直同步信号VSYNC1。水平同步信号HSYNC1用以指示在FRL时钟CLK1的时钟域下的一帧(frame)中每条扫描线的起点，及垂直同步信号VSYNC1用以指示在FRL时钟CLK1的时钟域下的每一帧的第一条扫描线。控制信号C2包含致能信号DE、水平同步信号HSYNC2与垂直同步信号VSYNC2，其中水平同步信号HSYNC2与垂直同步信号VSYNC2分别指示在像素时钟CLK2的时钟域下的一帧中每条扫描线的起点与每一帧的第一条扫描线。格式产生电路260将水平同步信号HSYNC1与垂直同步信号VSYNC1从FRL时钟信号CLK1的时钟域转换至像素时钟信号CLK2的时钟域以输出为水平同步信号HSYNC2与垂直同步信号VSYNC2。具体来说，格式产生电路260可依据每个水平同步信号HSYNC1间的FRL时钟CLK1的周期数与垂直同步信号VSYNC1的数量获取一帧的数据量，再将操作在FRL时钟CLK1的时钟域下的水平同步信号HSYNC1与垂直同步信号VSYNC1转换成操作在像素时钟CLK2的时钟域下的水平同步信号HSYNC2与垂直同步信号VSYNC2输出，并依据像素时钟CLK2、水平同步信号HSYNC2与垂直同步信号VSYNC2产生致能信号DE至存储电路220。在一些实施例中，格式产生电路260包含计数器，用以计算产生的水平同步信号HSYNC2与垂直同步信号VSYNC2的次数，当垂直同步信号VSYNC2指示一帧中的第一条扫描线开始扫描后，在水平同步信号HSYNC2所指示的每一条扫描线开始时产生致能信号DE。换言之，存储电路220中所存储的每一条扫描线的数据都会对应到一个致能信号DE。因此，在存储电路220接收到致能信号DE后可依据像素时钟CLK2输出对应扫描线的影像数据D2。

Claims (10)

1.一种数据转换装置，包含：

一存储电路，用以依据一第一时钟存储一高画质多媒体接口信号中的一像素数据，及依据一第二时钟输出一影像数据；及

一频率调整电路，用以依据该高画质多媒体接口信号中的一控制信号及该第二时钟调整该第二时钟，并将调整后的该第二时钟传输至该存储电路。

2.如权利要求1所述的数据转换装置，其中该频率调整电路包含：

一数据计算器，用以依据该第一时钟、该控制信号及该第二时钟输出一水位值；及

一锁相回路，用以依据该水位值输出该第二时钟。

3.如权利要求2所述的数据转换装置，其中该水位值代表该存储电路已存储的该像素数据的累积数量与已输出的该影像数据的累积数量的一差值。

4.如权利要求2所述的数据转换装置，其中该频率调整电路还包含：

一频率设定器，用以依据该水位值产生一时钟控制信号至该锁相回路，其中该锁相回路依据该时钟控制信号与一参考时钟输出该第二时钟。

5.如权利要求2所述的数据转换装置，还包含：

一格式产生电路，用以依据该第二时钟与该控制信号产生一致能信号至该存储电路，其中该存储电路还依据该致能信号与该第二时钟输出该影像数据。

6.一种高画质多媒体接口接收装置，包含：

一解码装置，用以接收一高画质多媒体接口信号以产生操作于一第一时钟的时钟域的一第一控制信号及一像素数据；及

一数据转换装置，用以接收该第一时钟、该第一控制信号及该像素数据，并产生操作于一第二时钟的时钟域的一第二控制信号与一影像数据，其中该数据转换装置依据该第一控制信号与该第二时钟调整该第二时钟。

7.如权利要求6所述的高画质多媒体接口接收装置，其中该数据转换装置包含：

一频率调整电路，依据该第一控制信号中的一数据压缩比信号与该第二时钟调整该第二时钟；及

一存储电路，用以存储该像素数据，及用以依据该第二时钟输出该影像数据。

8.如权利要求7所述的高画质多媒体接口接收装置，其中该数据转换装置还包含：

一格式产生电路，用以依据该第二时钟将该第一控制信号转换成该第二控制信号。

9.如权利要求7所述的高画质多媒体接口接收装置，其中该频率调整电路包含：

一数据计算器，用以依据该数据压缩比信号与该第二时钟产生一水位值；

一频率设定器，用以依据该水位值产生一时钟控制信号；及

一锁相回路，用以依据该时钟控制信号与一参考时钟调整该第二时钟，

其中该水位值代表该存储电路存储的该像素数据的累积数量与输出的该影像数据的累积数量的一差值。

10.如权利要求9所述的高画质多媒体接口接收装置，其中该数据计算器包含：

一写入指标单元，用以依据该数据压缩比信号指示一写入值；

一读出指标单元，用以依据该第二时钟信号指示一读出值；及

一误差产生器，用以产生该水位值，其中该水位值等于该写入值减去该读出值。

Images