CN106791550A - 一种低帧频lvds转高帧频dvi视频的装置和方法 - Google Patents
一种低帧频lvds转高帧频dvi视频的装置和方法 Download PDFInfo
- Publication number
- CN106791550A CN106791550A CN201611099572.5A CN201611099572A CN106791550A CN 106791550 A CN106791550 A CN 106791550A CN 201611099572 A CN201611099572 A CN 201611099572A CN 106791550 A CN106791550 A CN 106791550A
- Authority
- CN
- China
- Prior art keywords
- dvi
- spaces
- lvds
- frame
- videos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
- H04N7/0127—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level by changing the field or frame frequency of the incoming video signal, e.g. frame rate converter
Abstract
本发明涉及一种低帧频LVDS转高帧频DVI视频的装置和方法,视频转换装置中采用一片QDRII存储器来缓存图像信息,采用DVI编码器输出标准DVI视频,并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中,具有实现简单、集成度高、体积小、功耗低、性价比高等优点;视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换,使得图像能稳定、流畅地输出。
Description
技术领域
本发明属于视频转换技术领域,涉及一种低帧频LVDS转高帧频DVI视频的装置和方法。
背景技术
LVDS由于采用低摆幅的差分信号传输,具有终端适配容易、低功耗、低成本、高速传输等优点,在商用CMOS视频芯片中得到广泛应用。而DVI已渐渐成为主流视频显示格式,因此LVDS视频与DVI视频间转换的需求量越来越大,急迫需要开发一种实现简单、性价比高的LVDS转DVI视频的产品。
发明内容
本发明的目的是提供一种低帧频LVDS转高帧频DVI视频的装置和方法,以实现低帧频LVDS与高帧频DVI间视频转换,从而解决CMOS视频芯片输出的LVDS视频无法监控的问题。
本发明的技术方案为:
所述一种低帧频LVDS转高帧频DVI视频的装置,其特征在于:包括输出标准DVI视频的DVI编码器,作为主控制器的FPGA芯片,以及进行图像乒乓缓存的QDRII存储器;FPGA芯片通过I2C总线实现对DVI编码器的控制、LVDS接收及串行转并行数据功能。
所述一种低帧频LVDS转高帧频DVI视频的方法,其特征在于:包括以下步骤:
步骤1:DVI编码器控制器通过I2C总线配置DVI编码器为正常工作模式;
步骤2:将LVDS串行视频信号通过FPGA的IP核转化为并行视频信号;
步骤3:将QDRII内存储空间平分为A空间和B空间,并将步骤2转化后的LVDS并行视频信号经过FPGA内部的一级FIFO缓存后按照A空间、B空间顺序轮流存储每帧数据,并在每帧首行存储结束后输出A空间或B空间正在存储的标志;
步骤4:FPGA内部的DVI时序产生器按照VESA标准产生标准DVI视频时序信号,并在DVI高帧频视频每帧开始时,根据步骤(3)产生的A空间或B空间正在存储标志决定QDRII读取地址:若存在A空间正在存储标志,则读取B空间内数据,否则读取A空间内数据;若无该标志,则仍然从上一帧读取空间来读取数据;读取数据时同样经过FPGA内部的一级FIFO缓存。
有益效果
本发明的优点是:视频转换装置采用一片QDRII存储器来缓存图像信息,采用DVI编码器输出标准DVI视频,并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中,具有实现简单、集成度高、体积小、功耗低、性价比高等优点;视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换,使得图像能稳定、流畅地输出。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解,其中:
图1为本发明实现的硬件原理框图;
图2为本发明中FPGA实现视频转换的功能框图。
具体实施方式
下面详细描述本发明的实施例,所述实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
如图1所示是本发明实现低帧频LVDS转高帧频DVI视频的硬件原理框图,采用一片QDRII存储器来缓存图像信息,采用DVI编码器TFP410输出标准DVI视频,FPGA选用由XILINX公司生产的XC5VFX70T芯片,完成LVDS串行转并行数据、位培训、字对齐,通过I2C总线对TFP410进行配置,以及对QDRII存储器读写等功能。
如图2所示是本发明中FPGA实现视频格式和帧频转换的功能框图,其中LVDS串转并控制器1采用成熟的IP核实现LVDS串行转并行、位培训、字对齐;DVI编码器控制器2通过I2C总线配置DVI编码器为正常工作模式;DVI时序产生器3按照VESA标准产生标准DVI视频时序信号;QDRII读写控制器4实现将每帧LVDS视频信号经过一级FIFO缓存后存储在平分的QDRII内存储空间A、B内,并在每帧首行存储结束后输出A或B正在存储的标志;同时根据DVI视频时序信号中的帧同步信号,以及上述A或B正在存储的标志决定QDRII读取地址:若存在A正在存储标志,则读取B空间内数据,否则读取A空间内数据;若无该标志,则仍然从上一帧读取空间来读取数据。读取数据时同样经过一级FIFO缓存。
该视频转换装置采用一片QDRII存储器来缓存图像信息,采用DVI编码器输出标准DVI视频,并将QDRII存储器及DVI编码器控制、LVDS串行转并行数据、DVI视频时序产生等功能完全集成在FPGA中,具有实现简单、集成度高、体积小、功耗低、性价比高等优点;视频转换方法中采用图像乒乓缓存方法来实现LVDS与DVI视频格式以及低、高帧频转换,使得图像能稳定、流畅地输出。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在不脱离本发明的原理和宗旨的情况下在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。
Claims (2)
1.一种低帧频LVDS转高帧频DVI视频的装置,其特征在于:包括输出标准DVI视频的DVI编码器,作为主控制器的FPGA芯片,以及进行图像乒乓缓存的QDRII存储器;FPGA芯片通过I2C总线实现对DVI编码器的控制、LVDS接收及串行转并行数据功能。
2.一种低帧频LVDS转高帧频DVI视频的方法,其特征在于:包括以下步骤:
步骤1:DVI编码器控制器通过I2C总线配置DVI编码器为正常工作模式;
步骤2:将LVDS串行视频信号通过FPGA的IP核转化为并行视频信号;
步骤3:将QDRII内存储空间平分为A空间和B空间,并将步骤2转化后的LVDS并行视频信号经过FPGA内部的一级FIFO缓存后按照A空间、B空间顺序轮流存储每帧数据,并在每帧首行存储结束后输出A空间或B空间正在存储的标志;
步骤4:FPGA内部的DVI时序产生器按照VESA标准产生标准DVI视频时序信号,并在DVI高帧频视频每帧开始时,根据步骤(3)产生的A空间或B空间正在存储标志决定QDRII读取地址:若存在A空间正在存储标志,则读取B空间内数据,否则读取A空间内数据;若无该标志,则仍然从上一帧读取空间来读取数据;读取数据时同样经过FPGA内部的一级FIFO缓存。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611099572.5A CN106791550B (zh) | 2016-12-05 | 2016-12-05 | 一种低帧频lvds转高帧频dvi视频的装置和方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201611099572.5A CN106791550B (zh) | 2016-12-05 | 2016-12-05 | 一种低帧频lvds转高帧频dvi视频的装置和方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN106791550A true CN106791550A (zh) | 2017-05-31 |
CN106791550B CN106791550B (zh) | 2019-06-21 |
Family
ID=58884275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201611099572.5A Active CN106791550B (zh) | 2016-12-05 | 2016-12-05 | 一种低帧频lvds转高帧频dvi视频的装置和方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN106791550B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019153264A1 (zh) * | 2018-02-09 | 2019-08-15 | 深圳开阳电子股份有限公司 | 图像预处理方法及装置、图像传感器接口、图像处理方法及装置 |
CN110881027A (zh) * | 2019-10-22 | 2020-03-13 | 中国航空工业集团公司洛阳电光设备研究所 | 一种Camera Link-ARINC818协议的视频传输系统及转换方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103747246A (zh) * | 2014-01-14 | 2014-04-23 | 昆山丘钛微电子科技有限公司 | 基于pci-e接口的摄像头图像传输装置及其传输控制方法 |
CN105049781A (zh) * | 2014-12-27 | 2015-11-11 | 中航华东光电(上海)有限公司 | 基于fpga的图像处理系统 |
CN105515737A (zh) * | 2015-11-30 | 2016-04-20 | 合肥东芯通信股份有限公司 | 一种LTE终端保存Harq数据的方法及装置 |
-
2016
- 2016-12-05 CN CN201611099572.5A patent/CN106791550B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103747246A (zh) * | 2014-01-14 | 2014-04-23 | 昆山丘钛微电子科技有限公司 | 基于pci-e接口的摄像头图像传输装置及其传输控制方法 |
CN105049781A (zh) * | 2014-12-27 | 2015-11-11 | 中航华东光电(上海)有限公司 | 基于fpga的图像处理系统 |
CN105515737A (zh) * | 2015-11-30 | 2016-04-20 | 合肥东芯通信股份有限公司 | 一种LTE终端保存Harq数据的方法及装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019153264A1 (zh) * | 2018-02-09 | 2019-08-15 | 深圳开阳电子股份有限公司 | 图像预处理方法及装置、图像传感器接口、图像处理方法及装置 |
CN111492650A (zh) * | 2018-02-09 | 2020-08-04 | 深圳开阳电子股份有限公司 | 图像预处理方法及装置、图像传感器接口、图像处理方法及装置 |
CN111492650B (zh) * | 2018-02-09 | 2021-04-30 | 深圳开阳电子股份有限公司 | 图像预处理方法及装置、图像传感器接口、图像处理方法及装置 |
CN110881027A (zh) * | 2019-10-22 | 2020-03-13 | 中国航空工业集团公司洛阳电光设备研究所 | 一种Camera Link-ARINC818协议的视频传输系统及转换方法 |
Also Published As
Publication number | Publication date |
---|---|
CN106791550B (zh) | 2019-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101516015B (zh) | 多路视频数据采集处理和传输的方法 | |
CN104469354B (zh) | 一种检测mipi视频信号质量的装置 | |
CN109714621A (zh) | 一种时序可配置的多路动态视频模拟方法及其处理系统 | |
CN105744202B9 (zh) | 一种v-by-one信号处理方法及装置 | |
CN102025934A (zh) | 基于AXI总线的数字电视SoC的存储控制方法 | |
CN206272746U (zh) | 一种基于fpga的数字视频显示接口模块 | |
CN203574772U (zh) | 单link的lvds视频信号转换为mipi视频信号装置 | |
CN105376512A (zh) | 一种基于可编程逻辑器件的信号转换装置 | |
CN102427543B (zh) | 一种帧同步3d实时视频信息处理平台和处理方法 | |
JP2017520939A (ja) | Ledテレビ用のデータ処理方法、装置及びledテレビ | |
CN104469351A (zh) | 一种检测视频源产生的lvds视频信号的方法 | |
CN104219505A (zh) | 一种基于PCIe的多路高清模拟音视频采集系统 | |
CN103685977A (zh) | 一种实时显示合成孔径雷达图像的装置 | |
CN106791550A (zh) | 一种低帧频lvds转高帧频dvi视频的装置和方法 | |
CN104469353A (zh) | 一种检测lvds视频信号质量的装置 | |
CN106055512A (zh) | 一种mipi接口raw10数据重组编码与读出结构及方法 | |
CN203691524U (zh) | 双linklvds视频信号转换mipi视频信号装置 | |
CN106878650B (zh) | 一种dvi到vga视频转换装置及其方法 | |
CN203503282U (zh) | 四link的lvds视频信号转换为mipi视频信号装置 | |
CN202713523U (zh) | 一种可自适应分辨率的高清视频音频编解码设备 | |
CN102207841A (zh) | 一种通用数据传输系统 | |
CN201360317Y (zh) | 一种字符叠加装置 | |
CN103680402B (zh) | 一种基于leon3软核cpu的异步全彩led显示控制系统及其控制方法 | |
CN114866733A (zh) | 一种低延迟视频处理方法、系统及装置 | |
CN204575844U (zh) | 一种新型雷达信息获取设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |