CN114389786A - 时钟相位调节装置、方法及同步系统、电子设备 - Google Patents

Abstract

本发明公开了一种时钟相位调节装置、方法及同步系统、电子设备，该装置包括时钟模块，用于产生本地时钟信号；处理模块，处理模块与时钟模块连接，并与外部主设备通信连接，用于接收外部主设备发送的数据流，并从数据流中对外部主设备的主时钟信号进行恢复，得到恢复时钟信号，以及获取本地时钟信号，并对本地时钟信号和恢复时钟信号进行处理，得到本地时钟信号与恢复时钟信号之间的相位差，基于相位差进行PID调节得到控制信号，通过控制信号对时钟模块进行控制，以使本地时钟信号与主时钟信号同频同相。该装置能够实时快速地完成相位差测量，并通过PID调节时钟相位，具有调节精度高，时钟输出抖动小等优点。

Description

时钟相位调节装置、方法及同步系统、电子设备

技术领域

本发明涉及同步系统技术领域，特别涉及一种时钟相位调节装置、方法及同步系统、电子设备。

背景技术

时钟相位调节在时间同步系统中起着非常重要的作用。在时间同步系统中，通常需要将一个或者多个从设备的时钟保持与主设备同频同相。而将一个或者多个从设备的时钟保持与主设备同频同相的原理是主设备通过将时钟嵌入数据中，通过高速串行接口将信息发送到从设备，从设备利用CDR（Clock Data Recovery，时钟数据恢复）技术恢复出主设备发送过来的时钟和数据，恢复出来的时钟与主设备的时钟一般会存在一个相位差，该相位差可以通过PTP（PreciseTime Protocol，精确时间协议）和同步算法获取。

相关技术中，基于MCU（Multi Control Unit，多点控制单元） PID（proportion-integral-derivative，比例－积分－微分）相位调节技术，通过输出PWM（Pulse WidthModulation，脉冲宽度调制）波来调节主时钟周期，其实现精度较大，并且该技术在使用PID算法调节时，其反馈时间较长，不能有效地进行时钟实时调节，导致同步后的时钟抖动较大。

发明内容

本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本发明的一个目的在于提出一种时钟相位调节装置，能够实时快速地完成相位差测量，并通过PID调节时钟相位，具有调节精度高，时钟输出抖动小等优点。

本发明的第二个目的在于提出一种电子设备。

本发明的第三个目的在于提出一种同步系统。

本发明的第四个目的在于提出一种时钟相位调节方法。

为达到上述目的，本发明第一方面实施例提出了一种时钟相位调节装置，所述装置包括：时钟模块，用于产生本地时钟信号；处理模块，所述处理模块与所述时钟模块连接，并与外部主设备通信连接，用于接收所述外部主设备发送的数据流，并从所述数据流中对所述外部主设备的主时钟信号进行恢复，得到恢复时钟信号，以及获取所述本地时钟信号，并对所述本地时钟信号和所述恢复时钟信号进行处理，得到所述本地时钟信号与所述恢复时钟信号之间的相位差，基于所述相位差进行PID调节得到控制信号，通过所述控制信号对所述时钟模块进行控制，以使所述本地时钟信号与所述主时钟信号同频同相。

根据本发明实施例的时钟相位调节装置，处理模块将获取的本地时钟信号和与外部主设备的主时钟信号对应的恢复时钟信号进行处理，得到相位差，基于相位差进行PID调节得到控制信号，基于控制信号对时钟模块进行控制，使本地时钟信号与主时钟信号同频同向，实时快速地完成相位差测量，并通过PID调节时钟相位，具有调节精度高，时钟输出抖动小等优点。

另外，根据本发明上述实施例提出的时钟相位调节装置还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述时钟模块还用于产生参考时钟信号，所述处理模块包括：通信接口，所述通信接口与所述时钟模块连接，并与所述外部主设备通信连接，用于接收所述参考时钟信号和所述数据流，并根据所述参考时钟信号从所述数据流中得到所述恢复时钟信号；鉴相器，所述鉴相器与所述时钟模块、所述通信接口分别连接，用于接收所述本地时钟信号和所述恢复时钟信号，并根据所述本地时钟信号对所述恢复时钟信号进行鉴相，得到所述相位差；PID调节器，所述PID调节器与所述鉴相器、所述时钟模块分别连接，用于基于所述相位差进行PID调节，得到所述控制信号，并将所述控制信号发送至所述时钟模块，以对所述时钟模块进行控制，使所述本地时钟信号与所述主时钟信号同频同向。

根据本发明的一个实施例，所述时钟模块包括：数模转换器，所述数模转换器与所述PID调节器连接，用于将所述控制信号转为对应的模拟电压值；时钟芯片，所述时钟芯片与所述通信接口、所述鉴相器分别连接；压控晶振，所述压控晶振与所述数模转换器、所述时钟芯片分别连接，用于根据所述模拟电压值调节所述时钟芯片产生的本地时钟信号。

根据本发明的一个实施例，所述通信接口为高速串行接口。

根据本发明的一个实施例，所述处理模块采用现场可编程门阵列FPGA芯片。

为达到上述目的，本发明第二方面实施例提出了一种电子设备，包括本发明第一方面实施例提出的时钟相位调节装置。

为达到上述目的，本发明第三方面实施例提出了一种同步系统，包括：从设备，所述从设备为如本发明第二方面实施例提出的电子设备；主设备，用于在检测到从设备存在时，发送数据流至所述从设备，其中，所述数据流包含主时钟信号。

另外，根据本发明上述实施例提出的同步系统还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述主设备通过光纤接口与所述从设备通信连接。

为达到上述目的，本发明第四方面实施例提出了一种时钟相位调节方法，其特征在于，所述方法包括：接收外部主设备发送的数据流；从所述数据流中对所述外部主设备的主时钟信号进行恢复，得到恢复时钟信号；获取本地时钟信号，并对所述本地时钟信号和所述恢复时钟信号进行处理，得到所述本地时钟信号与所述恢复时钟信号之间的相位差；基于所述相位差进行PID调节得到控制信号，并通过所述控制信号调节本地时钟信号，以使所述本地时钟信号与所述主时钟信号同频同相。

另外，根据本发明上述实施例提出的时钟相位调节方法还可以具有如下附加的技术特征：

根据本发明的一个实施例，所述对所述本地时钟信号和所述恢复时钟信号进行处理，包括：通过鉴相器根据所述本地时钟信号对所述恢复时钟信号进行鉴相。

本发明附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。

附图说明

图1是本发明一个实施例的时钟相位调节装置的结构示意图；

图2是本发明一个实施例的时钟信号调节前后对比示意图；

图3是本发明一个实施例的电子设备的结构示意图；

图4是本发明一个实施例的同步系统的结构示意图；

图5是本发明一个实施例的时钟相位调节方法的流程图。

标号说明：

10、时钟模块；11、数模转换器；12、时钟芯片；13、压控晶振；20、处理模块；21、通信接口；22、鉴相器；23、PID调节器；100、时钟相位调节装置；200、电子设备；300、主设备；400、从设备。

具体实施方式

下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本发明，而不能理解为对本发明的限制。

下面将结合说明书附图1-5以及具体的实施方式对本发明实施例的时钟相位调节装置、方法及同步系统、电子设备进行详细地说明。

图1是本发明一个实施例的时钟相位调节装置的结构示意图。如图1所示，时钟相位调节装置100包括：

时钟模块10，用于产生本地时钟信号。

处理模块20，处理模块20与时钟模块10连接，并与外部主设备300通信连接，用于接收外部主设备300发送的数据流，并从数据流中对外部主设备300的主时钟信号进行恢复，得到恢复时钟信号，以及获取本地时钟信号，并对本地时钟信号和恢复时钟信号进行处理，得到本地时钟信号与恢复时钟信号之间的相位差，基于相位差进行PID调节得到控制信号，通过控制信号对时钟模块10进行控制，以使本地时钟信号与主时钟信号同频同相。

具体地，时钟模块10产生的本地时钟信号用于与外部主设备300的主时钟信号进行对比，用以判断出本地时钟信号与外部主设备300的主时钟信号之间是否存在相位差。当存在相位差时，处理模块20根据相位差对时钟模块10进行控制，以使时钟模块10产生的本地时钟信号与外部主设备300的主时钟信号同频同向。

进一步具体地，处理模块20在判断本地时钟信号与外部主设备300的主时钟信号是否存在相位差时，处理模块20接收的外部主设备300发送的数据流中包括外部主设备300的主时钟信号和数据信号。处理模块20在接收到数据流后，需要从数据流中对外部主设备300的主时钟信号进行恢复，以得到与主时钟信号对应的恢复时钟信号。处理模块20将获取到的本地时钟信号和恢复时钟信号进行处理，得到本地时钟信号与恢复时钟信号之间的相位差。

在本发明的实施例中，如图1所示，时钟模块10还用于产生参考时钟信号，处理模块20可包括通信接口21、鉴相器22和PID调节器23；其中，通信接口21与时钟模块10连接，并与外部主设备300通信连接，用于接收参考时钟信号和数据流，并根据参考时钟信号从数据流中得到恢复时钟信号；鉴相器22与时钟模块10、通信接口21分别连接，用于接收本地时钟信号和恢复时钟信号，并根据本地时钟信号对恢复时钟信号进行鉴相，得到相位差；PID调节器23与鉴相器22、时钟模块10分别连接，用于基于相位差进行PID调节，得到控制信号，并将控制信号发送至时钟模块10，以对时钟模块10进行控制，使本地时钟信号与主时钟信号同频同向。

具体地，通信接口21与时钟模块10连接，接收时钟模块10发送的参考时钟信号REF_CLK，与外部主设备300通信连接，接收数据流，并根据参考时钟信号REF_CLK从数据流中得到恢复时钟信号CDR_CLK。通信接口21将恢复时钟信号CDR_CLK发送给鉴相器22，鉴相器22接收本地时钟信号PLL_CLK和恢复时钟信号CDR_CLK，并根据本地时钟信号PLL_CLK对恢复时钟信号CDR_CLK进行鉴相，得到相位差PHASE_offset，并将相位差PHASE_offset发送给PID调节器23。PID调节器23接收相位差PHASE_offset，并基于相位差PHASE_offset进行PID调节，得到控制信号，并将控制信号发送至时钟模块10，以对时钟模块10进行控制，使本地时钟信号与主时钟信号同频同向。

在本发明的实施例中，如图1所示，时钟模块10可包括数模转换器11、时钟芯片12和压控晶振13。其中，数模转换器11与PID调节器23连接，用于将控制信号转为对应的模拟电压值；时钟芯片12与通信接口21、鉴相器22分别连接；压控晶振13与数模转换器11、时钟芯片12分别连接，用于根据模拟电压值调节时钟芯片12产生的本地时钟信号。

具体地，数模转换器11与PID调节器23，接收PID调节器23发送的控制信号，将控制信号转为对应的模拟电压值，并将模拟电压值发送给压控晶振13。压控晶振13根据模拟电压值，对时钟芯片12产生的本地时钟信号进行调节，以使时钟芯片12产生的本地时钟信号与接收的主时钟信号同频同向。

在本发明的实施例中，时钟相位调节装置100时钟相位调节后的效果图，如图2所示，第一行波形为恢复时钟信号CDR_CLK，第二行波形为初始本地时钟信号PLL_CLK0，第三行波形为调节后的本地时钟信号PLL_CLK1。可见，初始本地时钟信号PLL_CLK0与恢复时钟信号CDR_CLK存在相位差，调节后的本地时钟信号PLL_CLK1与恢复时钟信号CDR_CLK同频同向。

为了更好的效果，通信接口21可为高速串行接口。

为了更好的效果，处理模块20可采用现场可编程门阵列FPGA芯片。

在本发明的实施例中，PID调节器23为比例－积分－微分调节器。PID调节器23可包括比例单元Kp、积分单元Ki和微分单元Kd。

本发明实施例提供的时钟相位调节装置100，处理模块20将获取的本地时钟信号和与外部主设备300的主时钟信号对应的恢复时钟信号进行处理，得到相位差，基于相位差进行PID调节得到控制信号，基于控制信号对时钟模块10进行控制，使本地时钟信号与主时钟信号同频同向。本发明实施例能够实时快速地完成相位差测量，并通过PID调节时钟相位，具有调节精度高，时钟输出抖动小等优点。

本发明还提出了一种电子设备。

图3是本发明一个实施例的电子设备的结构示意图。如图3所示，电子设备200可包括上述时钟相位调节装置100。

本发明实施例的电子设备200，可利用上述时钟相位调节装置100，将电子设备200的本地时钟信号与外部主设备300的主时钟信号保持同频同向。

需要说明的是，本发明实施例的电子设备的其他具体实施方式可参见本发明上述实施例的时钟相位调节装置的具体实施方式。

本发明还提出了一种同步系统。

图4是本发明一个实施例的同步系统的结构示意图。如图4所示，同步系统可包括：

从设备400，从设备400为上述电子设备200；

主设备300，用于在检测到从设备400存在时，发送数据流至从设备400，其中，数据流包含主时钟信号。

在本发明的实施例中，主设备300通过光纤接口与从设备400通信连接。

本发明实施例的同步系统的主设备300在检测到从设备400存在时，向从设备400发送数据流，从设备400接收主设备300的发送数据流，基于数据流中的主时钟信号，对自身的从时钟信号进行PID调节，以将自身的从时钟信号与主设备300的主时钟信号保持一致。

需要说明的是，本发明实施例的同步系统的其他具体实施方式可参见本发明上述实施例的时钟相位调节装置的具体实施方式。

本发明还提出了一种时钟相位调节方法。

图5是本发明一个实施例的时钟相位调节方法的流程图。如图5所示，时钟相位调节方法包括：

S1，接收外部主设备发送的数据流。

需要说明的是，外部主设备300发送的数据流中包括外部主设备300的主时钟信号。

S2，从数据流中对外部主设备的主时钟信号进行恢复，得到恢复时钟信号。

具体地，为使本地时钟信号与外部主设备的主时钟信号同频同向。需要对数据流中的外部主设备的主时钟信号进行恢复，得到与主时钟信号对应的恢复时钟信号。

进一步具体地，可利用高速串行接口接收参考时钟信号和数据流，根据参考时钟信号从数据流中得到恢复时钟信号。

S3，获取本地时钟信号，并对本地时钟信号和恢复时钟信号进行处理，得到本地时钟信号与恢复时钟信号之间的相位差。

具体地，为使本地时钟信号与外部主设备的主时钟信号同频同向，将获取本地时钟信号与得到的恢复时钟信号进行鉴相，以得到本地时钟信号与恢复时钟信号之间的相位差。

作为一可行的实施方式，对本地时钟信号和恢复时钟信号进行处理，包括：

通过鉴相器根据本地时钟信号对恢复时钟信号进行鉴相。

具体地，可利用鉴相器根据本地时钟信号对恢复时钟信号进行鉴相，得到本地时钟信号与恢复时钟信号之间相位差。

S4，基于相位差进行PID调节得到控制信号，并通过控制信号调节本地时钟信号，以使本地时钟信号与主时钟信号同频同相。

具体地，基于相位差进行PID调节，得到控制信号，通过控制信号调节本地时钟信号，以使本地时钟信号与主时钟信号同频同相。

进一步具体地，可利用数模转换器11将控制信号转为对应的模拟电压值，并将模拟电压值发送给压控晶振13。压控晶振13对时钟芯片12产生的本地时钟信号进行调节，以使时钟芯片12产生的本地时钟信号与接收的主时钟信号同频同向。

需要说明的是，本发明实施例的时钟相位调节方法的其他具体实施方式可参见本发明上述实施例的时钟相位调节装置的具体实施方式。

本发明实施例的时钟相位调节方法，通过获取本地时钟信号和恢复时钟信号，根据本地时钟信号对恢复时钟信号进行鉴相，得到相位差，再根据相位差进行PID调节得到控制信号，根据控制信号对本地时钟信号进行调节，以使调节后的本地时钟信号与外部主设备的主时钟信号同频同向。

需要说明的是，在流程图中表示或在此以其他方式描述的逻辑和/或步骤，例如，可以被认为是用于实现逻辑功能的可执行指令的定序列表，可以具体实现在任何计算机可读介质中，以供指令执行系统、装置或设备（如基于计算机的系统、包括处理器的系统或其他可以从指令执行系统、装置或设备取指令并执行指令的系统）使用，或结合这些指令执行系统、装置或设备而使用。就本说明书而言，“计算机可读介质”可以是任何可以包含、存储、通信、传播或传输程序以供指令执行系统、装置或设备或结合这些指令执行系统、装置或设备而使用的装置。计算机可读介质的更具体的示例（非穷尽性列表）包括以下：具有一个或多个布线的电连接部（电子装置），便携式计算机盘盒（磁装置），随机存取存储器（RAM），只读存储器（ROM），可擦除可编辑只读存储器（EPROM或闪速存储器），光纤装置，以及便携式光盘只读存储器（CDROM）。另外，计算机可读介质甚至可以是可在其上打印所述程序的纸或其他合适的介质，因为可以例如通过对纸或其他介质进行光学扫描，接着进行编辑、解译或必要时以其他合适方式进行处理来以电子方式获得所述程序，然后将其存储在计算机存储器中。

应当理解，本发明的各部分可以用硬件、软件、固件或它们的组合来实现。在上述实施方式中，多个步骤或方法可以用存储在存储器中且由合适的指令执行系统执行的软件或固件来实现。例如，如果用硬件来实现，和在另一实施方式中一样，可用本领域公知的下列技术中的任一项或他们的组合来实现：具有用于对数据信号实现逻辑功能的逻辑门电路的离散逻辑电路，具有合适的组合逻辑门电路的专用集成电路，可编程门阵列（PGA），现场可编程门阵列（FPGA）等。

在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。

在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。

在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。

在本发明中，除非另有明确的规定和限定，第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触，或第一和第二特征通过中间媒介间接接触。而且，第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方，或仅仅表示第一特征水平高度小于第二特征。

尽管上面已经示出和描述了本发明的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本发明的限制，本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (10)

1.一种时钟相位调节装置，其特征在于，所述装置包括：

时钟模块，用于产生本地时钟信号；

处理模块，所述处理模块与所述时钟模块连接，并与外部主设备通信连接，用于接收所述外部主设备发送的数据流，并从所述数据流中对所述外部主设备的主时钟信号进行恢复，得到恢复时钟信号，以及获取所述本地时钟信号，并对所述本地时钟信号和所述恢复时钟信号进行处理，得到所述本地时钟信号与所述恢复时钟信号之间的相位差，基于所述相位差进行PID调节得到控制信号，通过所述控制信号对所述时钟模块进行控制，以使所述本地时钟信号与所述主时钟信号同频同相。

2.根据权利要求1所述的时钟相位调节装置，其特征在于，所述时钟模块还用于产生参考时钟信号，所述处理模块包括：

通信接口，所述通信接口与所述时钟模块连接，并与所述外部主设备通信连接，用于接收所述参考时钟信号和所述数据流，并根据所述参考时钟信号从所述数据流中得到所述恢复时钟信号；

鉴相器，所述鉴相器与所述时钟模块、所述通信接口分别连接，用于接收所述本地时钟信号和所述恢复时钟信号，并根据所述本地时钟信号对所述恢复时钟信号进行鉴相，得到所述相位差；

PID调节器，所述PID调节器与所述鉴相器、所述时钟模块分别连接，用于基于所述相位差进行PID调节，得到所述控制信号，并将所述控制信号发送至所述时钟模块，以对所述时钟模块进行控制，使所述本地时钟信号与所述主时钟信号同频同向。

3.根据权利要求2所述的时钟相位调节装置，其特征在于，所述时钟模块包括：

数模转换器，所述数模转换器与所述PID调节器连接，用于将所述控制信号转为对应的模拟电压值；

时钟芯片，所述时钟芯片与所述通信接口、所述鉴相器分别连接；

压控晶振，所述压控晶振与所述数模转换器、所述时钟芯片分别连接，用于根据所述模拟电压值调节所述时钟芯片产生的本地时钟信号。

4.根据权利要求2所述的时钟相位调节装置，其特征在于，所述通信接口为高速串行接口。

5.根据权利要求1-4中任一项所述的时钟相位调节装置，其特征在于，所述处理模块采用现场可编程门阵列FPGA芯片。

6.一种电子设备，其特征在于，包括如权利要求1-5中任一项所述的时钟相位调节装置。

7.一种同步系统，其特征在于，包括：

从设备，所述从设备为如权利要求6所述的电子设备；

主设备，用于在检测到从设备存在时，发送数据流至所述从设备，其中，所述数据流包含主时钟信号。

8.根据权利要求7所述的同步系统，其特征在于，所述主设备通过光纤接口与所述从设备通信连接。

9.一种时钟相位调节方法，其特征在于，所述方法包括：

接收外部主设备发送的数据流；

从所述数据流中对所述外部主设备的主时钟信号进行恢复，得到恢复时钟信号；

获取本地时钟信号，并对所述本地时钟信号和所述恢复时钟信号进行处理，得到所述本地时钟信号与所述恢复时钟信号之间的相位差；

基于所述相位差进行PID调节得到控制信号，并通过所述控制信号调节本地时钟信号，以使所述本地时钟信号与所述主时钟信号同频同相。

10.根据权利要求9所述的时钟相位调节方法，其特征在于，所述对所述本地时钟信号和所述恢复时钟信号进行处理，包括：

通过鉴相器根据所述本地时钟信号对所述恢复时钟信号进行鉴相。

Images