CN114389606A - 数模转换电路 - Google Patents

Abstract

本发明公开了一种数模转换电路，涉及数模转换器技术领域。本发明包括基准电压源、与基准电压源相连接的加权网络、与加权网络相连接的输出放大器，加权网络连接有二进制开关；基准电压源，用于给数模转换器提供一个稳定、准确的电压二进制开关和加权网络，用于根据需要转换的数字码及基准电压产生D*VREF。本发明采用cascode电流镜来增大电流镜的输出电阻，减小沟道长度调制效应对电流镜精度的影响，修改DAC的编码方式，高位的大电流采用温度计编码方式，减小单次能切换的最大电流，并采用分段单位电流的设计，减小逻辑的复杂度。

Description

数模转换电路

技术领域

本发明属于数模转换器技术领域，特别是涉及一种数模转换电路。

背景技术

数模转换器DAC是指将离散的数字信号转换为连续的模拟信号的器件/电路。在射频收发机中，DAC一般用于发射机前端，将数字给出的模拟信号的数字表达形式转换成辐射的模拟信号目前，随着科学技术的不断发展，对在光收发机和任意波形发生器等系统中使用的高速数模转换芯片的速度和精度要求也越来越高，在这些使用系统中，驱动DAC芯片的电码流速率通常较低，在DAC芯片内部需要集成规模庞大的多路复用电路，将多路低速的并行电码流复用成高速的串行码流后同时驱动DAC芯片实现数模转换。若干路高速串行码流之间的时序需要高度对齐才能确保DAC的性能，因此DAC芯片内部还需要设置大量的时序调整电路。

电流舵型DAC的精度主要由电流的匹配决定，也就是说，电流的准确性决定了DAC的DNL与INL。电路中产生电流的方式一般为用一个基准电流源通过电流镜产生，它通过复制管与基准管的比值来实现电流的复制，PMOS管都非常理想且不考虑期间的沟道长度调制效应时，复制出的两个电流为非常准确的N*Iref和M*Iref。但由于器件的不匹配性，实际工艺做出的PMOS的阈值电压Vth和宽长比W/L等都与理想值有一定的偏差，导致实际的电流值与设计的电流值发生偏离，进而产生非线性。另外，器件的沟道长度调制效应会进一步恶化电流的精确度。

发明内容

本发明的目的在于提供一种数模转换电路，解决了现有技术中的数模转换器电流的精确度较低的技术问题。

为达上述目的，本发明是通过以下技术方案实现的：

一种数模转换电路，包括基准电压源、与基准电压源相连接的加权网络、与加权网络相连接的输出放大器，加权网络连接有二进制开关；

基准电压源，用于给数模转换器提供一个稳定、准确的电压

二进制开关和加权网络，用于根据需要转换的数字码及基准电压产生D*VREF；

输出放大器，用于提供额外的增益k及稳定的驱动能力。

可选的，数模转换器为电流舵型数模转换器；电流舵型数模转换器包括放大器，放大器连接有第一电路和第二电路，第二电路上连接有多个相互连接的恒流源，多个相互连接的恒流源均连接有数字码；第一电路与放大器的输出端之间连接有射频器。

可选的，电流舵型数模转换器的输出电压计算公式为

电流舵型数模转换器的输出电流计算公式为

可选的，数模转换器在使用时需要先进行测试，来确定数模转换器的各项运行指标，数模转换器的评估指标包括分辨率、信噪比、无杂散动态范围、信号噪声失真比、总谐波失真、有效位数。

可选的，数模转换器的评估指标还包括两个静态指标，两个静态指标分别为微分非线性指标和积分非线性指标；微分非线性指标，用于计算数模转换器实际模拟输出台阶与模拟输出台阶之间的差值；积分非线性指标，用于计算数模转换器实际转换曲线与理想转换曲线之间最大偏差。

本发明的实施例具有以下有益效果：

本发明采用cascode电流镜来增大电流镜的输出电阻，减小沟道长度调制效应对电流镜精度的影响，修改DAC的编码方式，高位的大电流采用温度计编码方式，减小单次能切换的最大电流，并采用分段单位电流的设计，减小逻辑的复杂度，尽量减小因版图不匹配、STI、WPE及梯度问题引起的电流不匹配问题，本发明采用与电源无关的偏置产生基准电流，采用多环路运放反馈的方式稳定电流镜的栅极电压，保证输出电流的精准性，并将数据降速并行从数字传递到DAC，在DAC内部使用高速时钟锁存和恢复，保证数据传输的准确性。

当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

附图说明

构成本申请的一部分的说明书附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1为本发明一实施例的DAC的系统框图；

图2为本发明一实施例的电流舵型DAC结构图；

图3为本发明一实施例的DNL与INL示意图；

图4为本发明一实施例的电流镜的电路图；

图5为本发明一实施例的工艺厂提供的28nm MOS管匹配参数图；

图6为本发明一实施例的本单位已流片DAC测试结果图；

图7为本发明一实施例的本单位65nm DAC后仿真结果图；

图8为本发明一实施例的本项目DAC设计方案仿真结果图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本发明及其应用或使用的任何限制。

为了保持本发明实施例的以下说明清楚且简明，本发明省略了已知功能和已知部件的详细说明。

请参阅图1-8所示，在本实施例中提供了一种数模转换电路，包括：基准电压源、与基准电压源相连接的加权网络、与加权网络相连接的输出放大器，加权网络连接有二进制开关；

基准电压源，用于给数模转换器提供一个稳定、准确的电压

二进制开关和加权网络，用于根据需要转换的数字码及基准电压产生D*VREF；

输出放大器，用于提供额外的增益k及稳定的驱动能力。

本发明采用cascode电流镜来增大电流镜的输出电阻，减小沟道长度调制效应对电流镜精度的影响，修改DAC的编码方式，高位的大电流采用温度计编码方式，减小单次能切换的最大电流，并采用分段单位电流的设计，减小逻辑的复杂度，尽量减小因版图不匹配、STI、WPE及梯度问题引起的电流不匹配问题，本发明采用与电源无关的偏置产生基准电流，采用多环路运放反馈的方式稳定电流镜的栅极电压，保证输出电流的精准性，并将数据降速并行从数字传递到DAC，在DAC内部使用高速时钟锁存和恢复，保证数据传输的准确性。

实施例1：本实施例的数模转换器为电流舵型数模转换器；流舵型数模转换器包括放大器，放大器连接有第一电路和第二电路，第二电路上连接有多个相互连接的恒流源，多个相互连接的恒流源均连接有数字码。

本实施例的第一电路与放大器的输出端之间连接有射频器。

本实施例的电流舵型数模转换器的输出电压计算公式为

电流舵型数模转换器的输出电流计算公式为

本实施例的数模转换器在使用时需要先进行测试，来确定数模转换器的各项运行指标，数模转换器的评估指标包括分辨率、信噪比、无杂散动态范围、信号噪声失真比、总谐波失真、有效位数。

其中，分辨率指ADC输出的数字码的位宽N，对于CT Sigma-Delta ADC而言，指数字滤波器输出的数字码的位宽；

信噪比SNR，信噪比指的是ADC的输出端信号功率与噪声功率之比。

式中，Δ为ADC量化台阶，N为ADC的分辨率，Ps和Pn分别为信号和噪声的功率；

信号噪声失真比SNDR，信号噪声失真比是指信号功率与电路噪声，量化噪声以及谐波失真功率之和的比值；

PD为谐波失真功率；

无杂散动态范围SFDR，无杂散动态范围是指信号功率与最大杂散功率的比值，

P_spur为带内最大杂散功率；

有效位数：有效位数与分辨率(Resolution)不同，分辨率往往指的是ADC输出信号的位数，而有效位数是指ADC实际能够达到的分辨率。有效位数可通过SNDR计算得到。

总谐波失真THD，总谐波失真是指总谐波功率与信号功率之比，

本实施例的数模转换器的评估指标还包括两个静态指标，两个静态指标分别为微分非线性指标和积分非线性指标；微分非线性指标，用于计算数模转换器实际模拟输出台阶与模拟输出台阶之间的差值；积分非线性指标，用于计算数模转换器实际转换曲线与理想转换曲线之间最大偏差。

本实施例的数模转换器是指将离散的数字信号转换为连续的模拟信号的器件/电路。在射频收发机中，DAC一般用于发射机前端，将数字给出的模拟信号的数字表达形式转换成辐射的模拟信号；图1为一个基本结构DAC的系统框图，它由一个基准电压源、一个二进制开关及加权网络、一个输出放大器构成。其中基准电压源给DAC提供一个稳定、准确的电压VREF，二进制开关和加权网络根据需要转换的数字码D及基准电压VREF产生D*VREF，输出放大器提供额外的增益k及稳定的驱动能力；

根据DAC对输入数字码的转换方式，可以分为串行数模转换器及并行数模转换器。其中串行数模转换器一次只能转换1位的模拟输出，因此需要的转换时间位NT，其中N是位数，T是转换1位输出所花的时间，可以看出串行数模转换器的速度很慢，因此不适用与我们的应用场景，这里不作过多的讨论。并行数模转换器，可以一次性将N位数字码转换为对应的模拟量，因此可以工作在较快的频率下；

并行DAC根据其加权网络实现方式的不同，可以分为电阻型、电容型及电流舵型。电阻型DAC有分压型电阻网络和R2R电阻网络等不同的实现方式，这些DAC由于其自身的结构，其匹配精度会受限于电阻本身或电路中导通开关导通电阻的匹配，因此很难达到很高的精度。电容型DAC可以通过电容之间的比值来实现较高的精度，而且可以通过校准技术来实现更高的匹配与线性度，为了减小负载网络对转换网络的影响，在电容型DAC的输出端还需要增加一个额外的高输入阻抗缓冲级。在DAC的位数较多时，电容型DAC中各电容器的容值相差会非常大，需要占用很大的芯片面积，而且电容的充放电需要时间，很难达到较高的转换速率。电流舵型DAC的匹配精度由电流的匹配决定，相比于前几种结构的DAC而言更适用于高精度的应用场景，图2为电流舵型DAC的结构图；对于电流舵型DAC，其各支路的电流为一个恒定值，在运放的输入端直接叠加，彼此之间不存在传输时间差，而且其运放的输入点为虚地点，没有电压摆幅，因此其转换速度仅受限于开关的导通-关断速度及运放的工作速度，容易达到很高的转换速率；

为了更好的评估DAC的性能，这里介绍两个静态指标：微分非线性和积分非线性。微分非线性为实际模拟输出台阶与模拟输出台阶之间的差值。对于理想DAC，其微分非线性为0LSB，即所有数字码+1对应的模拟量变化均为1LSB。若微分非线性小于1LSB，则表明DAC的传输具有单调性。积分非线性指DAC实际转换曲线与理想转换曲线之间最大偏差。积分非线性是微分非线性的积分。图3为DNL与INL的示意图。这里介绍的DNL与INL评估方式也适用于ADC；

本实施例的设计指标首先要求DAC的信噪比SNR>84dB，无杂散动态范围SFDR>90dB。DAC的非线性直接影响无杂散动态范围，这就要求DAC的DNL需要足够小，对于14bit分辨率，SFDR>90dB的DAC，要求DAC的DNL和INL满足；

具体的电流舵型DAC的精度主要由电流的匹配决定，也就是说，电流的准确性决定了DAC的DNL与INL。电路中产生电流的方式一般为用一个基准电流源通过电流镜产生，图4为一个简单电流镜的原理图，它通过复制管与基准管的比值来实现电流的复制，在图中的三个PMOS管都非常理想且不考虑期间的沟道长度调制效应时，复制出的两个电流为非常准确的N*Iref和M*Iref。但由于器件的不匹配性，实际工艺做出的PMOS的阈值电压Vth和宽长比W/L等都与理想值有一定的偏差，导致实际的电流值与设计的电流值发生偏离，进而产生非线性。另外，器件的沟道长度调制效应会进一步恶化电流的精确度；在一个14-bit传统结构的电流舵而言，它的最大非线性发生在最高位13控制的电流发生切换时，它产生的非线性为：

图5为工艺厂提供的PMOS的匹配参数，均为实测得到；

若考虑第一项Vth_gm失配时，适配的均方根Sigma最小约为1.5％，考虑3-Sigma范围，仅考虑一项失配引起的电流变化；且需要达到此失配的最小电流单元的面积非常大，考虑其他失配、工艺梯度问题等，得到的线性度距离14bit指标非常远。

设计的另一个难点是噪声，为了达到指定的SNR，需要非常精准的参考电流Iref与很好的电源电压抑制比。另外对于2GHz的转换速度，数字码的快速传输与锁存也需要特别注意。线性度问题、噪声问题和数据传输问题，都给我们的电路设计提出了很大的挑战。

本实施例的首先我们采用了更精准电流源的设计，采用cascode电流镜来增大电流镜的输出电阻，减小沟道长度调制效应对电流镜精度的影响。在器件匹配方面，修改DAC的编码方式，高位的大电流采用温度计编码方式，减小单次能切换的最大电流。针对14-bit对应温度计码电流个数过多的情况，采用分段单位电流的设计，减小逻辑的复杂度。另外在版图设计上精确走线、遵守共心、匹配等设计原则，尽量减小因版图不匹配、STI、WPE及梯度问题引起的电流不匹配问题。

在精准电流产生方面，采用与电源无关的偏置产生基准电流，采用多环路运放反馈的方式稳定电流镜的栅极电压，保证输出电流的精准性。在快速数据锁存方面，将数据降速并行从数字传递到DAC，在DAC内部使用高速时钟锁存和恢复，保证数据传输的准确性。

图6为该款DAC双音输出的测试结果，明显看出所有的谐波与交调杂散均小于85dBc。

图7为本发明基于65nm设计的另一款DAC的后仿真结果，转换速率为2GHz，可以看出其SFDR>90dBc且具有优异的噪声性能；

图8为本发明的DAC设计方案，基于工艺特性和方案中各子模块设计指标，通过模型仿真出的DAC输出频谱，可以看出两个通道的DAC均可以满足转换速率2GHz，SNR>84dB，SFDR>90dB。

实施例2：第一电阻串，包括连接在参考电压与参考地之间的多个第一电阻；第二电阻串，包括连接在第一输入端和第二输入端之间的多个第二电阻；第一开关网络，用于根据输入的数字信号的第一有效位在第一电阻串中选定至少一个第一电阻；第二开关网络，用于根据输入的数字信号的第二有效位在第二电阻串中选定至少一个第二电阻，其中，数模转换器还包括第三开关网络，用于提供从第一开关网络到第二电阻串的电流路径，第一电阻的两端包括第一端子，第二电阻的两端包括第二端子，其中，第一电阻串中相邻的第一电阻共用第一端子，第二电阻串中相邻的第二电阻共用第二端子；

所述第一开关网络包括多个第一开关，多个第一开关的第一通路端与第一端子对应连接，第二通路端与第一开关网络的输出端连接，第二开关网络包括多个第二开关，第二开关的第一通路端与第二端子对应连接，第二通路端与第二开关网络的输出端连接，第二开关网络的输出端用于输出与数字信号相应的模拟信号，其中，第一开关网络包括第一输出端和第二输出端，其中，第偶数个第一开关的第二通路端与第一输出端连接，第奇数个第一开关的第二通路端与第二输出端连接，其中，第一开关网络包括第一输出端和第二输出端，其中，第奇数个第一开关的第二通路端与第一输出端连接，第偶数个第一开关的第二通路端与第二输出端连接，其中，第三开关网络包括第一开关电路和第二开关电路，第一开关电路和第二开关电路都包括第三开关和第四开关，其中，第一开关电路中的第三开关的第一通路端与第一输出端连接，第二通路端与第一输入端连接，第四开关的第一通路端与第一输出端连接，第二通路端与第二输入端连接，第二开关电路中的第三开关的第一通路端与第二输出端连接，第二通路端与第二输入端连接，第四开关的第一通路端与第二输出端连接，第二通路端与第一输入端连接，数模转换器，还包括：第一解码电路，用于根据数字信号的第一有效位得到第一控制信号，第一控制信号用于控制多个第一开关的闭合/断开状态第二解码电路，用于根据数字信号的第二有效位得到第二控制信号，第二控制信号用于控制多个第二开关的闭合/断开状态，其中，第一控制信号和第二控制信号相互独立，其中，第一有效位为最高有效位，第二有效位为最低有效位；

本发明的数模转换器包括第三开关网络，用于在数模转换器工作过程中将第一电阻串中被选定的电阻的两端耦合到第二电阻串的第一输入端和第二输入端，当第一电阻串上的电阻进行切换时，第二电阻串的第一输入端和第二输入端同时进行切换。因此当第一电阻串上的电阻进行切换时，第二电阻串的第一输入端和第二输入端对地升高相同的电压。所以每次第一电阻串进行切换时第二电阻串中的电阻的两端电压变化一致，匹配性大大提高，从而不会由于代码不同而造成输出模拟信号的不同，影响数模转换的转换精度。同时因为在第一电阻串的电阻进行切换过程中，第二电阻串中电流的方向一直是固定的，不会随着第一电阻串中电阻的切换而改变，所以第二开关网络的逻辑切换和第一开关网络的切换逻辑之间是相互独立的，最终第一控制信号和第二控制信号相互独立，使得第一解码电路和第二解码电路之间相互独立，从而使得解码的复杂度大大减小，提高工作效率，减小功耗。同时第三开关网络中的第三开关和第四开关由于只是随第一电阻串的电阻的选择顺序依次切换，复杂度也不高。因此，在高比特下的本发明的数模转换器的转换效率更高，面积更小；解码模块260用于根据接收到的数字信号得到M个控制信号，M个控制信号分为第一控制信号和第二控制信号。例如在本实施例中，解码模块260根据四位数字信号I4I3I2I1得到第一控制信号C0-C4和第二控制信号D0-D3。I4和I3表示最高有效位，第一控制信号C0-C4例如为高阶位控制信号；I1和I2表示最低有效位，第二控制信号D0-D3例如为低阶位控制信号；解码模块260包括第一解码电路261和第二解码电路262，第一解码电路261用于根据四位数字信号I4、I3、I2、I1中的两个最高有效位I4和I3产生第一控制信号C0-C4。在本实施例中，第一解码电路461例如使用第一解码器实现，通过使用格雷码进行解码。第二解码电路262用于根据四位数字信号I4、I3、I2、I1中的I3、I2和I1产生第二控制信号D0-D3。第二解码电路262包括第二解码器263和选择电路264第二解码器263接收两个最低有效位I2和I1，并根据I2和I1在输出端子A0、A1、A2和A3处产生二进制信号。选择电路264包括第一输入端A和第二输入端B，第一输入端A与输出端子A0、A1、A2和A3连接，第二输入端B通过多个反相器51与输出端子A0、A1、A2和A3连接，输出端子A0、A1、A2和A3与多个反相器51的输入端对应连接，反相器51的输出端与选择电路264的第二输入端B连接。选择电路264例如为多路复用器，用于根据位I3将第一输入端A或第二输入端B中的一个选择性地耦合到选择电路264的输出端。更具体地说，当位I3的二进制信号为逻辑0时，选择电路264将输出端子A0、A1、A2和A3分别耦合到输出端，实线52，将第二解码器263在输出端子A0、A1、A2和A3处产生二进制信号直接输出为第二控制信号D0-D3。当位I3的二进制信号为逻辑1时，输出端子A0、A1、A2和A3分别在通过反相器51后，与选择电路264的输出端相连，虚线54所示，将第二解码器263在输说明书3/8页6CN110752847A6出端子A0、A1、A2和A3处产生二进制信号的反相信号输出为第二控制信号D0-D3。

上述实施例可以相互结合。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。

在本发明的描述中，需要理解的是，方位词如“前、后、上、下、左、右”、“横向、竖向、垂直、水平”和“顶、底”等所指示的方位或位置关系通常是基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，在未作相反说明的情况下，这些方位词并不指示和暗示所指的装置或元件必须具有特定的方位或者以特定的方位构造和操作，因此不能理解为对本发明保护范围的限制；方位词“内、外”是指相对于各部件本身的轮廓的内外。

Claims (10)

1.一种数模转换电路，其特征在于，包括：基准电压源、与基准电压源相连接的加权网络、与加权网络相连接的输出放大器，加权网络连接有二进制开关；

基准电压源，用于给数模转换器提供一个稳定、准确的电压

二进制开关和加权网络，用于根据需要转换的数字码及基准电压产生D*VREF；

输出放大器，用于提供额外的增益k及稳定的驱动能力。

2.如权利要求1所述的一种数模转换电路，其特征在于，数模转换器为电流舵型数模转换器。

3.如权利要求2所述的一种数模转换电路，其特征在于，电流舵型数模转换器包括放大器，放大器连接有第一电路和第二电路，第二电路上连接有多个相互连接的恒流源，多个相互连接的恒流源均连接有数字码。

4.如权利要求2所述的一种数模转换电路，其特征在于，第一电路与放大器的输出端之间连接有射频器。

5.如权利要求2所述的一种数模转换电路，其特征在于，电流舵型数模转换器的输出电压计算公式为

6.如权利要求2所述的一种数模转换电路，其特征在于，电流舵型数模转换器的输出电流计算公式为

7.如权利要求1所述的一种数模转换电路，其特征在于，数模转换器在使用时需要先进行测试，来确定数模转换器的各项运行指标，数模转换器的评估指标包括分辨率、信噪比、无杂散动态范围、信号噪声失真比、总谐波失真、有效位数。

8.如权利要求7所述的一种数模转换电路，其特征在于，数模转换器的评估指标还包括两个静态指标，两个静态指标分别为微分非线性指标和积分非线性指标。

9.如权利要求8所述的一种数模转换电路，其特征在于，微分非线性指标，用于计算数模转换器实际模拟输出台阶与模拟输出台阶之间的差值。

10.如权利要求8所述的一种数模转换电路，其特征在于，积分非线性指标，用于计算数模转换器实际转换曲线与理想转换曲线之间最大偏差。

Images