CN114389579A - 一种滤波装置、信号处理方法及电子设备 - Google Patents

Abstract

本发明公开一种滤波装置、信号处理方法及电子设备，涉及射频信号处理技术领域。滤波装置包括：移位寄存器以及与移位寄存器通信的数据处理器；移位寄存器用于基于输入信号序列进行数据处理得到移位信号序列；数据处理器用于基于移位信号序列进行数据抽取得到抽取信号序列；基于抽取信号序列进行逻辑运算处理得到输出信号序列。信号处理方法的执行主体为上述技术方案的滤波装置。本发明提供的方法首先进行数据抽取，得到抽取信号，再进行逻辑运算处理，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

Description

一种滤波装置、信号处理方法及电子设备

技术领域

本发明涉及射频信号处理技术领域，尤其涉及一种滤波装置、信号处理方法及电子设备。

背景技术

随着无线通信技术的发展，直接射频架构的接收机得到了广泛应用。直接射频架构的接收机可以直接对射频信号进行采样，以得到高采样率的数据。在得到高采样率的数据后，可以采用数字下变频器对该高采样率的数据进行处理。

目前，数字下变频器中决定整体电路性能的关键组成部分是抽取滤波器组，抽取滤波器组的功能是滤除信号中的噪声，同时降低信号的采样率。通常抽取滤波器组是由多个抽取滤波器级联组成，抽取滤波器可以是有限冲激响应滤波器(Finite ImpulseResponse Digital Filter，FIR)。通常的抽取滤波器包括依次连接的寄存器、抽取单元、乘法器和加法器，也即是，先对信号进行抽取再进行逻辑运算，以降低信号的采样率。

但是，乘法器和加法器的延迟随着数据位宽的增加而变大，导致数据处理速度和精度被降低，导致抽取滤波器无法在较高的时钟频率下正常工作，进一步的，导致抽取滤波器可接受的输入信号带宽范围减小。

发明内容

本发明的目的在于提供一种滤波装置、信号处理方法及电子设备，以解决抽取单元无法在较高的时钟频率下正常工作，导致抽取单元可接受的输入信号带宽范围减小的问题。

第一方面，本发明提供一种滤波装置，包括：移位寄存器以及与所述移位寄存器通信的数据处理器；其中，

所述移位寄存器用于基于输入信号序列进行数据处理，得到移位信号序列；

所述数据处理器用于基于所述移位信号序列进行数据抽取，得到抽取信号序列；基于所述抽取信号序列进行逻辑运算处理，得到输出信号序列。

采用上述技术方案的情况下，该滤波装置通过数据处理器用于基于所述移位信号序列进行数据抽取，得到抽取信号序列；基于所述抽取信号序列进行逻辑运算处理，得到输出信号序列，使得该滤波装置在不改变滤波的工作原理基础上，数据处理器首先进行数据抽取，得到抽取信号，进一步的，再进行逻辑运算处理，与传统的滤波装置相比，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，进一步的，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

在一种可能的实现方式中，所述数据处理器用于基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；基于所述抽取和信号序列进行乘法运算处理，得到输出信号序列。

在一种可能的实现方式中，所述数据处理器包括抽取单元和逻辑运算电路，所述移位寄存器和所述抽取单元连接，所述抽取单元和所述逻辑运算电路连接。

在一种可能的实现方式中，所述逻辑运算电路包括加法子电路和乘法子电路，所述抽取单元和所述加法子电路连接，所述加法子电路和所述乘法子电路连接；

所述加法子电路用于基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；

所述乘法子电路用于基于所述抽取和信号序列进行乘法运算处理，得到输出信号序列。

第二方面，本发明还提供一种信号处理方法，应用于数据处理器，所述数据处理器和移位寄存器组成滤波装置，所述方法包括：

获取所述移位寄存器基于输入信号序列进行数据处理得到的移位信号序列；

基于多个所述移位信号进行数据抽取，得到抽取信号序列；

基于所述抽取信号序列进行运算处理，得到输出信号序列。

第二方面提供的信号处理方法的有益效果与第一方面或第一方面任一可能的实现方式描述的滤波装置的有益效果相同，此处不做赘述。

第三方面，本发明还提供一种数字下变频器，包括第一方面任一项所述的滤波装置。

第三方面提供的数字下变频器的有益效果与第一方面或第一方面任一可能的实现方式描述的滤波装置的有益效果相同，此处不做赘述。

第四方面，本发明还提供了一种电子设备，包括第三方面所述的数字下变频器。

第四方面提供的电子设备的有益效果与第三方面所描述的数字下变频器的有益效果相同，此处不做赘述。

第五方面，本发明还提供一种可读存储介质，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现第二方面或第二方面任一可能的实现方式描述的信号处理方法的有益效果相同，此处不做赘述。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1示出了传统的一种滤波装置的电路示意图；

图2示出了本发明实施例提供一种滤波装置的电路示意图；

图3示出了本申请实施例提供的另一种滤波装置的电路示意图；

图4示出了本申请实施例提供的又一种滤波装置的电路示意图；

图5示出了本申请实施例提供的一种信号处理方法的流程示意图；

图6为本发明实施例提供的一种电子设备的硬件结构示意图；

图7为本发明实施例提供的芯片的结构示意图。

具体实施方式

为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分。例如，第一阈值和第二阈值仅仅是为了区分不同的阈值，并不对其先后顺序进行限定。本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定，并且“第一”、“第二”等字样也并不限定一定不同。

需要说明的是，本发明中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本发明中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本发明中，“至少一个”是指一个或者多个，“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B的情况，其中A，B可以是单数或者复数。字符“/”一般表示前后关联对象是一种“或”的关系。“以下至少一项(个)”或其类似表达，是指的这些项中的任意组合，包括单项(个)或复数项(个)的任意组合。例如，a，b或c中的至少一项(个)，可以表示：a，b，c，a和b的结合，a和c的结合，b和c的结合，或a、b和c的结合，其中a，b，c可以是单个，也可以是多个。

图1示出了传统的一种滤波装置的结构示意图，如图1所示，传统的滤波装置包括传统移位寄存器(DFF)01、传统逻辑运算电路02和传统抽取单元03，其中，传统移位寄存器01和传统逻辑运算电路02连接，传统逻辑运算电路02和传统抽取单元03连接。信号序列x(n)经过移位寄存器后，抽头处的信号先经过加法器，后经过乘法器，最后求和，得到滤波后的信号序列y(n)，再经过2倍抽取后得到序列y(2n)。

考虑到对经过计算后的数据进行2倍抽取，本质上就是每隔一个数据舍弃掉一个数据，若令输出信号序列为y(m)＝y(2n)，此时抽取后的差分方程满足：

其中x(m)＝x(2n)，代表经过2倍抽取后的输入信号序列。其中，

为抽头系数。其中，k＝2j，也即j＝k/2，k为奇数且k≠(N-1)/2。

通常的抽取滤波器包括依次连接的寄存器、抽取单元、乘法器和加法器，也即是，先对信号进行抽取再进行逻辑运算，以降低信号的采样率。但是，乘法器和加法器的延迟随着数据位宽的增加而变大，导致数据处理速度和精度被降低，导致抽取滤波器无法在较高的时钟频率下正常工作，进一步的，导致抽取滤波器可接受的输入信号带宽范围减小。

图2示出了本发明实施例提供一种滤波装置的结构示意图，如图2所示，滤波装置包括：移位寄存器10以及与移位寄存器10通信的数据处理器20。

其中，移位寄存器10用于基于输入信号序列进行数据处理，得到移位信号序列。

数据处理器20用于基于移位信号序列进行数据抽取，得到抽取信号序列；基于抽取信号序列进行逻辑运算处理，得到输出信号序列。

可选的，数据处理器20用于基于抽取信号序列进行加法运算处理，得到抽取和信号序列；基于抽取信号序列进行加法运算处理，得到抽取和信号序列；基于抽取和信号序列进行乘法运算处理，得到输出信号序列。

综上，该滤波装置通过数据处理器用于基于移位信号序列进行数据抽取，得到抽取信号序列；基于抽取信号序列进行逻辑运算处理，得到输出信号序列，使得该滤波装置在不改变滤波的工作原理基础上，数据处理器首先进行数据抽取，得到抽取信号，进一步的，再进行逻辑运算处理，与传统的滤波装置相比，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，进一步的，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

可选的，图3示出了本申请实施例提供的另一种滤波装置的结构示意图，如图3所示，数据处理器20包括抽取单元201和逻辑运算电路202，移位寄存器10和抽取单元201连接，抽取单元201和逻辑运算电路202连接。

其中，抽取单元201用于基于移位信号序列进行数据抽取，得到抽取信号序列。

逻辑运算电路202用于基于抽取信号序列进行加法运算处理，得到抽取和信号序列；基于抽取信号序列进行加法运算处理，得到抽取和信号序列；基于抽取和信号序列进行乘法运算处理，得到输出信号序列。

可选的，图4示出了本申请实施例提供的又一种滤波装置的结构示意图，如图4所示，逻辑运算电路202包括加法子电路202A和乘法子电路202B，抽取单元201和加法子电路202A连接，加法子电路202A和乘法子电路202B连接；

加法子电路202A用于基于抽取信号序列进行加法运算处理，得到抽取和信号序列；

乘法子电路202B用于基于抽取和信号序列进行乘法运算处理，得到输出信号序列。

其中，所述乘法子电路202B在对抽取和信号序列进行乘法运算处理，进而对乘法运算处理得到的信号序列进行切合，得到输出信号序列。

在本申请中，采用先加后乘的逻辑运算电路，可以再减少接近一半的乘法器，使得该滤波装置在不改变滤波的工作原理基础上，数据处理器首先进行数据抽取，得到抽取信号，进一步的，再进行逻辑运算处理，与传统的滤波装置相比，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，进一步的，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

示例的，参见图4，其中，x(n)为输入信号序列，y(2n)为输出信号序列，

为抽头系数。输入信号序列进入移位寄存器10之后，抽头处的信号序列首先通过抽取单元201，再经过加法子电路202A与乘法子电路202B得到输出信号序列。

一般的N抽头FIR数字滤波器的差分方程为：

其中，b_k为单位冲激响应h(n)的序列值。n表示输入信号序列中的序号。N表示滤波装置的抽头数，在本申请中，滤波装置可以是半带(Half band，HB)FIR滤波器，HB FIR滤波器的特征包括滤波器的幅频响应关于四分之一的采样频率对称，通带波纹与阻带波纹相等。则该特征决定了HB FIR滤波器的抽头数N为奇数，同时b_k中有接近一半的值为零，且具有对称性：

b_k＝b_N-(k+1) (3)；

b_k＝0，k为奇数且k≠(N-1)/2 (4)；

系数为零意味着相较FIR滤波器，HB FIR滤波器省去了接近一半的乘法器；系数对称意味着通过提取公因式的方法，将先乘后加的计算顺序改变为先加后乘，再减少接近一半的乘法器。HB FIR滤波器相较于普通FIR滤波器，减少了乘法器的数量，节省了消耗的电路资源。

把式(4)带入式(2)，将式(2)变换之后可以得到：

综上，N个抽头的HB FIR滤波器的差分方程为：

；

其中，k＝2j，也即j＝k/2，k为奇数且k≠(N-1)/2。

综上所述，该滤波装置通过数据处理器用于基于移位信号序列进行数据抽取，得到抽取信号序列；基于抽取信号序列进行逻辑运算处理，得到输出信号序列，使得该滤波装置在不改变滤波的工作原理基础上，数据处理器首先进行数据抽取，得到抽取信号，进一步的，再进行逻辑运算处理，与传统的滤波装置相比，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，进一步的，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

图5示出了本申请实施例提供的一种信号处理方法的流程示意图，应用于数据处理器，数据处理器和移位寄存器组成滤波装置，如图5所示，该方法包括：

步骤301：获取移位寄存器基于输入信号序列进行数据处理得到的移位信号序列。

其中，移位寄存器可以寄存数据信号，而且能在时钟信号的作用下使其中的数据信号依次左移或右移。

需要说明的是，本申请实施例对移位寄存器的具体型号不作限定，可以根据实际应用场景做调整标定。

在获取移位寄存器基于输入信号序列进行数据处理得到的移位信号序列之后，执行步骤302。

步骤302：基于多个移位信号进行数据抽取，得到抽取信号序列。

在基于多个移位信号进行数据抽取，得到抽取信号序列之后，执行步骤303。

步骤303：基于抽取信号序列进行运算处理，得到输出信号序列。

可选的，数据树立起可以首先基于抽取信号序列进行加法运算处理，得到抽取和信号序列；再基于抽取和信号序列进行乘法运算处理，得到输出信号序列。

示例的，参见图4，其中，x(n)为输入信号序列，y(2n)为输出信号序列，

为抽头系数。输入信号序列进入移位寄存器10之后，抽头处的信号序列首先通过抽取单元201，再经过加法子电路202A与乘法子电路202B得到输出信号序列。

一般的N抽头FIR数字滤波器的差分方程为：

其中，b_k为单位冲激响应h(n)的序列值。n表示输入信号序列中的序号。N表示滤波装置的抽头数，在本申请中，滤波装置可以是半带(Half band，HB)FIR滤波器，HB FIR滤波器的特征包括滤波器的幅频响应关于四分之一的采样频率对称，通带波纹与阻带波纹相等。则该特征决定了HB FIR滤波器的抽头数N为奇数，同时b_k中有接近一半的值为零，且具有对称性：

b_k＝b_N-(k+1) (3)；

b_k＝0，k为奇数且k≠(N-1)/2 (4)；

在本申请实施例中，系数为零意味着相较FIR滤波器，HB FIR滤波器省去了接近一半的乘法器；系数对称意味着通过提取公因式的方法，将先乘后加的计算顺序改变为先加后乘，再减少接近一半的乘法器。HB FIR滤波器相较于普通FIR滤波器，减少了乘法器的数量，节省了消耗的电路资源。

把式(4)带入式(2)，将式(2)变换之后可以得到：

综上，N个抽头的HB FIR滤波器的差分方程为：

其中，k＝2j，也即j＝k/2，k为奇数且k≠(N-1)/2。

综上，本发明实施例提供的信号处理方法通过数据处理器基于移位信号序列进行数据抽取，得到抽取信号序列；基于抽取信号序列进行逻辑运算处理，得到输出信号序列，使得该滤波装置在不改变滤波的工作原理基础上，数据处理器首先进行数据抽取，得到抽取信号，进一步的，再进行逻辑运算处理，与传统的滤波装置相比，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，进一步的，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

本发明实施例提供了一种数字下变频器，包括图2至图4任一所示的滤波装置。

在本发明中，数字下变频器中的滤波装置通过数据处理器基于移位信号序列进行数据抽取，得到抽取信号序列；基于抽取信号序列进行逻辑运算处理，得到输出信号序列，使得该滤波装置在不改变滤波的工作原理基础上，数据处理器首先进行数据抽取，得到抽取信号，进一步的，再进行逻辑运算处理，与传统的滤波装置相比，由于先进行了数据抽取，使得在进行逻辑运算处理过程中所需的逻辑运算电路得到简化，进一步的，使得滤波装置可以工作在较高的时钟频率下，保证在输入信号精度足够的情况下可以适应于更高的输入信号带宽。

图6示出了本发明实施例提供的一种电子设备的硬件结构示意图。如图6所示，该电子设备400包括处理器410。

如图6所示，上述处理器410可以是一个通用中央处理器(central processingunit，CPU)，微处理器，专用集成电路(application-specific integrated circuit，ASIC)，或一个或多个用于控制本发明方案程序执行的集成电路。

如图6所示，上述电子设备400还可以包括通信线路440。通信线路440可包括一通路，在上述组件之间传送信息。

可选的，如图6所示，上述电子设备还可以包括通信接口420。通信接口420可以为一个或多个。通信接口420可使用任何收发器一类的装置，用于与其他设备或通信网络通信。

可选的，如图6所示，该电子设备还可以包括存储器430。存储器430用于存储执行本发明方案的计算机执行指令，并由处理器来控制执行。处理器用于执行存储器中存储的计算机执行指令，从而实现本发明实施例提供的方法。

如图6所示，存储器430可以是只读存储器(read-only memory，ROM)或可存储静态信息和指令的其他类型的静态存储设备，随机存取存储器(random access memory，RAM)或者可存储信息和指令的其他类型的动态存储设备，也可以是电可擦可编程只读存储器(electrically erasable programmable read-only memory，EEPROM)、只读光盘(compactdisc read-only memory，CD-ROM)或其他光盘存储、光碟存储(包括压缩光碟、激光碟、光碟、数字通用光碟、蓝光光碟等)、磁盘存储介质或者其他磁存储设备、或者能够用于携带或存储具有指令或数据结构形式的期望的程序代码并能够由计算机存取的任何其他介质，但不限于此。存储器430可以是独立存在，通过通信线路440与处理器410相连接。存储器也430可以和处理器410集成在一起。

可选的，本发明实施例中的计算机执行指令也可以称之为应用程序代码，本发明实施例对此不作具体限定。

在具体实现中，作为一种实施例，如图6所示，处理器410可以包括一个或多个CPU，如图6中的CPU0和CPU1。

在具体实现中，作为一种实施例，如图6所示，终端设备可以包括多个处理器，如图6中的处理器410和处理器450。这些处理器中的每一个可以是一个单核处理器，也可以是一个多核处理器。

图7是本发明实施例提供的芯片的结构示意图。如图7所示，该芯片500包括一个或两个以上(包括两个)处理器510。

可选的，如图7所示，该芯片还包括通信接口520和存储器530，存储器530可以包括只读存储器和随机存取存储器，并向处理器提供操作指令和数据。存储器的一部分还可以包括非易失性随机存取存储器(non-volatile random access memory，NVRAM)。

在一些实施方式中，如图7所示，存储器530存储了如下的元素，执行模块或者数据结构，或者他们的子集，或者他们的扩展集。

在本发明实施例中，如图7所示，通过调用存储器存储的操作指令(该操作指令可存储在操作系统中)，执行相应的操作。

如图7所示，处理器510控制终端设备中任一个的处理操作，处理器510还可以称为中央处理单元(central processing unit，CPU)。

如图7所示，存储器530可以包括只读存储器和随机存取存储器，并向处理器提供指令和数据。存储器530的一部分还可以包括NVRAM。例如应用中存储器、通信接口以及存储器通过总线系统耦合在一起，其中总线系统除包括数据总线之外，还可以包括电源总线、控制总线和状态信号总线等。但是为了清楚说明起见，在图7中将各种总线都标为总线系统540。

如图7所示，上述本发明实施例揭示的方法可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(digital signal processing，DSP)、ASIC、现成可编程门阵列(field-programmable gate array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例所公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。

一方面，提供一种计算机可读存储介质，计算机可读存储介质中存储有指令，当指令被运行时，实现上述实施例中由终端设备执行的功能。

一方面，提供一种芯片，该芯片应用于终端设备中，芯片包括至少一个处理器和通信接口，通信接口和至少一个处理器耦合，处理器用于运行指令，以实现上述实施例中由滤波装置执行的功能。

在上述实施例中，可以全部或部分地通过软件、硬件、固件或者其任意组合来实现。当使用软件实现时，可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机程序或指令。在计算机上加载和执行所述计算机程序或指令时，全部或部分地执行本发明实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、终端、用户设备或者其它可编程装置。所述计算机程序或指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机程序或指令可以从一个网站站点、计算机、服务器或数据中心通过有线或无线方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是集成一个或多个可用介质的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，例如，软盘、硬盘、磁带；也可以是光介质，例如，数字视频光盘(digital video disc，DVD)；还可以是半导体介质，例如，固态硬盘(solid state drive，SSD)。

尽管在此结合各实施例对本发明进行了描述，然而，在实施所要求保护的本发明过程中，本领域技术人员通过查看附图、公开内容、以及所附权利要求书，可理解并实现公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。

尽管结合具体特征及其实施例对本发明进行了描述，显而易见的，在不脱离本发明的精神和范围的情况下，可对其进行各种修改和组合。相应地，本说明书和附图仅仅是所附权利要求所界定的本发明的示例性说明，且视为已覆盖本发明范围内的任意和所有修改、变化、组合或等同物。显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包括这些改动和变型在内。

Claims (9)

1.一种滤波装置，其特征在于，包括：移位寄存器以及与所述移位寄存器通信的数据处理器；其中，

所述移位寄存器用于基于输入信号序列进行数据处理，得到移位信号序列；

所述数据处理器用于基于所述移位信号序列进行数据抽取，得到抽取信号序列；基于所述抽取信号序列进行逻辑运算处理，得到输出信号序列。

2.根据权利要求1所述的滤波装置，其特征在于，所述数据处理器用于基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；基于所述抽取和信号序列进行乘法运算处理，得到输出信号序列。

3.根据权利要求1或2所述的滤波装置，其特征在于，所述数据处理器包括抽取单元和逻辑运算电路，所述移位寄存器和所述抽取单元连接，所述抽取单元和所述逻辑运算电路连接。

4.根据权利要求3所述的滤波装置，其特征在于，所述逻辑运算电路包括加法子电路和乘法子电路，所述抽取单元和所述加法子电路连接，所述加法子电路和所述乘法子电路连接；

所述加法子电路用于基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；

所述乘法子电路用于基于所述抽取和信号序列进行乘法运算处理，得到输出信号序列。

5.一种信号处理方法，其特征在于，应用于数据处理器，所述数据处理器和移位寄存器组成滤波装置，所述方法包括：

获取所述移位寄存器基于输入信号序列进行数据处理得到的移位信号序列；

基于多个所述移位信号进行数据抽取，得到抽取信号序列；

基于所述抽取信号序列进行运算处理，得到输出信号序列。

6.根据权利要求5所述的信号处理方法，其特征在于，所述基于所述抽取信号序列进行运算处理，得到输出信号序列，包括：

基于所述抽取信号序列进行加法运算处理，得到抽取和信号序列；

基于所述抽取和信号序列进行乘法运算处理，得到输出信号序列。

7.一种数字下变频器，其特征在于，包括权利要求1至4任一所述的滤波装置。

8.一种电子设备，其特征在于，包括权利要求7所述的数字下变频器。

9.一种可读存储介质，其特征在于，所述可读存储介质上存储程序或指令，所述程序或指令被处理器执行时实现权利要求5至6任一项所述的信号处理方法。

Images