CN1143868A - 扩频接收装置 - Google Patents

Abstract

第1解扩电路将接收的频谱扩展信号解扩，根据所得到的第1解扩信号，同步信号发生电路(PLI)产生与第1解扩信号的相位同步的信号。扩频码发生电路根据该同步信号发生装置的输出信号作成相位互不相同的第1、第2和第3扩频码。该多个扩频码送给第2解扩电路，接收的频谱扩展信号在此被解扩，从而得到第2解扩信号。相关检测电路根据该第2解扩信号检测频谱扩展信号与这些扩频码的相关性。控制电路根据相关检测信号使上述扩频码的相位移动。

Description

扩频接收装置

本发明涉及直接扩展方式的扩频接收装置，涉及防止在把锁相环用于同步捕捉和保持时发生发送端PN码和接收端PN码的相位误差的扩频接收装置。

先有技术

作为无线通信方式之一扩频通信方式已广为人知。该频谱扩展方式在发送端用载波调制声音和数据等信息，通过将该信息调制信号乘以M系列等扩频码进行频谱扩展。而且把频谱扩展信号传送到天线上。另一方面，在接收端将接收的频谱扩展信号乘以与发送端相同的扩频码进行解扩，进而将信息解调从而得到信息信号。

在这样的扩频通信方式中，当接收端进行解扩时，必须使接收端作成的扩频码与接收信号中的扩频码同步。因此，过去曾提案了一种使接收端作成的扩频码与接收信号中的扩频码保持同步关系的如图1的扩频接收装置。

在图1中，由频率变换电路(1)将接收的扩频信号变换成低频信号以便后级电路容易处理，然后通过乘法器(2)使之与扩频码发生电路(3)发生的扩频码相乘。乘法器(2)的输出信号在相位比较电路(4)中与VCXO(压控晶体振荡器)(5)的输出信号进行相位比较。与相位比较结果相应的相位比较电路(4)的输出信号经LPF(6)平滑后作为控制信号加到VCXO(5)上，VCXO(5)的振荡频率与上述控制信号相对应发生变化。VCXO(5)的输出信号加到相位比较电路(4)上，同时，经分频电路(7)分频后加到扩频码发生电路(3)上。这里，乘法器(2)、相位比较电路(4)、VCXO(5)、LPF(6)、分频电路(7)和扩频码发生电路(3)构成所谓PPL(锁相环)，使上述PPL工作以便使相位比较电路(4)的2个输入信号的相位差为0。由于从扩频码发生电路(3)来的扩频码的发生时序随VCXO(5)的振荡频率的变化而变化、上述PLL使相位比较电路(4)的2个输入信号的相位同步，所以乘法器(2)的输出信号与VCXO(5)的输出信号相位同步。

上述PLL锁定后，发生与上述频谱扩展信号同步的扩频码，通过利用乘法器(2)使上述频谱扩展信号与上述扩频码相乘，从而进行解扩。而且由解扩所发生的乘法器(2)的输出信号经BPF(8)加到解调电路(9)上，通过解调可得到信息信号。

在图1中，由于上述PLL使相位比较电路(4)的2个输入信号的相位同步，所以，乘法器(2)的输出信号与VCXO(5)的输出信号的相位差为0。但是，实际上由于构成图1的电路的元件的动作延迟，在接收端作成的扩频码和频谱扩展信号中的扩频码的相位不一致，不能进行正确的解扩。

发明概述

本发明的目的在于提供一种频谱扩展信号接收装置，该装置对扩展信号的相位1比特以上的同步偏差能够跟踪1比特之内，同时对该1比特之内的偏移也能正确地同步，从而能正确地进行频谱扩展信号的解扩。

为达到上述目的，本发明的频谱扩展信号接收装置是接收频谱扩展信号的频谱扩展信号接收装置，其特征在于具有以下的构成。

首先，本发明的第1发明的装置的特征在于，具有：

对接收的频谱扩展信号进行解扩的第1解扩电路；

根据由上述第1解扩电路得到的第1解扩信号产生与上述第1解扩信号的相位同步的信号的同步信号发生电路；

根据上述同步信号发生电路的输出信号产生相位互不相同的多个扩频码的扩频码发生电路；

利用上述扩频码发生电路产生的上述多个扩频码对接收的上述频谱扩展信号进行解扩的第2解扩电路；

根据上述第2解扩电路得到的第2解扩信号检测上述接收的频谱扩展信号和上述多个扩频码的各自的相关性的相关检测电路；

根据上述相关检测电路的相关检测信号使从上述扩频码发生电路向第1解扩电路供给的扩频码的相位移动的控制电路。

通过这样的构成，首先扩频码发生电路根据同步信号发生装置的输出信号作成相位互不相同的多个扩展信号。将该多个扩展信号送给第2解扩电路，得到其相关关系各自相互不同的多个第2解扩信号。相关检测电路根据该第2解扩信号检测频谱扩展信号与多个扩频码的各自的相关性。由此，可以检测多个扩展信号相对于接收的频谱扩展信号的相位偏差(相位相等、或超前或滞后)。控制电路进行控制使上述扩展的相位顺序移动，直到从相关检测电路得到的相关检测信号显示出合适的数值，即直到求出应供给第1解扩电路的最佳相位的扩频码为止。由此，如果将求得的最佳相位扩展信号供给第1解扩电路并由该扩展信号对频谱扩展信号进行解扩，则可以得到正确地被解扩了的信号。

在上述构成中，上述扩频码发生电路根据上述同步信号发生电路的输出信号产生第1扩频码、比上述第1扩频码相位超前的第2扩频码和比上述第1扩频码相位滞后的第3扩频码中的至少1个。

另外，上述相关检测电路具有：

检测从上述第2解扩电路输出的上述第2解扩信号的信号电平的电平检测电路；

保持来自上述电平检测电路的电平检测信号的保持电路。

上述保持电路由保持来自上述电平检测电路的电平检测信号的电容器构成。

该保持电路其它构成的特征在于具有：

将来自上述电平检测电路的电平检测信号转换成数字信号的模数转换电路；

保持从上述模数转换电路来的输出数据的存储器。

上述电平检测电路的特征在于，

检测上述第2解扩电路的上述第2解扩信号的信号电平最大值或最小值。

上述频谱扩展信号接收装置进而还具有这样的构成，即设有扩频码选择电路，有选择地向上述第2解扩电路供给从上述扩频码发生电路输出的上述多个扩频码，由上述控制电路控制切换该扩频码选择电路。

上述保持电路具有第1保持电路和第2保持电路，

上述第1保持电路保持上述频谱扩展信号和上述第1扩展信号的相关信号，上述第2保持电路有选择地保持上述频谱扩展信号和上述第2扩展信号或者第3扩展信号的相关信号。上述控制电路的特征是，比较来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号，根据比较结果使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位移动。若按照这样的构成便可以用简单的装置结构实现正确的解扩。

上述控制电路比较来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号，当检测来自上述第2保持电路的相关信号的信号电平高时，产生超前控制信号使上述扩频码发生电路输出的上述扩频码的相位前移。反之，当检测来自上述第1保持电路的相关信号的信号电平高时，则产生滞后控制信号使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位延迟。

在上述频谱扩展信号接收装置中，进而具有根据上述相位同步电路的输出信号产生时钟信号的时钟信号发生电路，上述扩频码发生电路根据上述时钟信号产生上述多个扩频码，上述控制电路根据上述相关检测电路的相关检测信号使上述时钟信号的相位移动，从而使上述扩频码发生电路输出的上述扩频码的相位移动。

本发明的另1个发明具有：

利用1个扩频码使接收的频谱扩展信号解扩的第1解扩电路；

根据上述第1解扩电路得到的第1解扩信号产生与上述第1解扩信号相位同步的同步信号发生电路；

根据同步信号发生电路的输出信号产生上述1个扩频码和相位与上述1个扩频码不同的另1个扩频码的扩频码发生电路；

利用上述1个扩频码和相位不同的上述另1扩频码对上述接收的频谱扩展信号进行解扩的第2解扩电路；

根据上述第1和第2解扩电路得到的第1和第2解扩信号检测上述接收的频谱扩展信号和上述多个扩频码的各自的相关性的相关检测电路；

根据来自上述相关检测电路的相关检测信号，使从上述扩频码发生电路向上述第1扩展电路供给的上述扩频码的相位移动的控制电路。

上述扩频码发生电路根据上述同步信号发生电路的输出信号产生供给第1解扩电路的第1扩频码、供给第2解扩电路的比上述第1扩频码相位超前的第2扩频码和比上述第1扩频码相位滞后的第3扩频码当中的至少一个。

进而通过在上述相关检测电路上设置第1电平检测电路用来进行第1解扩信号的相关检测和第2电平检测电路用来进行第2解扩信号的相关检测，便可以不用进行特殊的切换动作而对上述第1电平检测电路的输出和第2电平检测电路的输出进行比较。这样比较的结果便将扩展信号相对于接收的频谱扩展信号的相位偏差的方向检测，从而可以求出扩展信号的最佳相位。

本发明的再1个发明与上述一样是接收频谱扩展信号的频谱扩展信号接收装置，其特征是具有：

将接收的频谱扩展信号解扩的解扩电路；

产生与上述解扩电路得到的解扩信号的相位同步的信号的同步信号发生电路；

根据上述同步信号发生电路的输出信号产生相位互不相同的多个扩频码的扩频码发生电路；

根据将上述扩频码发生电路输出的上述多个扩频码送给上述解扩电路所得到的多个上述解扩信号、检测上述接收的频谱扩展信号和上述多个扩频码各自的相关性的相关检测电路；

根据上述相关检测电路的相关检测信号，使上述扩频码发生电路输出的上述扩频码的相位移动的控制电路。

扩频码发生电路的特征在于，根据上述同步信号发生电路的输出信号发生第1扩频码、比上述第1扩频码相位超前的第2扩频码和比上述第1扩频码相位滞后的第3扩频码当中的至少1个。

上述构成中，向1个解扩电路顺序供给相位不同的多个扩频码，根据对应得到的解扩信号，可以检测扩频码相对于接收的频谱扩展信号的相位偏差。

附图说明

图1是现有的扩频接收装置的概略构成图。

图2是本发明的实施例1的扩频接收装置的概略构成图。

图3是图2的装置的主要部分构成图。

图4是图2的装置的动作图。

图5是频谱扩展信号和扩频码的相关输出波形的说明图。

图6是图3的另1构成例图。

图7是图3的分频电路(14)的操作图。

图8是本发明的实施例2的扩频接收装置的概略构成图。

图9是图8的装置的主要部分构成图。

图10是本发明的实施例3的扩频接收装置的概略构成图。

图11是图10的装置的主要部分的构成图。

图12是图11的其他构成例图。

图13是本发明的实施例4的扩频接收装置的概略构成图。

图14是图13的装置的主要部分的构成图。

图15是实施例4中频谱扩展信号和扩频码的相关输出波形的说明图。

图16是图14是其他构成例图。

最佳实施例：(实施例1)

图2示出本发明的1个实施例，(10)是振荡频率可变的VCO，(11)是给VCO(11)施加直流电压的直流电压源，(12)是第1选择电路，选择LPF(6)的输出信号或上述直流电压，(13)是捕捉检测电路，与第1乘法器(2)的输出信号对应检测同步捕捉，(14)是构成用于产生扩频码的时钟信号发生电路的分频电路，(15)是第2扩频码发生电路，产生与第1扩频码发生电路(3)的扩频码P0对应的第1至第3扩频码P1～P3，(16)是第2选择电路，选择第1至第3扩频码P1～P3中的1个扩频码，(17)是作为第2解扩电路的第2乘法器，使频谱扩展信号与第2选择电路(16)的输出信号相乘，(18)是相关检测电路，检测频谱扩展信号和扩频码的相关性，(19)是控制电路，既控制第2选择电路(16)又与上述相关检测电路(18)的输出信号对应控制分频电路(14)。再有，凡与图1的先有例相同的电路都标注相同的符号并省略其说明。此外，VCO(10)的频率变化范围比图1的VCXO(5)的宽，所以同来代替VCXO(5)，但也可以使用VCXO(5)。

在图2中，接收的频谱扩展信号经频率变换电路(1)变换成低频后，由第1乘法器(2)(第1解扩电路)与后述的第2扩频码发生电路(15)产生的扩频码相乘。而且，第1乘法器(2)的输出信号在相位比较电路(4)中与VCO(10)的输出信号进行相位比较。与相位比较结果相应的相位比较电路(4)的输出信号经LPF(6)平滑后，通过第1选择电路(12)作为控制信号加到VCO(10)上。第1乘法器(2)、相位比较电路(4)、LPF(6)、VCO(10)、分频电路(14)、第1及第2扩频码发生电路(3)及(15)在这里构成相位同步电路即所谓PPL，上述PPL工作使相位比较电路(4)的2个输入信号的相位差为0。

VCO(10)的输出信号在加到相位比较电路(4)的同时也加到分频电路(14)上，进行m次分频。而且，在分频电路(14)的分频输出信号的基础上，第1扩频码发生电路(3)产生扩频码P0。进而，上述第2扩展码发生电路(15)与上述扩频码P0对应产生作为基准的第1扩频码P1、比上述第1扩频码P1相位仅超前规定相位的第2扩频码P2和比上述第1扩展码P1相位仅滞后规定相位的第3扩频码P3。

第1扩频码发生电路(3)在这里是以往所熟知的电路，例如由移位寄存器和异或门组成，与作为时钟信号的VCO(10)的输出信号相对应产生M序列码。此外，第2扩频码发生电路(15)例如是由上述第1扩频码发生电路(3)的扩频码P0作为数据(DATA)使用、以VCO(10)的输出信号作为时钟信号(CLOCK)使用的3级串行移位寄存器组成，上述扩频码P0从第1级向第3级移位寄存器顺序传送。而且，第2级移位寄存器的输出信号作为上述第1扩频码P1，第1级移位寄存器产生第2扩频码P2，比上述第1扩频码只超前上述VCO(10)的输出信号的1个时钟周期，此外，第3级移位寄存器产生滞后上述1个时钟周期的第3扩频码P3。

第2扩频码发生电路(15)产生的扩频码加到第1乘法器(2)上。由于第1扩频码发生电路(3)产生的扩频码的发生时间随VCO(10)的振荡频率变化，所以上述PLL动作，使第1乘法器(2)的输出信号和VCO(10)的输出信号的相位同步。由此，通过使用一般众所周知的PLL方法便可以使第1乘法器(2)的输出信号和VCO(10)的输出信号保持同步。

但是，在保持同步之前必须进行同步捕捉，这里说明同步捕捉时的动作。在同步捕捉时，由于第1选择电路(12)选择直流电压源(11)，所以VCO(10)产生规定的振荡频率信号，进行上述PLL的同步捕捉。上述规定的振荡频率设定成所希望的时钟频率。而且，同步捕捉检测电路(13)若通过在第1乘法器(2)的输出信号达到在规定电平之上时检测出已捕捉到上述PLL的同步，则第1选择电路(12)便与同步捕捉检测电路(13)的输出信号对应选择LPF(6)的输出信号。因此，VCO(10)的振荡频率改变使相位比较电路(4)的2个输入信号的相位差为0，VCO(10)的输出振荡频率变成PLL的时钟频率。

另一方面，VCO(10)的输出信号加到控制电路(19)上，与VCO(10)的输出信号对应，第1控制信号从控制电路(19)加到第2选择电路(16)上，使第2选择电路(16)进行选择动作。此外，接收的频谱扩展信号与第2扩频码发生电路(15)产生的经第2选择电路(16)来的扩频码在第2乘法器(17)中相乘，频谱扩展信号被解扩。所得到的解扩信号送给相关检测电路(18)，在相关检测电路(18)中检测接收的频谱扩展信号和扩展码的相关性。在控制电路(19)中，根据检测的相关输出PC判断扩频码的相位比频谱扩展信号的相位是滞后还是超前，控制电路(19)根据判别结果产生第2控制信号。而且，从分频电路(14)输出的分频输出信号的发生定时随第2控制信号改变。即，当根据上述比较结果判别出生成的扩频码的相位滞后于频谱扩展信号的相位时，分频电路(14)的输出发生时间因第2控制信号而提前，结果，扩频码的相位前移，反之，当判断出扩频码的相位比频谱扩展信号的相位超前时，因分频电路(14)的输出发生时间延迟，故扩展码的相位延迟。

根据以上的操作，产生与上述频谱扩展信号中的扩频码同步的扩频码，通过在第1乘法器(2)中使频谱扩展信号与上述扩频码相乘，进行正确的解扩。而且，第1乘法器(2)的输出信号经BPF(8)加到解调电路(9)上，通过对上述输出信号解调可以得到信息信号。

图3示出了图2所示的第2选择电路(16)、相关检测电路(18)和控制电路(19)等的具体构成例子。在图3中，构成第2选择电路(16)的传输门S1～S4选择第1至第3扩频码中的1个扩频码送给乘法器(17)。分频电路(20)将图2的VCO(10)的输出信号n分频，时序信号发生电路(21)与分频电路(10)的输出对应产生时序信号ts1～ts10。BPF(带通滤波器)(22)将第2乘法器(17)的输出信号限制在规定的频带之内，作为电平检测电路的包络线检波电路(23)检测BPF(22)的输出信号的包络线。平滑电路(24)进而将该包络线检波电路(23)的输出信号平滑，平滑后的信号经传输门S5、S6有选择地送给电容器C1、C2。使传输门S7、S8有选择地使电容器C2、C1接到比较电路(25)的正负输入端子上，比较电路(25)比较电容器C1、C2上保持的信号电平，第2控制信号发生电路(26)根据比较结果产生第2控制信号。再有，在这里分频电路(20)的分频数n比分频电路(14)的分频数m大，而且，第2选择电路(16)中的扩频码选择周期设定得至少大于扩频码的1个周期(1个周期是与扩频码的1个码相对应的时间)。

在图3中，第1扩频码P1加给图2的第1乘法器(2)，与频谱扩展信号相乘。然后，第1乘法器(2)的输出信号加到解调电路(9)和相位比较电路(4)上。

分频电路(20)将VCO(10)的输出信号n分频，产生n分频时钟信号。上述时钟信号加给时序电路(21)，时序电路(21)与上述时钟信号对应产生时序信号ts1～ts10。而且，由上述时序信号ts1～ts7分别控制传输门S1～S8。再有，传输门S1～S8是[H]电平导通。

在第2乘法器(17)中，将与时序信号ts1～ts4对应选择的扩频码和频谱扩展信号相乘所得到的输出信号经BPF(22)限制在规定的频带内，之后由包络线检波电路(23)进行包络线检波。包络线检波输出信号是表示频谱扩展信号和扩频码的相关的信号，如图5所示，是当取得同步时为输出高电平，若相差1个以上则变成0电平的三角波信号。其后，上述包络线检波输出信号由平滑电路(24)平滑。平滑电路(24)的输出信号经电容器C1或C2保持后，电容器C1及C2的输出(相关输出PC)由比较电路(25)进行比较。

用图4的时序图进一步说明图3所示的动作。因为在图4的T1时间内时序信号ts2，ts3及ts5是[H]电平，故传输门S2、S3及S5导通。因此，选择第2扩频码P2加到第2乘法器(17)上。由第2扩频码P2对频谱扩展信号进行解扩得到解扩信号，基于该解扩信号的信号由平滑电路(24)平滑后，作为相关输出PC2经传输门S5保持在电容器C2上。

在图4的T2时间内，时序信号ts2、ts4和ts6变成[H]电平，传输门S2、S4和S6导通。因此，选择第1扩频码P1，由第1扩频码P1对频谱扩展信号解扩后得到解扩信号，基于该解扩信号的信号经过平滑电路(24)和传输门S6作为相关输出PC1保持在C1上。

在图4的T3时间内，因为时序信号ts5和ts6为[L]电平，故传输门S5和S6截止，电容器C1和C2不保持任何信号。此外，由于时序信号ts7变成[H]电平，传输门S7和S8导通。由此，上述电容器C1、C2保持的信号加到比较电路(25)的各输入端，比较电路(25)比较该信号电平，只有当上述电容器C2的保持信号电平大于电容器C1的保持信号电平时才产生[H]电平，上述比较电路(25)的输出信号与时序信号st9的[H]电平对应被取入到第2控制信号发生电路(26)中。

其后，在图4的T4时间内，由于时序信号st10变成[H]电平，所以时序信号st8和比较电路(25)的输出信号送给第2控制信号电路(26)，产生超前的第2控制信号使分频电路(14)的发生时间前移。再者，由于在T1至T4时间内时序信号ts8是[H]电平，所以若从比较电路(25)发生[H]输出信号，则第2控制信号发生电路(26)将起到发生超前的第2控制信号的作用。

在图4的T5时间内，由于时序信号ts1、ts3和ts5是[H]电平，故传输门S1、S3和S5导通。因此，选择第3扩频码P3，用第3扩频码对频谱扩展信号解扩得到解扩信号，基于该解扩信号的信号经平滑电路(24)和传输门S5作为相关输出PC3保持在电容器C3上。

在图4的T6时间内，时序信号ts1、ts4和ts6变成[H]电平，传输门S1、S4及S6导通。另一方面，时序信号ts3是[L]电平，传输门S3截止。因此，选择第1扩频码P1，用第1扩频码对频谱扩展信号解扩得到解扩信号，基于该解扩信号的信号经平滑电路(24)和传输门S6作为相关输出PC1保持在C1上。

在图4的T7时间内，由于ts5和ts6是[L]电平，故传输门S5和S6截止，电容器C1和C2不再保持新的信号。此外，因时序信号ts7是[H]电平，故传输门S7和S8导通。比较电路(25)比较上述电容器C1、C2的保持信号电平，只有当上述电容器C2的保持信号电平大于电容器C1的保持信号电平时才产生[H]电平的信号。当时序信号ts9变成[H]电平时，上述比较电路(25)的输出信号与此对应被取入第2控制信号发生电路(26)。

在图4的T8时间内，因时序信号ts10变成[H]电平，故当比较电路(25)的输出信号是[H]电平时，便产生滞后的第2控制信号使分频电路(14)的信号发生时间延迟。再有在T5至T8的期间内，因时序信号ts8是[L]电平，故第2控制信号发生电路(26)便与比较电路(25)的[H]输出信号对应产生滞后的第2控制信号。

在图5中，当第1～3扩频码和频谱扩展信号的相关输出PC1、PC2、PC3分别是图5的(b)、(c)和(a)时，因相关输出电平PC2＞PC1＞PC3，故比较电路(25)的输出信号为[H]电平，产生超前的第2控制信号，使分频电路(14)的信号发生时间前移。因此，第1、第2、第3扩频码和频谱扩展信号的相关输出PC1、PC2、PC3分别变成图5的(c)、(d)和(b)。此外，当第1、第2、第3扩频码和频谱扩展信号的相关输出PC1、PC2、PC3分别是图5的(f)、(g)及(e)时，因相关输出PC3＞PC1＞PC2，故在图4的T7时间内，比较电路(25)的输出信号是[H]电平，产生滞后第2控制信号，使分频电路(14)的发生时间延迟。因此，第1、第2、第3扩频码和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图5的(e)、(f)和(d)。

通过反复进行如上所述的图3的T1至T8的动作，第1扩频码与频谱扩展信号的相关输出PC1成为图5的(d)。这样一来，当求出与频谱扩展信号同步的第1扩频码的适当的相位时，第1扩频码发生电路(3)通过第2扩展码发生电路(15)求得的相位的第1扩频码P1送给第1乘法器(2)。第1乘法器(2)使该第1扩频码P1和频谱扩展信号相乘，把频谱扩展信号解扩，从而在第1乘法器(2)中进行正确的解扩。

在图3中，包络线检波电路(23)的输出电平有微小的波动。因此，通过用平滑电路(24)将包络线检波信号平滑，可以在比较电路(25)中进行准确的比较。此外，也可以用最小值检测电路去代替图3的平滑电路(24)，检测包络线检波电路(23)的输出信号的最小值，再保持最小值检测电路的输出信号。

图6是使用存储器代替电容器作为图3电路中的保持电路的构成例。在图6中，A/D转换电路(27)把平滑电路(23)的输出信号转换成数字信号。存储器(28)存储并保持A/D转换器(27)的数字数据。存储器(28)具有存储器-1及2的2个区域，按时序电路(19)的时序信号，与第1扩频码对应的数字数据存储并保持在存储器-1中与第2和第3扩频码对应的数字数据交替地存储并保持在存储器-2中。判定电路(29)将存储器(28)的输出数据进行比较；当存储器-2的数字数据大于存储器-1的数字数据时，产生[H]电平的输出信号。此外，作为保持电路示出了使用电容器、A/D转换电路及存储器的实施例，但并不限定于此，也可以使用其他的电路或元件作为保持电路。

下面，根据图7的时序图说明分频电路(14)的操作。分频电路(14)例如由m级的上升沿触发的触发器构成，初级触发器由控制电路(18)的第2控制信号清零或置位。当作为时钟(CLOCK)信号的如图7(a)的VCO(10)的输出信号加到分频电路(14)上时，VCO(10)的输出信号的2分频信号如图7(b)及(f)的实线所示，其4分频的信号如图7(c)及(g)的实线所示，进而其m分频的信号、即分频电路(14)的输出信号如图7(d)及(h)的实线所示。

在此，当第2控制信号中的如图7(e)的超前的第2控制信号加到分频电路(14)上时，初级触发器被清零，图7(b)所示的2分频信号由[H]电平变成[L]电平。因此，其后的2分频信号则如图7(b)的虚线、4分频的信号如图7(c)的虚线所示那样。其结果，分频电路(14)的输出信号如图7(d)的虚线所示，与图7(d)的实线相比分频电路(14)的输出发生时间前移。

当图7(i)所示的滞后的第2控制信号加到分频电路(14)上时，初级触发器被预置位，如图7(f)所示，对时钟信号的上升沿不响应，2分频信号保持[H]电平。因此，其后的2分频信号便如图7(f)的虚线所示，4分频的信号则如图7(g)的虚线所示。结果，分频电路(14)的输出信号如图7(h)的虚线所示，与图7(h)的实线相比，分频电路(14)的输出发生时间延迟。

再有，作为第1、第2、第3扩频码P1、P2、P3的相位改变方法，不仅仅限于上述那样的改变分频电路(14)的输出发生时间的方法，例如也可以使构成第1扩频码发生电路(3)的移位寄存器等置位或预置来改变各扩频码P1～P3的相位。(实施例2)

图8示出本发明的实施例2，凡与已说明过的附图相同的部分标注相同的符号并省略其说明。

在图8中，(46)是选择上述第2至第3扩频码P2和P3中的任何1个扩频码的第2选择电路，(47)是第2乘法器，作为第2解扩电路使频谱扩展信号与第2选择电路(46)选择的第2、第3扩频码P2、P3中的1个扩频码相乘，(48)是检测频谱扩展信号和扩频码的相关性的相关检测电路，(49)是控制电路，既控制第2选择电路(46)又根据上述相关检测电路(48)的输出信号控制分频电路(14)。

在这样的构成中，和实施例一样，首先第1选择电路(3)选择直流电压源(11)进行PLL的同步捕捉。

另一方面，当VCO(10)的输出信号加给控制电路(49)时，第1控制信号与VCO(10)的输出信号对应，从控制电路(49)加给第2选择电路(46)，第2选择电路(46)进行选择动作。另外，接收的频谱扩展信号与扩频码的相关由相关检测电路(48)检测。在控制电路(49)中，根据检测的相关输出判别扩频码的相位比频谱扩展信号的相位是滞后还是超前，控制电路(49)根据判别结果产生第2控制信号。分频电路(14)的输出发生时间随第2控制信号而改变。即，当根据上述比较结果判别扩频码的相位比频谱扩展信号的相位滞后时，分频电路(14)的输出发生时间因第2控制信号向前移，结果，扩频码的相位提前。反之，当判别扩频码的相位比频谱扩展信号的相位超前时，分频电路(14)的输出发生时间后移，因此扩频码的相位延迟。

按照以上动作、产生与上述频谱扩展信号中的扩频码同步的扩频码，通过使频谱扩展信号与上述扩频码在第1乘法器(2)中相乘，进行正确的解扩。而且第1乘法器(2)的输出信号经BPF(8)加给解调电路(9)，通过对上述输出信号解调可以得到信息信号。

图9是图8的主要部分的具体构成例。在图9中，(50)是将VCO(10)的输出信号n分频的分频电路，(51)是将第1乘法器(2)的输出信号限制在指定频带内的第1BPF，(52)是第1电平检测电路即对第1BPF(51)的输出信号进行包络线检波的第1包络线检波电路，(53)是将第1包络线检波电路(52)的输出信号平滑的第1平滑电路，(54)是将第2乘法器(47)的输出信号限制在指定频带内的第2BPF，(55)是作为第2检波电路的将第2BPF(54)的输出信号进行包络线检波的第2包络线检波电路，(56)是将第2包络线检波电路(55)的输出信号平滑的第2平滑电路，(57)是对第1和第2平滑电路(53)和(56)的输出信号进行比较的比较电路，(58)是根据比较电路(57)的输出信号产生第2控制信号的第2控制信号发生电路。这里，分频系数n设定成比分频系数m足够大，第2选择电路(46)的选择周期设定成至少在扩频码的1个周期(1周期：与扩频码的1个码对应的时间)以上。

图9中，频谱扩展信号在图8的第1乘法器(2)中与第1扩频码P1相乘。第1乘法器(2)的输出信号加给BPF(8)和相位比较电路(4)，同时还加给第1BPF(51)。经第1BPF(51)限制在指定的频带之内后，由第1包络线检波电路(52)进行包络线检波。所得到的第1包络线检波输出信号就是表示频谱扩展信号与扩频码的相关的信号，如已说明过的图5那样，是同步时输出高电平、相差1个间隔(1个间隔：与扩频码的1位对应的时间)以上时为零电平的三角波信号。第1包络线检波电路(52)的输出信号(第1包络线检波输出信号)由第1平滑电路(53)平滑后，加到比较电路(57)的负输入端。接收的频谱扩展信号和第2扩频码发生电路(15)产生的第2和第3扩频码P2、P3中的由第2选择电路(46)选出的扩频码供给第2乘法器(47)，在第2乘法电路(47)中，频谱扩展信号与选出的扩频码(P2或P3)相乘，使频谱扩展信号解扩。由此得到的第2乘法器(47)的输出信号由第2BPF(54)限制在指定频带之内，再由第2包络线检波电路(55)进行包络线检波。第2包络线检波电路(55)的输出信号(第2包络线检波输出信号)经平滑电路(56)平滑后，加到比较电路(57)的正输入端，比较电路(57)的输出信号加给第2控制信号发生电路(58)，第2控制信号发生电路(58)与比较电路(57)的比较结果和分频电路(50)的输出信号对应产生超前或滞后的第2控制信号。

另一方面，分频电路(50)将VCO(10)的输出信号n分频产生时序信号。上述时序信号加给第2选择电路(46)和第2控制信号发生电路(58)。首先，当上述时序信号为[H]电平时，第2选择电路(46)切换成图示的状态选择第2扩频码P2。因此，比较电路(57)将第1扩频码P1与频谱扩展信号的相关输出和第2扩展信号P2与频谱扩展信号的相关输出进行比较。当第2平滑电路(56)的输出信号电平高时，从比较电路(57)产生[H]电平的输出信号，第2控制信号发生电路(58)据此产生超前的第2控制信号。第2控制信号发生电路(58)还起到与[H]电平的时序信号和比较电路(57)的[H]电平的输出信号相对应产生超前的第2控制信号的作用。

转向下面的时序，上述时序信号变成[L]电平时，第2选择电路(46)根据控制电路(49)的指令切换成与图示相反的状态选择第3扩频码P3。因此，比较电路(57)将第1扩频码P1与频谱扩展信号的相关输出和第3扩频码P3与频谱扩展信号的相关输出进行比较。当第2平滑电路(56)的输出信号电平高时，比较电路(57)产生[H]电平的输出信号，进而第2控制信号发生电路(58)产生延迟的第2控制信号。第2控制信号发生电路(58)还起到当供给[L]电平的时序信号并从比较电路(57)供给[H]电平的输出信号时产生滞后的第2控制信号的作用。

这里，当第1扩频码P1的相位比频谱扩展信号的相位滞后时，第1、第2、第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图15的(b)、(c)和(a)。因此相关电平成为PC2＞PC1＞PC3，在时序信号的[H]期间，比较电路(57)产生[H]电平的输出信号，进而第2控制信号发生电路(58)产生超前的第2控制信号，使分频电路(14)的输出发生时间提前。因此，第1、第2、第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3分另成为图5的(c)、(d)和(b)，即PC2＞PC1＞PC3。

反之，当第1解扩码P1的相位比频谱扩展信号的相位超前时，第1、第2、第3扩频码和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图5的(f)、(g)、(t)。因为相关输出电平成为PC3＞PC1＞PC2，所以在时序信号的[L]电平期间，比较电路(57)产生[H]电平的输出信号，进而产生滞后的第2控制信号，使分频电路(14)的输出发生时间延迟。因此，第1、第2、第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图5的(e)、(f)和(d)。

通过反复进行以上所述的动作，第1扩频码P1和频谱扩展信号的相关输出PC1很快变成图5的(d)，从而取得扩频码和频谱扩展信号的同步。

在图9中，第1和第2包络线检波电路(52)和(55)的输出电平有微小的波动。因此，也可以用最小值检测电路代替图9的第1和第2平滑电路(53)和(56)，保持扩频码和频谱扩展信号的相关输出PC的最小值，相互进行比较从而进行扩频码的相位控制。

此外，本实施例中的分频电路(14)正如在实施例1中用图7说明了的那样，通过从控制电路(49)向分频电路(14)供给的超前或滞后的第2控制信号控制其输出分频信号的相位。(实施例3)

图10示出本发明的实施例3，对于与实施例1、2相同的构成省略其说明。

在图10中，和实施例1一样，接收的频谱扩展信号由频率变换电路(1)转换成低频信号后，在第1乘法器(2)(第1解扩电路)中与后面所述的由第2扩频码发生电路(15)产生的扩频码相乘。第1乘法器(2)的输出信号在相位比较电路(4)中与VCO(10)的输出信号进行相位比较。与相位比较结果相应的相位比较电路(4)的输出信号经LPF(6)平滑后，通过第1选择电路(12)作为其控制信号加给VCO(10)。

另外，有关使用PLL方法的同步保持的动作与实施例1相同，故省略说明。

使用同步捕捉电路(13)进行VCO(10)的输出信号相对了第1乘法器(2)的输出信号的同步捕捉，将VCO(10)的振荡频率调整到指定的频率。另一方面，当VCO(10)的输出信号加给控制电路(18)时，第1控制电路(68)与VCO(10)的输出信号对应产生第1控制信号。该第1控制信号送给第2选择电路(66)，第2选择电路(66)与该信号对应选择从第2扩频码发生电路(15)输出的相位互不相同的3种扩频码中的任意1种扩频码。选出的扩频码(P1、P2、P3中的1个)在第1乘法器(2)中与接收的频谱扩展信号相乘，进行频谱扩展信号的解扩。第1乘法器(2)的输出不仅送给相位比较电路(4)还送给相关检测电路(67)。相关检测电路(67)检测频谱扩展信号和已作成的某个扩频码(P1～P3)的相关性。控制电路(68)根据相关检测电路(67)的相关输出(PC1～PC3)判断扩频码(P1～P3)的相位比频谱扩展信号的相位是滞后还是超前，控制电路(68)根据该判别结果产生第2控制信号。通过将该第2控制信号供给分频电路(14)使分频电路(14)的输出发生时间改变。即，当根据上述比较结果判断扩频码的相位滞后于频谱扩展信号的相位时，第2控制信号使分频电路(14)的输出发生时间提前，结果，扩频码的相位前移。反之，当判断扩频码的相位超前频谱扩展信号的相位时，因分频电路(14)的输出发生时间推迟故扩频码的相位延迟。

按照以上的动作，产生与上述频谱扩展信号中的扩频码同步的扩频码，通过在第1乘法器(2)中使频谱扩展信号与上述扩频码相乘进行正确的反扩展。而且，第1乘法器(2)的输出信号经BPF(8)加给解调电路(9)，通过对上述输出信号解调可以得到信息信号。

图11是图10的相关检测电路(67)和控制电路(68)等的具体构成例子。在图11中，(69)是将VCO(10)的输出信号n分频的分频电路，(70)是与分频电路(69)的输出信号对应产生时序信号的时序电路，(22)是将第1乘法器的输出限制在指定频带内的BPF，(23)是作为电平检波对上述BPF(22)的输出信号进行包络线检波的包络线检波电路，(24)是将上述包络线检波电路(23)的输出信号平滑的平滑电路，(74)是用于将平滑电路(24)的输出信号分配给电容器C11、C12和C13的第1开关，(75)是第2开关，(76)是对电容器C11和C12的输出电平进行比较的第1比较器，(77)是对电容器C11和C13的输出电平进行比较的第2比较器，(78)是与第1和第2比较器(76)、(77)的输出信号相对应进行判别的判定电路，(79)是产生控制分频电路(14)的输出发生时间的第2控制信号的第2控制信号发生电路。这里，设定分频系数n比分频系数m大，第2选择电路(66)的选择周期设定得至少在扩频码的1个周期(1周期：与扩频码的1个码对应的时间)以上。

在图11中，分频电路(69)将VCO(10)的输出信号n分频，产生n分频的时钟信号。上述时钟信号加给时序电路(70)，时序信号发生电路(70)与上述时钟信号对应产生时序信号ts11～ts14。首先在第1时间内，第2选择电路(66)根据上述时序信号ts11选择第1扩频码P1。而且，第1开关(74)根据时序信号ts12将其可动端接至C11，第2开关(75)由时序信号ts13断开，在该状态下，由第2选择电路(66)选出的第1扩展码P1和频谱扩展信号在第1乘法器(2)中相乘后，由BPF(22)将第1乘法器(2)的输出信号限制在指定的频带内。上述BPF(22)的输出信号由包络线检波电路(23)检波。包络线检波输出信号是图5所示那样的三角波信号，示出频谱扩展信号和扩频码的相关性。上述包络线检波输出信号由平滑电路(24)平滑。平滑电路(24)的相关输出信号PC1经第1开关(74)保持在电容器C11中。

到第2时间时，第2选择电路(66)根据时序信号ts11选择第2扩展码P2，第1开关(74)由时序信号ts12将其可动端接到电容器C12上。因此，从平滑电路(24)可以得到第2扩频码P2和频谱扩展信号的相关输出PC2，上述相关输出PC2经第1开关(74)保持在电容器C12上。

在第3时间内，第2选择电路(66)根据时序信号ts11选择第3扩展码P3，第1开关(74)由时序信号ts12将其可动端接至电容器C13。因此，在平滑电路(24)的输出端可以得到第3扩频码P3和频谱扩展信号的相关输出PC3，上述相关输出PC3经第1开关(74)保持在电容器C13上。

至第4时间时，第2选择电路(66)与时序信号ts11对应选择第1扩频码P1，第1开关(74)由时序信号ts12使其可动端与端子72连接，断开向各电容器C11～C13的相关输出的供给。另一方面，第2开关(75)由时序信号ts13接通。第1比较器的(76)的正输入端接电容器C12，负输入端接电容器C11。因此，第1比较器(76)比较电容器C11和C12的输出电平，此外，第2比较器(77)的正输入端接电容器C13，负输入端接电容器11，第2比较器(77)比较电容器C11和C13的输出电平。因此，由第1比较器(76)比较第1及第2扩频码P1、P2和频谱扩展信号的相关输出PC1、PC2，第2比较器(77)比较第1及第3扩频码P1、P3和频谱扩展信号的相关输出PC1、PC3。而且当电容器C12或C13的相关输出PC2或PC3比电容器C11的相关输出电平高时，第1和第2比较器(76)和(77)产生[H]电平的输出信号。上述第1比较器(76)或第2比较器(77)的[H]电平的输出信号加给判定电路(78)，判断第1扩频码P1的相位是超前还是滞后于频谱扩展信号的相位。判定电路(78)根据判定结果将判定信号(a)、(b)、(c)供给第2控制信号发生电路(79)，将判定信号(C)供给时序信号发生电路(70)。这里，当从时序信号发生电路(70)向第2控制信号发生电路(79)供给时序信号ts14时，第2控制信号发生电路(79)便与判定信号(a)和(b)对应产生超前或滞后的第2控制信号，供给分频电路(14)。

这里，当第1扩频码P1滞后于频谱扩展信号时，第1至第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图5的(b)、(c)、(d)。因此相关输出电平变成PC2＞PC1＞PC3，第1比较器(76)产生[H]电平的输出信号，进而判定电路(78)产生判定信号(a)。而且与判定信号(a)对应产生超前的第2控制信号，使分频电路(14)的输出发生时间提前。因此，第1至第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3变成图5的(c)、(d)、(a)，即，PC2＞PC1＞PC3。

相反，当第1扩频码P1超前于频谱扩展信号时，第1至第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图5的(f)、(g)、(e)。因相关输出电平PC3＞PC1＞PC2，故第2比较器(77)产生[H]电平的输出信号，进而判定电路(78)产生判定信号(b)。而且根据判定信号(b)产生滞后的第2控制信号，分频电路(14)的输出发生时间延迟。因此，第1至第3扩频码和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图5的(e)、(f)、(d)。

通过反复进行这样的动作，可以取得扩频码和频谱扩展信号的同步。当取得上述同步时，第1至第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3分别成为图5的(d)、(e)、(c)。即相关输出电平变成PC1＞PC2＞，PC3，第1比较器(76)和第2比较器(77)产生[H]电平的输出信号，由此判定电路(78)产生判定信号(c)。第2控制信号发生电路(79)根据判定信号(c)停止产生第2控制信号。而且，时序电路(70)产生指定的时序信号(ts11～ts13)，第1选择电路(66)成为选择第1扩频码P1的状态，第1开关(74)成为其可动端连接电容器C11的状态，此外，第2开关(75)固定为接通状态。因此，扩频码即第1扩频码P1和频谱扩展信号维持同步状态。

进而，在这种维护同步的状态中，第1比较器(76)常时将第1扩频码P1和频谱扩展信号的相关输出PC1与电容器C12上保持的图5(e)的相关输出PC2进行比较，第2比较器(77)常时将第1扩频码P1和频谱扩展信号的相关输出PC1与电容器C13上保持的图5的(c)的相关输出PC3进行比较。当扩频码和频谱扩展信号不同步时，第1比较器(76)或第2比较器(77)产生[H]电平的输出信号，由此，判定电路(78)停止产生判定信号(C)。因此，此时为了使扩频码和频谱扩展信号取得同步重新开始上述那样的动作。

再有，在图11中可以这样来构成，使BPF(22)的输出信号加到解调电路(9)上，这时可以去掉BPF(8)。

在图11中，包络线检波电路(23)的输出电平有微小波动。因此，代替图11的平滑电路(24)也可以接上最小值检测电路，保持扩频码和频谱扩展信号的相关输出的最小值，通过相互比较进行扩频码的相位控制。

图12是使用存储器取代电容器C11、C12、C13作为图11的电路中的保持电路的构成例子。在图12中，A/D转换电路(80)将平滑电路(24)的输出信号转换成数字信号。存储器(81)存储并保持A/D转换器的数字数据，存储器(81)中的存储器-1、2和3根据图11的时序电路(70)供给的时序信号ts12将第1至第3扩频码P1、P2、P3和频谱扩展信号的相关输出PC1、PC2、PC3的数字数据分别存储并保持下来。判定电路(82)具有和图l1的判定电路(78)同样的功能，比较存储器(81)的输出数据，判断扩频码相对于频谱扩展信号是超前还是滞后。此外，作为保持电路，虽然已示出了使用电容器和A/D转换器及存储器的实施例，但并不限于此，也可以使用其它装置作为保持电路。

再有，各扩频码P1～P3的相位根据上述超前、滞后控制信号改变，例如，像在实施例1中用图7说明过的那样，可以通过控制分频电路(14)来进行，也可以通过控制扩频码发生电路来进行。(实施例4)

图13示出本发明的实施例4，与说明过的附图相同的部分标注相同的符号并省略其说明。

在图13中，(96)是选择上述第1扩频码P1或第2扩频码P2中的任意1个扩频码的第2选择电路，(97)是根据第1乘法电路(2)的输出信号检测频谱扩展信号和扩频码的相关性的相关检测电路，(98)是控制第2选择电路(96)并根据上述相关检测电路(97)的输出信号控制分频电路(14)的控制电路。

首先，与上述实施例1～3一样进行同步捕捉，将VCO的振荡频率设定成需要的值。

当VCO(10)的输出信号加给控制电路(98)时，控制电路(98)根据VCO(10)的输出信号产生第1控制信号，该信号加给第2选择电路(96)，第2选择电路(96)进行选择动作。接收的频谱扩展信号与扩频码在第1乘法器(2)中相乘，相关检测电路(97)根据得到的解扩信号检测频谱扩展信号和扩频码的相关性。控制电路(98)根据检测的相关性判断扩频码的相位比频谱扩展信号的相位是滞后还是超前，根据判别结果控制电路(98)产生第2控制信号。而且，分频电路(14)的输出发生时间根据第2控制信号改变。

按照以上动作，产生与上述频谱扩展信号中的扩频码同步的扩频码，通过使频谱扩展信号和上述扩频码在第1乘法器(2)中相乘，进行正确的反扩展。而且，第1乘法器(2)的输出信号经BPF(8)加给解调器(9)，通过对上述输出信号解调可以得到信息信号。

图14是图13的主要部分的具体构成例子，(89)是将VCO(10)的输出信号n分频的分频电路，(90)是根据分频信号(89)的输出信号产生时序信号的时序信号发生电路，(22)是把第1乘法器(2)的输出信号限制在指定频带内的BPF，(23)是电平检测电路，对上述BPF(22)的输出信号进行包络线检波的包络线检波电路，(24)是平滑上述包络线检波电路(23)的输出信号的平滑电路。(84)是将平滑电路(24)的输出信号分配给电容器C21和C22的第1开关，(85)是第2开关，(86)是比较电容器C21和C22的输出的比较器，(87)是根据比较器(86)的输出信号进行判定的判定电路，(88)是产生控制分频电路(14)的输出发生时间的第2控制信号的第2控制信号发生电路。这里，设定分频系数n比分频系数m大，第2选择电路(96)的选择周期至少在扩展码的1周期以上。

在图14中，分频电路(89)将VCO(10)的输出信号分频，产生n分频的时钟信号。上述时钟信号加给时序电路(90)，时序信号(ts21、ts22、ts23、ts24)根据上述时钟信号由时序电路(90)产生。

首先，在第1期间内，第2选择电路(96)根据上述时序信号ts21选择第1扩频码P1，第1开关(84)根据时序信号ts22将其可动端接至电容器C21，第2开关(85)断开。在该状态下，第1乘法器(2)产生使第1扩频码P1和频谱扩展信号相乘的信号。乘法器(2)的输出信号经BPF(22)限制在指定频带之后，由包络线检波电路(23)检波。包络线检波输出信号是表示频谱扩展信号与扩频码的相关的信号，如图5所示，是当同步时为高电平、相差1位以上时则变成零电平的三角波信号。其后，由检波得到的包络线检波输出信号经平滑电路(24)平滑。而且，从平滑电路(24)输出的相关输出PC1经第1开关(84)保持在电容器C21上。

其次，在第2期间内，第2选择电路(96)根据时序信号ts21选择第2扩频码P2，第1开关(84)根据时序信号ts21将其可动端接电容器C22。因此，在平滑电路(23)的输出端得到第2扩频码和频谱扩展信号的相关输出PC2，上述相关输出PC2经第1开关(84)保持在电容器C22上。

在第3期间内，第2选择电路(96)根据时序信号ts21选择第1扩展码P1，第1开关(84)的可动端根据时序信号ts22将其可动端接至端子(82)，停止向电容器C21、C22供给相关输出PC1、PC2，另一方面，第2开关(85)由时序信号ts23接通。因此，比较器(86)比较电容器C21和C22的输出电平，即，由比较器(86)比较对应于第1扩频码P1的相关输出PC1和对应于第2扩频码的相关输出PC2。而且，当电容器C22的输出电平高于电容器C21的输出电平时，即相关输出电平PC2＞PC1时，比较器(86)产生[H]电平的输出信号。上述比较器(86)的[H]电平输出信号加给判定电路(87)，判定第1扩频码P1的相位比频谱扩展信号的相位是超前还是落后。判定电路(87)根据判断结果发生判定信号(a)、(b)和(c)，进而在从第2控制信号发生电路(88)施加时序信号ts24的时刻，产生与判定信号(a)、(b)相应的超前或滞后的第2控制信号。

这里，当扩频码滞后频谱扩展信号时，第1和第2扩频码P1和P2与频谱扩展信号的相关输出PC1、PC2分别成为图15的(a)及(b)。因此，在电容器C21和C22中保持的相关输出PC1、PC2由比较电路(86)进行比较。因相关输出PC2＞PC1，故比较电路(86)产生[H]电平的输出信号，进而判定电路(87)产生判定信号(a)。而且，根据判定信号(a)产生超前的第2控制信号，使分频电路(14)的输出发生时间提前。因此，第1和第2扩频码P1和P2与频谱扩展信号的相关输出PC1，PC2分别变成图15的(b)、(c)。该相关输出PC1，PC2和上述一样保持在电容器C21和C22上，接着由比较电路(86)比较，产生比较电路(86)的[H]电平的输出信号，并与此相应地产生超前的第2控制信号。因此，分频电路(14)的输出发生时间进一步提前，与第1和第2扩频码P1和P2相应的相关输出PC1、PC2如图15的(c)、(d)。

其次，图15的(c)、(d)的相关输出PC1、PC2保持在电容C21和C22上，由比较电路(86)比较，因相关输出电平PC1＞PC2，故从比较电路(86)产生[L]电平的输出信号。当比较电路(86)的输出信号由[H]电平变成[L]电平时，判定电路(87)产生判定信号(b)和(c)。第2控制信号发生电路(88)与判定信号(b)相对应产生滞后的第2控制信号，分频电路(14)的输出发生时间延迟。因此，第1和第2扩频码P1和P2与频谱扩展信号的相关输出PC1、PC2成为图5的(b)、(c)。此外，判定信号(c)加给时序信号发生电路(90)，与此对应，时序电路(90)产生时序信号ts21，使第2选择电路(96)固定地选择第2扩频码。因此，在第1乘法器(2)中，第2扩频码P2与频谱扩展信号相乘，其相关输出PC2变成图15的(c)，成为同步状态。

其后，第1开关(84)根据时序信号ts22使其可动端接电容器C22，最大电平的相关输出PC2保持在电容器C22上。接着，开关(84)的可动端接电容器C21，而且，由于用时序信号ts23使第2开关(85)接通，所以比较器(86)比较保持在电容器C22上的最大电平的相关输出PC2和平滑电路(24)顺次得到的相关输出，监视同步失锁状态。

反之，当扩频码比频谱扩展信号超前时，第1和第2扩频码P1和P2与频谱扩展信号的相关输出PC1、PC2分别成为图15的(d)、(e)。为此，相关输出电平PC1＞PC2，比较器(86)产生[L]电平的输出信号，进而判定电路(87)产生判定信号(b)。而且，第2控制信号发生电路(88)与判定信号(b)对应产生滞后的第2控制信号，分频电路(14)的输出发生时间延迟。因此，第1和第2扩频码P1和P2与频谱扩展信号的相关输出PC1、PC2分别成为图15的(c)、(d)。进而，与图15的(c)、(d)的第1和第2扩频码对应的相关输出PC1和PC2互相比较，因其电平PC1＞PC2，所以产生滞后的第2控制信号，分频电路(14)的输出发生时间延迟。因此，与第1和第2扩频码对应的相关输出PC1，PC2如图15的(b)、(c)。

进而，图15的(b)、(c)的相关输出PC1和PC2比较，因PC2＞PC1，所以比较器(86)产生[H]电平的输出信号，判定电路(87)产生判定信号(a)和(c)。根据上述判定信号(a)，第2控制信号发生电路(88)产生超前的第2控制信号，分频电路(14)的输出发生时间提前，所以，第1和第2扩频码P1和P2与频谱扩展信号的相关输出PC1、PC2成为图15的(c)和(d)。还有，当供给判定信号(c)时，时序电路(90)便与此对应产生时序信号ts21，使第2选择电路(96)固定地选择第1扩频码P1。因此，在第1乘法器(2)中，第1扩频码P1与频谱扩展信号相乘，其相关输出PC1成为图15的(c)，成为同步状态。

其后，第1开关(84)与时序信号ts22对应进行切换动作，最大电平的相关输出保持在电容器C22上。接着，第1开关(84)切换到电容器C21上，再有，第2开关(85)因时序信号ts23而接通，所以，比较器(86)比较电容器C22上保持的最大电平的相关输出和从平滑电路(24)顺次得到的相关输出，监视同步失锁状态。

在同步监视状态下，当扩频码与频谱扩展信号不同步时，平滑电路(24)的输出电平比电容器C22保持的最大相关输出低，比较器(86)产生[H]电平的输出信号。因此，从此刻开始判定电路(87)停止产生判定信号(c)，重新开始使扩频码和频谱扩展信号同步的动作。

在图14中，与实施例3一样，也可以构成为使BPF(22)的输出信号加给解调电路(9)，这时，可以去掉BPF(8)。

在图14中，包络线检波电路(23)的输出电平有微小波动。因此，也可以取代图14的平滑电路(24)接上最小值检测电路，保持扩频码和频谱扩展信号的相关输出的最小值，相互比较，进行扩频码的相位控制。

图16是图13的控制电路(98)的另1个构成例子，是使用存储器取代作为图14中的保持装置的电容器C21、C22的构成例子。在图16中，A/D转换电路(100)将平滑电路(24)的输出信号转换成数字信号。存储器(110)存储并保持A/D转换电路数字数据，在存储器(110)的存储器-1和2中与时序电路(90)的时序信号ts22对应分别存储并保持着第1和第2扩频码P1和P2与频谱扩频码的相关输出PC1、PC2的数字数据。判定电路(111)具有和图14的判定电路(87)一样的功能，比较存储器(110)的输出数据，判定扩频码是超前还是滞后于频谱扩展信号。

分频电路(14)的输出发生时间根据第2控制信号发生电路(88)产生的超前或滞后的第2控制信号而改变的动作和实施例1的图7是一样的。

在以上所述的实施例1～4的任何1个构成中，因为检测扩频码和频谱扩展信号的相关输出并根据其检测结果来取得扩频码和频谱扩展信号的同步，所以，发送端和接收端的扩频码同步，可以进行正确的频谱解扩。

还有，由于在产生扩频码发生电路的输入信号的过程中，调节上述输入信号的发生时间并调节扩频码的相位，所以，可以经常进行正确的频谱解扩，而不受温度变化、电源电压变化，老化以及VCO的自振频率的不一致等的影响，同时对调节范围也没有限制。此外，当以比扩频码的码周期小的足够小的单位来调节扩频码的相位时，可以得到高精度的同步。

进而，由于通过时间分割检测扩频码和频谱扩展信号的相关性并保持下来，可以使电路简单化。

再进一步，由于频谱解扩装置是1个装置，可以防止元件的分散性以及由于因使用多个解扩装置时产生的增益比引起的失调而误判，同时可以使电路简单化。

Claims (41)

1.一种接收频谱扩展信号的频谱扩展信号接收装置，其特征在于，具有：

对接收的频谱扩展信号进行解扩的第1解扩电路；

根据上述第1解扩电路得到的第1解扩信号产生与上述第1解扩信号的相位同步的信号的同步信号发生电路；

根据上述同步信号发生电路的输出信号产生相位互不相同的多个扩频码的扩频码发生电路；

利用上述扩频码发生电路产生的上述多个扩频码对接收的上述频谱扩展信号进行解扩的第2解扩电路；

根据上述第2解扩电路得到的第2解扩信号检测上述接收的频谱扩展信号分别和上述多个扩频码的相关性的相关检测电路；

根据上述相关检测电路检测的相关检测信号使从上述扩频码发生电路向第1解扩电路供给的扩频码移相的控制电路。

2.权利要求1记载的频谱扩展信号接收装置，其特征在于，上述扩频码发生电路根据上述同步信号发生电路的输出信号产生第1扩频码、比上述第1扩频码相位超前的第2扩频码和比上述第1扩频码相位滞后的第3扩频码中的至少1个。

3.权利要求1记载的频谱扩展信号接收装置，其特征在于，上述相关检出电路具有：

检测上述第2解扩电路输出的上述第2解扩信号的信号电平的电平检测电路；

保持上述电平检测电路的电平检测信号的保持电路。

4.权利要求3记载的频谱扩展信号接收装置，其特征在于，上述保持电路是保持上述电平检测电路的电平检测信号的电容器。

5.权利要求3记载的频谱扩展信号接收装置，其特征在于，上述保持电路具有：

将上述电平检测电路的电平检测信号转换成数字信号的模数转换电路；

保持上述模数转换器的输出数据的存储器。

6.权利要求3记载的频谱扩展信号接收装置，其特征在于，上述电平检测电路检测上述第2解扩电路的上述第2解扩信号的信号电平的最大值或最小值。

7.权利要求2记载的频谱扩展信号接收装置，其特征在于，具有扩频码选择电路，有选择地向上述第2解扩电路供给上述扩频码发生电路输出的上述多个扩频码。

8.权利要求7记载的频谱扩展信号接收装置，其特征在于，上述扩频码选择电路由上述控制电路切换控制。

9.权利要求3记载的频谱扩展信号接收装置，其特征在于，上述保持电路具有第1保持电路和第2保持电路，

上述第1保持电路保持上述频谱扩展信号和上述第1扩展信号的相关信号，

上述第2保持电路保持上述频谱扩展信号和上述第2扩展信号或第3扩展信号的相关信号，

上述控制电路比较来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号，根据比较结果使上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位移动。

10.权利要求9记载的频谱扩展信号接收装置，其特征在于，在来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号比较时，有选择地停止向上述第1和第2保持电路供给新的相关信号。

11.权利要求9记载的频谱扩展信号接收装置，其特征在于，上述控制电路具有把来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号进行比较的比较电路，和根据比较结果产生控制信号的控制信号发生电路，

上述比较电路把来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号进行比较，检测上述多个扩频码相对于上述频谱扩展信号的相位移动的方向，

上述控制信号发生电路根据来自上述比较电路的比较结果产生超前或滞后的控制信号，用于使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位超前或滞后。

12.权利要求9记载的频谱扩展信号接收装置，其特征在于，上述控制电路比较来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号，

当检测来自上述第2保持电路的相关信号的信号电平高时，产生超前控制信号使从上述扩频码发生电路输出的上述扩频码的相位前移。

当检测上述第1保持电路的相关信号的信号电平高时，产生滞后控制信号使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位延迟。

13.权利要求1记载的频谱扩展信号接收装置，其特征在于，进而具有根据上述相位同步电路的输出信号产生时钟信号的时钟信号发生电路，

上述扩频码发生电路根据上述时钟信号产生上述多个扩频码，

上述控制电路根据来自上述相关检测电路的相关检测信号使上述时钟信号相位移动，从而使上述扩频码发生电路输出的上述扩频码的相位移动。

14.一种接收频谱扩展信号的频谱扩展信号接收装置，其特征在于，具有：

利用1个扩频码使接收的频谱扩展信号解扩的第1解扩电路；

根据上述第1解扩电路得到的第1解扩信号产生与上述第1解扩信号相位同步的信号的同步信号发生电路；

根据上述同步信号发生电路的输出信号产生上述1个扩频码和相位与上述1个扩频码不同的另1扩频码的扩频码发生电路；

利用上述1个扩频码和相位不同的上述另1扩频码对上述接收的频谱扩展信号进行解扩的第2解扩电路；

根据上述第1和第2解扩电路得到的第1和第2解扩信号检测上述接收的频谱扩展信号分别和上述多个扩频码的相关性的相关检测电路；

根据相关检测电路的相关检测信号使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位移动的控制电路。

15.权利要求14记载的频谱扩展信号接收装置，其特征在于，上述扩展码发生电路根据上述同步信号发生电路的输出信号产生第1扩频码、比上述第1扩频码相位超前的第2扩频码和比上述第1扩频码相位滞后的第3扩频码当中的至少1个。

16.权利要求14记载的频谱扩展信号接收装置，其特征在于，上述相关检测电路具有分别检测上述来自第1和上述第2解扩电路的上述第1及上述第2解扩信号的信号电平的电平检测电路。

17.权利要求16记载的频谱扩展信号接收装置，其特征在于，上述电平检测电路检测来自上述第1和上述第2解扩电路的上述第1及上述第2解扩展信号的信号电平的最大值或最小值。

18.权利要求16记载的频谱扩展信号接收装置，其特征在于，上述保持电路是保持来自上述电平检测电路的电平检测信号的电容器。

19.权利要求16记载的频谱扩展信号接收装置，其特征在于，上述保持电路具有：

将来自上述电平检测电路的电平检测信号转换成数字信号的模数转换电路；

保持上述模数转换电路的输出数据的存储器。

20.权利要求15记载的频谱扩展信号接收装置，其特征在于，具有扩展码选择电路，将上述扩频码发生电路输出的上述第2和第3扩频码有选择地供给上述第2解扩电路。

21.权利要求20记载的频谱扩展信号接收装置，其特征在于，上述扩频码选择电路根据上述控制电路控制切换。

22.权利要求16记载的频谱扩展信号接收装置，其特征在于，上述相关检测电路具有第1电平检测电路和第2电平检测电路，

上述第1电平检测电路检测上述第1解扩电路输出的与上述第1扩频码对应的第1解扩信号的信号电平，

上述第2电平检测电路检测上述第2解扩电路输出的与上述第2或第3扩频码对应的上述第2解扩信号的信号电平，

上述控制电路比较上述第1电平检测电路的电平检测信号和上述第2电平检测电路的电平检测信号，根据比较结果使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位移动。

23.权利要求22记载的频谱扩展信号接收装置，其特征在于，上述控制电路具有把来自上述第1电平检测电路的电平检测信号和来自上述第2电平检测电路的电平检测信号进行比较的比较电路和根据比较结果产生控制信号的控制信号发生电路，

上述比较电路把来自上述第1电平检测电路的电平检测信号与来自上述第2电平检测电路的电平检测信号进行比较，检测上述多个扩频码相对于上述频谱扩展信号的相位移动方向，

上述控制信号发生电路根据上述比较电路的检测结果产生超前或滞后的控制信号，用于使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位超前或延迟。

24.权利要求23记载的频谱扩展信号接收装置，其特征在于，上述控制电路比较来自上述第1电平检测电路的电平检测信号和来自上述第2电平检测电路的电平检测信号，当检测上述第2保持电路的相关信号的信号电平高时，产生超前控制信号使上述扩频码发生电路输出的上述扩频码的相位超前，

当检测上述第1保持电路的相关信号的信号电平高时，产生滞后控制信号使上述扩频码发生电路输出的上述扩频码的相位延迟。

25.权利要求14记载的频谱扩展信号接收装置，其特征在于，进而具有时钟信号发生电路，根据上述相位同步电路的输出信号产生时钟信号，

上述扩频码发生电路根据上述时钟信号产生上述多个扩频码；

上述控制电路根据上述相关检测电路的相关检测信号使上述时钟信号相移，从而使从上述扩频码发生电路向上述第1解扩电路供给的上述扩频码的相位移动。

26.一种接收频谱扩展信号的频谱扩展信号接收装置，其特征在于，具有：

将接收的频谱扩展信号解扩的解扩电路；

产生与上述解扩电路得到的解扩信号的相位同步的信号的同步信号发生电路；

根据上述同步信号发生电路的输出信号产生相位互不相同的多个扩频码的扩频码发生电路，

根据将上述扩频码发生电路输出的上述多个扩频码送给上述解扩电路所得到的多个解扩信号、检测上述接收的频谱扩展信号分别和上述多个扩频码的相关性的相关检测电路；

根据上述相关检测电路的相关检测信号，使上述扩频码发生电路输出的上述扩频码的相位移动的控制电路。

27.权利要求26记载的频谱扩展信号接收装置，其特征在于，上述扩频码发生电路根据上述同步信号发生电路的输出信号，产生第1扩频码、比上述第1扩频码相位超前的第2扩频码和比上述第1扩频码相位滞后的第3扩频码中的至少1个。

28.权利要求26记载的频谱扩展信号接收装置，其特征在于，上述相关检测电路具有：

检测上述解扩电路输出的上述解扩信号的信号电平的电平检测电路；

保持上述电平检测电路的电平检测信号的保持电路。

29.权利要求28记载的频谱扩展信号接收装置，其特征在于，上述保持电路是保持上述电平检测电路的电平检测信号的电容器。

30.权利要求28记载的频谱扩展信号接收装置，其特征在于，上述保持电路具有：

把来自上述电平检测电路的电平检测信号转换成数字信号的模数转换电路；

保持上述模数转换电路的输出数据的存储器。

31.权利要求28记载的频谱扩展信号接收装置，其特征在于，上述电平检测电路检测上述解扩电路的解扩信号的信号电平的最大值和最小值。

32.权利要求27记载的频谱扩展信号接收装置，其特征在于，具有扩频码选择电路，有选择地向上述解扩电路供给上述扩频码发生电路输出的上述多个扩频码。

33.权利要求32记载的频谱扩展信号接收装置，其特征在于，上述扩频码选择电路由上述控制电路控制切换。

34.权利要求28记载的频谱扩展信号接收装置，其特征在于，上述扩频码发生电路根据同步信号发生电路的输出信号发生第1扩频码、比上述第1扩频码相位超前的第2扩频码和比上述第1扩频码相位滞后的第3扩频码，

上述保持电路具有第1、第2、第3保持电路，

上述第1保持电路保持上述频谱扩展信号与第1扩频码的相关信号，

上述第2保持电路保持上述频谱扩展信号与第2扩频码的相关信号，

上述第3保持电路保持上述频谱扩展信号与上述第3扩频码的相关信号。

35.权利要求34记载的频谱扩展信号接收装置，其特征在于，

上述控制电路具有：

把来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号进行比较的第1比较电路；

把来自上述第1保持电路的相关信号和来自上述第3保持电路的相关信号进行比较的第2比较电路；

根据上述第1和第2比较电路的比较结果产生控制信号的控制信号发生电路，

上述第1和第2比较电路根据来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号的比较、以及来自上述第1保持电路的相关信号和来自上述第3保持电路的相关信号的比较，检测上述多个扩频码相对于上述频谱扩展信号的相位移动方向，

上述控制信号发生电路根据上述比较电路检测的结果产生超前或滞后控制信号，使上述扩频码发生电路输出的上述扩频码的相位超前或延迟。

36.权利要求35记载的频谱扩展信号接收装置，其特征在于，上述控制电路比较来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号，当检测来自上述第2保持电路的相关信号的信号电平高时，产生超前控制信号使上述扩频码发生电路输出的上述扩频码的相位超前，当比较来自上述第1保持电路的相关信号和来自上述第3保持电路的相关信号后检测来自上述第3保持电路的相关信号的信号电平高时，产生滞后控制信号使上述扩频码发生电路输出的扩频码的相位延迟。

37.权利要求35记载的频谱扩展信号接收装置，其特征在于，在上述第1和第2比较电路的任意1个中，当检测来自上述第1保持电路的相关信号的信号电平比来自上述其它保持电路的相关信号的信号电平高时，禁止输出用于改变上述扩频码相位的上述控制信号，

上述控制信号的输出被禁止之后，在上述第1及第2比较电路的任何1个中，当检测来自上述第1保持电路的相关信号的信号电平比来自上述其它的保持电路的相关信号的信号电平低时，则解除上述控制信号的输出禁止，上述控制电路与上述检测结果对应地产生上述超前或滞后控制信号。

38.权利要求28记载的频谱扩展信号接收装置，其特征在于，上述扩频码发生电路根据上述同步信号发生电路的输出信号产生第1扩频码和与上述第1扩频码只相差规定的相位的第2扩频码，

上述保持电路具有第1保持电路和第2保持电路，

第1保持电路保持上述频谱扩展信号和上述第1扩频码的相关信号，

上述第2保持电路保持上述频谱扩展信号和上述第2扩频码的相关信号。

39.权利要求38记载的频谱扩展信号接收装置，其特征在于，上述控制电路具有：

将来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号进行比较的比较电路；

根据上述比较电路的比较结果产生控制信号的控制电路，

上述比较电路根据来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号的比较结果检测上述扩频码相对于上述频谱扩展信号的相位移动方向，

上述控制信号发生电路根据上述比较电路的比较结果，产生超前或滞后控制信号，用于使上述扩频码发生电路输出的上述扩频码的相位超前或延迟。

40.权利要求39记载的频谱扩展信号接收装置，其特征在于，上述控制电路将来自上述第1保持电路的相关信号和来自上述第2保持电路的相关信号进行比较，当检测来自上述第2保持电路的相关信号的信号电平高时，产生超前控制信号，用于使上述扩频码发生电路输出的上述扩频码的相位超前。

当检测来自上述第2保持电路的相关信号的信号电平低时，产生滞后控制信号，用于使上述扩频码发生电路输出的上述扩频码的相位延迟。

41.权利要求39记载的频谱扩展信号接收装置，其特征在于，当确立了上述频谱扩展信号和上述扩频码的同步时，在上述第1保持电路和上述第2保持电路的1个中保持上述最大电平的相关信号，上述比较电路继续将上述保持的相关信号的信号电平和与顺次解扩得到的与上述解扩信号对应的相关信号的信号电平进行比较，

当与顺次解扩得到的与上述解扩信号对应的相关信号的信号电平比上述所保持的相关信号的信号电平低时，

上述控制信号发生电路使用相位不同的第1和第2扩频码检测上述扩展码相对于上述频谱扩展信号的相位移动方向，根据比较电路的比较结果，产生超前或滞后控制信号，用于使上述扩频码发生电路输出的上述扩频码的相位超前或延迟。

Images