CN114374500A - 能够准确估计讯号时偏的接收机电路及方法 - Google Patents

能够准确估计讯号时偏的接收机电路及方法 Download PDF

Info

Publication number
CN114374500A
CN114374500A CN202011104090.0A CN202011104090A CN114374500A CN 114374500 A CN114374500 A CN 114374500A CN 202011104090 A CN202011104090 A CN 202011104090A CN 114374500 A CN114374500 A CN 114374500A
Authority
CN
China
Prior art keywords
cross
correlation
time
time offset
absolute result
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011104090.0A
Other languages
English (en)
Inventor
王丽华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Realtek Semiconductor Corp
Original Assignee
Realtek Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Realtek Semiconductor Corp filed Critical Realtek Semiconductor Corp
Priority to CN202011104090.0A priority Critical patent/CN114374500A/zh
Priority to US17/367,410 priority patent/US11522668B2/en
Priority to TW110124583A priority patent/TWI779701B/zh
Publication of CN114374500A publication Critical patent/CN114374500A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/0033—Correction by delay
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/06—Synchronising arrangements
    • H04J3/0635—Clock or time synchronisation in a network
    • H04J3/0682—Clock or time synchronisation in a network by delay compensation, e.g. by compensation of propagation delay or variations thereof, by ranging
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
    • H04L7/007—Detection of the synchronisation error by features other than the received signal transition detection of error based on maximum signal power, e.g. peak value, maximizing autocorrelation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0079—Receiver details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits

Abstract

本公开涉及能够准确估计讯号时偏的接收机电路及方法。一种应用于一接收机电路之方法，包括：根据一本地序列讯号来对该接收机电路之至少一接收路径上的至少一时域讯号进行一互相关运算，以估计该至少一时域讯号之至少一讯号时偏量以作为至少一时偏补偿量；以及根据该至少一时偏补偿量来对该至少一接收路径之该至少一时域讯号进行时偏补偿。

Description

能够准确估计讯号时偏的接收机电路及方法
技术领域
本发明系关于一种时偏估计机制，特别有关于一种接收机电路的时偏估计方法及装置。
背景技术
一般来说，传统的发送端电路及传统的接收端电路的晶体振荡频率是不完全一样的，而这会导致传统的接收端电路所接收到之讯号中存在有频偏(frequency offset)及时偏(time offset)，如果载波讯号的时钟讯号(clock signal)和讯号取样所使用的时钟讯号是同源的，则可以根据频偏的结果来对时偏进行补偿，反之，如果该两时钟讯号是不同源的，则无法根据频偏的结果来对时偏进行补偿，必需对时偏进行单独估计。因此，针对时钟讯号同源的状况，传统方法需要根据频偏估计结果来产生较准确的时偏估计值，而当时钟讯号不同源时，传统方法无法根据频偏估计结果而必须直接估计时偏，但此一时偏估计结果极易受到同步精确度的影响，亦即，一旦同步有偏差时，时偏的估计值也是不准确的。
发明内容
因此，本发明的目的之一在于提供一种接收机电路及应用于该接收机电路的方法，以解决传统机制无法有效估计时偏的难题。
根据本发明之实施例，其系公开一种接收机电路。接收机电路包含一估计电路及一时偏补偿电路。估计电路用来根据一本地序列讯号来对该接收机电路之至少一接收路径上的至少一时域讯号进行一互相关运算，以估计该至少一时域讯号之至少一讯号时偏量以作为至少一时偏补偿量。时偏补偿电路耦接至该估计电路，并用来根据该至少一时偏补偿量来对该至少一接收路径之该至少一时域讯号进行时偏补偿。
根据本发明之实施例，其另公开一种应用于一接收机电路的方法，包含有：根据一本地序列讯号来对该接收机电路之至少一接收路径上的至少一时域讯号进行一互相关运算，以估计该至少一时域讯号之至少一讯号时偏量以作为至少一时偏补偿量；以及根据该至少一时偏补偿量来对该至少一接收路径之该至少一时域讯号进行时偏补偿。
本发明之实施例的优点在于不需要使用或参考频偏估计的结果就可以准确估计出时偏，此外亦不依赖讯号同步的准确性，亦即讯号同步即使不准确，本发明之实施例仍然可以准确估计出时偏。
附图说明
图1为本发明一实施例应用于一接收机电路之一估计电路的方块示意图。
图2为时偏估计的模型为“Λ”型时最大峰值f(pk)、两互相关运算绝对结果值f(pre)、f(pst)以及时间索引pk、pre、pst与正/负不同时偏变化的实施例关系示意图。
图3为时偏估计的模型为右“N”型及时最大峰值f(pk)、两互相关运算绝对结果值f(pre)、f(pst)以及时间索引pk、pre、pst与正/负不同时偏变化的实施例关系示意图。
图4为时偏估计的模型为左“N”型时最大峰值f(pk)、两互相关运算绝对结果值f(pre)、f(pst)以及时间索引pk、pre、pst与正/负不同时偏变化的实施例关系示意图。
图5为是图1所示之平滑运算单元根据至少一平滑因子对该些累加结果值分别进行平滑运算来判断产生一最终估计的时偏值的实施例流程示意图。
图6为左“N”型时偏估计模型时判图1所示之决运算单元判断是否有正时偏的一范例流程图。
图7为右“N”型时偏估计模型时图1所示之判决运算单元判断是否有负时偏的一范例流程图。
图8是对多次所产生的时偏判决结果来进行统计以最终决定时偏方向的实施例流程示意图。
具体实施方式
本发明旨在于提供一种基于本地序列技术并且能够准确地估计通过一接收机电路之一或多个接收路径之讯号时偏(time offset)的方法及电子装置，请参照图1，图1是本发明一实施例应用于一接收机电路100之一估计电路105的方块示意图。该接收机电路100至少包括该估计电路105及一时偏补偿电路110，该估计电路105用以估计该接收机电路100之一或多个接收路径之讯号时偏量，接着该时偏补偿电路110根据所估计之一或多个讯号时偏量来补偿一或多路接收路径之讯号时偏。该估计电路105包含有一互相关运算单元1051、一选取单元1052以及一处理单元1053，其中该处理单元1053包括一减法运算单元1054、一累加运算单元1055、一平滑运算单元1056以及一判决运算单元1057。应注意的是，上述每一个单元均可由纯硬体电路、软体及硬体电路混合之模组或是纯软体模组来实现之。
在基频讯号处理时，该接收机电路100对所接收到的一或多路时域讯号进行同步运算处理后，会对该一或多路的时域讯号找到或识别出符元边界(symbol boundary)，对于每一路的时域讯号，该互相关运算单元1051系依据所找到的该符元边界来区分出该时域讯号中的不同个符元，按照每一个符元的单位时间为一个最小的时偏估计处理单位，将所接收到之时域讯号中的一或多个符元所分别包括的多个码片(chip)或位(bit)的时域讯号准位来与一本地序列讯号LN的多个位之讯号准位进行一互相关运算(cross-correlation)的操作，以产生一或多个互相关运算结果讯号，例如，对于一符元包含有多个位来说，该互相关运算单元1051系将该符元之每一位所分别相应之讯号准位值依时间顺序乘上该本地序列讯号LN的每一个位所分别相应的每一个讯号准位值来分别累加以产生该互相关运算结果讯号的每一互相关运算结果值，因此，一个互相关运算结果讯号例如包含有N个互相关运算结果值，接着对该互相关运算结果讯号的N个互相关运算结果值分别进行一绝对值运算来产生一互相关运算的绝对值结果讯号，该互相关运算的绝对值结果讯号亦包括有N个互相关运算绝对结果值，并分别对应于时间顺序的第1～N个位，亦即索引1至索引N。
对于一符元的讯号处理来说，估计电路105会判断目前的通道是相应于哪一个类型，举例来说，估计电路105会从该通道的讯号响应结果取样出该讯号响应结果之多个点(例如连续的或不连续的五个点)所形成之波形系相应于例如“Λ”型(亦或可称之为“A”型)、左“N”型或者是右“N”型，来确认时偏估计的模型。实作上，如果通道是一高斯通道，则时偏估计的模型会是“Λ”型，并且该N个互相关运算绝对结果值连线所形成的波形也会是“Λ”型。而如果通道是一多路径通道，则时偏估计的模型会是左“N”型或右“N”型，并且该N个互相关运算绝对结果值连线所形成的波形也会可能是左“N”型或右“N”型。
接着，当确认出时偏估计的模型为“Λ”型、左“N”型或者是右“N”型中哪一个模型后，选取单元1052会从N个互相关运算绝对结果值中找一个最大峰值f(pk)以及所相应之时间索引pk的值，以及接着找出时间索引pk前、后的两个时间索引pre、pst及其分别相应之互相关运算绝对结果值f(pre)、f(pst)，换言之，就时间顺序的关系来说，时间索引pk系位于两个时间索引pre、pst之间，并且N个互相关运算绝对结果值的一最大峰值f(pk)也会均大于f(pre)、f(pst)。实作上，举例来说，选取单元1052系在时间索引pk之前找出一个局部最大峰值作为f(pre)并据此来找出时间索引pre，以及在时间索引pk之后找出一个局部最大峰值作为f(pst)并据此来找出时间索引pst，因此f(pre)的值可能大于f(pst)或是亦可能小于或等于f(pst)；或者，在另一实施例，选取单元1052亦可以将时间索引pk之前具有一特定时间差(例如差几个时间索引)的一时间索引决定为pre并据此找到f(pre)的值，以及将时间索引pk之后具有该特定时间差(例如差几个时间索引)的一时间索引决定为pst并据此找到f(pst)的值。换言之，在本发明的实施例中，决定时间索引pre、pst及f(pre)、f(pst)的值可以有多种实施方式的变型，非本发明的限制。接着所选取出的多个互相关运算绝对结果值会输出至处理单元1053。
接着，请参照图2、3、4，图2、3、4分别为时偏估计的模型为“Λ”型、右“N”型及左“N”型时最大峰值f(pk)、两互相关运算绝对结果值f(pre)、f(pst)以及时间索引pk、pre、pst与正/负不同时偏变化的实施例关系示意图。
以时偏估计的模型为“Λ”型来说，如图2所示，如果目前没有时偏，则每一个符元中的N个互相关运算绝对结果值的该最大峰值f(pk)所分别相应之每一时间索引pk的值均会保持不变，并且f(pk)的值均大于f(pre)、f(pst)的值，而f(pre)的值可能大于f(pst)的值或者亦可能小于f(pst)的值。如果开始具有时偏，则每一个符元中的N个互相关运算绝对结果值的该最大峰值所分别相应之每一时间索引pk、时间索引pre以及时间索引pst均会往一同一方向(往左或往右)移动。举例来说，如图2所示之虚线所示，如果开始具有正的时偏，则所决定出的时间索引pk、pre、pst均往左/前移动(但非限定)而分别移动至pk1、pre1、pst1的位置，所对应之互相关运算绝对结果值分别为f(pk1)、f(pre1)、f(pst1)，此时，f(pst1)的值变大，而f(pre1)的值变小，因此，f(pst1)-f(pre1)的值会随着正时偏的值变大而变大。反之，如图2所示之点线所示，如果开始具有负的时偏，则时间索引pk、pre、pst均往右/后移动(但非限定)而分别移动至pk2、pre2、pst2的位置，所对应之互相关运算绝对结果值分别为f(pk2)、f(pre2)、f(pst2)，此时，f(pst2)的值变小，而f(pre2)的值变大，因此，此时f(pst2)-f(pre2)的值会随着负时偏的增加而愈变愈小。
此外，以时偏估计的模型为右“N”型来说，如图3所示，如果目前没有时偏，则每一个符元中的N个互相关运算绝对结果值的该最大峰值f(pk)所分别相应之每一时间索引pk的值均会保持不变，并且f(pk)的值均大于f(pre)、f(pst)的值，而f(pre)的值可能大于f(pst)的值或者亦可能小于f(pst)的值。如果开始具有时偏，则每一个符元中的N个互相关运算绝对结果值的该最大峰值所分别相应之每一时间索引pk、时间索引pre以及时间索引pst均会往一同一方向(往左或往右)移动。举例来说，如图3所示之虚线所示，如果开始具有正的时偏，则时间索引pk、pre、pst均往左移动而分别移动至pk1、pre1、pst1的位置，所对应之互相关运算绝对结果值分别为f(pk1)、f(pre1)、f(pst1)，此时，f(pst1)的值变大，而f(pre1)的值变小，因此，f(pst1)-f(pre1)的值会随着正时偏的增加大而愈变愈大。反之，如图3所示之点线所示，如果开始具有负的时偏，则时间索引pk、pre、pst均往右移动而分别移动至pk2、pre2、pst2的位置，所对应之互相关运算绝对结果值分别为f(pk2)、f(pre2)、f(pst2)，此时随着负时偏的增加，f(pk2)的值变小，f(pre2)的值变大，f(pst2)的值也变大，f(pst2)-f(pre2)的值则可能为正或可能为负，没有明显趋势，然而，虽然f(pst2)-f(pk2)的值一开始是为负值，却会随着负时偏的增加而变大，并且虽然f(pre2)-f(pk2)的值一开始是为负值，也会随着负时偏的增加而变大。
此外，以时偏估计的模型为左“N”型来说，如图4所示，如果目前没有时偏，则每一个符元中的N个互相关运算绝对结果值的该最大峰值f(pk)所分别相应之每一时间索引pk的值均会保持不变，并且f(pk)的值均大于f(pre)、f(pst)的值，而f(pre)的值可能大于f(pst)的值或者亦可能小于f(pst)的值。如果开始具有时偏，则每一个符元中的N个互相关运算绝对结果值的该最大峰值所分别相应之每一时间索引pk、时间索引pre以及时间索引pst均会往一同一方向(往左或往右)移动。举例来说，如图4所示之虚线所示，如果开始具有正的时偏，则时间索引pk、pre、pst均往左移动而分别移动至pk1、pre1、pst1的位置，所对应之互相关运算绝对结果值分别为f(pk1)、f(pre1)、f(pst1)，此时，f(pk1)的值变小，而f(pst1)的值变大，f(pre1)的值也变大，因此，f(pst1)-f(pre1)的值可能为正或可能为负，没有明显趋势，然而，虽然f(pst1)-f(pk1)的值一开始是为负值，却会随着正时偏的增加而会变大，并且虽然f(pre1)-f(pk1)的值一开始是为负值，也会随着正时偏的增加而变大。反之，如图4所示之点线所示，如果开始具有负的时偏，则时间索引pk、pre、pst均往右移动而分别移动至pk2、pre2、pst2的位置，所对应之互相关运算绝对结果值分别为f(pk2)、f(pre2)、f(pst2)，此时随着负时偏的增加，f(pk2)的值变小，f(pre2)的值变大，f(pst2)的值变小，因此f(pst2)-f(pre2)的值开始变小。
因此，当判断出时偏估计的模型为“Λ”型时，对于一个符元来说，该选取单元1052先系找出该N个互相关运算绝对结果值中的一最大峰值(亦即一最大互相关运算绝对结果值)之前出现的一第一互相关运算绝对结果值f(pre)及该N个互相关运算绝对结果值中的该最大峰值之后出现的一第二互相关运算绝对结果值f(pst)，接着处理单元1053采用减法运算单元1053来计算该第一、第二互相关运算绝对结果值的一差值Dpst_pre，以接着统计从多个符元所计算的多个差值所相应之一差值变化趋势来计算决定实际时偏的方向及时偏量，其中差值Dpst_pre等于第二互相关运算绝对结果值减去第一互相关运算绝对结果值的结果(亦即f(pst)-f(pre)的值，但不限定)。当差值Dpst_pre变大时例如判断有正的时偏，而当差值Dpst_pre变小时例如判断有负的时偏；此非本发明的限制。
当判断出时偏估计的模型为右“N”型时，对于一个符元来说，该处理单元1053系找出该N个互相关运算绝对结果值中的一最大峰值之前出现的一第一互相关运算绝对结果值f(pre)及该N个互相关运算绝对结果值中的该最大峰值之后出现的一第二互相关运算绝对结果值f(pst)，接着处理单元1053采用减法运算单元1053来计算该第一、第二互相关运算绝对结果值的一差值Dpst_pre、计算该第二互相关运算绝对结果值与该最大峰值的一差值Dpst_pk以及计算该第一互相关运算绝对结果值与该最大峰值的一差值Dpre_pk，其中差值Dpst_pk等于第二互相关运算绝对结果值减去该最大峰值的结果(亦即f(pst)-f(pk)的值)，差值Dpre_pk等于第一互相关运算绝对结果值减去该最大峰值的结果(亦即f(pre)-f(pk)的值)。当差值Dpst_pre变大时例如判断有正的时偏，当差值Dpst_pk及差值Dpre_pk均变大时例如判断有负的时偏；此非本发明的限制。
当判断出时偏估计的模型为左“N”型时，对于一个符元来说，该处理单元1053系找出该N个互相关运算绝对结果值中的一最大峰值之前出现的一第一互相关运算绝对结果值f(pre)及该N个互相关运算绝对结果值中的该最大峰值之后出现的一第二互相关运算绝对结果值f(pst)，接着处理单元1053采用减法运算单元1053来计算该第一、第二互相关运算绝对结果值的一差值Dpst_pre、计算该第二互相关运算绝对结果值与该最大峰值的一差值Dpst_pk以及计算该第一互相关运算绝对结果值与该最大峰值的一差值Dpre_pk，其中差值Dpst_pk等于第二互相关运算绝对结果值减去该最大峰值的结果，差值Dpre_pk等于第一互相关运算绝对结果值减去该最大峰值的结果。当Dpst_pre变大时例如判断有负的时偏，当差值Dpst_pk及差值Dpre_pk均变大时例如判断有正的时偏；此非本发明的限制。
因此，该处理单元1053例如系统计从M个符元所计算的多组的差值所相应之差值变化趋势来计算决定实际时偏的方向及时偏量；M的值大于1。实际上，以时偏估计的模型为“Λ”型来说，该处理单元1053采用累加运算单元1055来累加例如M个符元中从每一个符元所计算得到的差值Dpst_pre来得到一累加结果值，接着采用平滑运算单元1056以根据一平滑因子(smooth factor)对该累加结果值进行平滑运算来使判决运算单元1057可根据平滑运算的结果以判断产生一最终估计的时偏值，该最终估计的时偏值会被输出至时偏补偿电路110以采用该最终估计的时偏值作为一时偏补偿量来对输入的时域讯号进行时偏补偿。相似地，以时偏估计的模型为右“N”型来说，累加运算单元1055例如系分别累加M个符元中从每一个符元所计算得到的差值Dpst_pre、差值Dpst_pk及差值Dpre_pk来得到三个累加结果值，接着平滑运算单元1056根据至少一平滑因子对该些累加结果值分别进行平滑运算来使判决运算单元1057可根据平滑运算的结果以判断产生一最终估计的时偏值，该最终估计的时偏值会被输出至时偏补偿电路110以采用该最终估计的时偏值作为一时偏补偿量来对输入的时域讯号进行时偏补偿。相似地，以时偏估计的模型为左“N”型来说，累加运算单元1055例如也系分别累加M个符元中从每一个符元所计算得到的差值Dpst_pre、差值Dpst_pk及差值Dpre_pk来得到三个累加结果值，接着平滑运算单元1056根据至少一平滑因子对该些累加结果值分别进行平滑运算来使判决运算单元1057可根据平滑运算的结果以判断产生一最终估计的时偏值，该最终估计的时偏值会被输出至时偏补偿电路110以采用该最终估计的时偏值作为一时偏补偿量来对输入的时域讯号进行时偏补偿。
请参照图5，图5是平滑运算单元1056根据至少一平滑因子对该些累加结果值分别进行平滑运算来判断产生一最终估计的时偏值的实施例流程示意图。如图5所示，流程开始时会分别进行步骤505A、505B、505C。在步骤505A中，累加从目前所处理之符元所计算得到之差值Dpst_pre，在步骤510A中，判断是否目前累加处理的符元个数等于C1，如果等于C1，则进行至下一个步骤开始进行平滑处理，否则会回到步骤505A继续累加从下一个所处理之符元所计算得到之差值Dpst_pre；在步骤515A中，先将前一次差值Dpst_pre的累加结果Dpst_pre_acc1储存为一参考结果值Dpst_pre_ref，接着在步骤520A中进行平滑运算，公式如下：Dpst_pre_s＝Dpst_pre_acc2×FSA+Dpst_pre_ref×(1-FSA)；其中FSA是一数值小于1的平滑因子，Dpst_pre_s是最终的差值累加结果，Dpst_pre_acc2是本次差值Dpst_pre的累加结果Dpst_pre_acc2。
相似地，在步骤505B中，累加从目前所处理之符元所计算得到之差值Dpst_pk，在步骤510B中，判断是否目前累加处理的符元个数等于C2，如果等于C2，则进行至下一个步骤开始进行平滑处理，否则会回到步骤505B继续累加从下一个所处理之符元所计算得到之差值Dpst_pk；在步骤515B中，先将前一次差值Dpst_pk的累加结果Dpst_pk_acc1储存为一参考结果值Dpst_pk_ref，接着在步骤520B中进行平滑运算，公式如下：Dpst_pk_s＝Dpst_pk_acc2×FSB+Dpst_pk_ref×(1-FSB)；其中FSB是一数值小于1的平滑因子，Dpst_pk_s是最终的差值累加结果，Dpst_pk_acc2是本次差值Dpst_pk的累加结果Dpst_pk_acc2。
相似地，在步骤505C中，累加从目前所处理之符元所计算得到之差值Dpre_pk，在步骤510C中，判断是否目前累加处理的符元个数等于C3，如果等于C3，则进行至下一个步骤开始进行平滑处理，否则会回到步骤505C继续累加从下一个所处理之符元所计算得到之差值Dpre_pk；在步骤515C中，先将前一次差值Dpre_pk的累加结果Dpre_pk_acc1储存为一参考结果值Dpre_pk_ref，接着在步骤520C中进行平滑运算，公式如下：Dpre_pk_s＝Dpre_pk_acc2×FSC+Dpre_pk_ref×(1-FSC)；其中FSC是一数值小于1的平滑因子，Dpre_pk_s是最终的差值累加结果，Dpre_pk_acc2是本次差值Dpre_pk的累加结果Dpre_pk_acc2。
最终的差值累加结果Dpst_pre_s、Dpst_pk_s、Dpre_pk_s会输出至步骤525中由判决运算单元1057进行判决运算以判断目前有无时偏，如果有时偏则判断是正时偏或负时偏，以及接着决定一时偏补偿量。
请参照图6、7，图6是左“N”型时偏估计模型时判决运算单元1057判断是否有正时偏的一范例流程图，图7是右“N”型时偏估计模型时判决运算单元1057判断是否有负时偏的一范例流程图。如图6所示，于步骤605中例如判断目前的时偏估计模型为左“N”型，接着进入步骤610。在步骤610中，计算前述之最终的差值累加结果Dpst_pk_s与前一次的差值累加结果Dpst_pk_ref之间的一差值，判断该差值是否大于一门限值pst_th，如果该差值大于等于门限值pst_th，则进行步骤615继续进流程判断，反之，则进行步骤635，此时判断没有发生正时偏。在步骤615中，计算前述之最终的差值累加结果Dpre_pk_s与前一次的差值累加结果Dpre_pk_ref之间的一差值，判断该差值是否大于一门限值pre_th，如果该差值大于等于门限值pre_th，则进行步骤625继续进流程判断，反之，则进行步骤635，此时判断没有发生正时偏。在步骤620中，同时进行计算前述之最终的差值累加结果Dpst_pre_s与前一次的差值累加结果Dpst_pre_ref之间的一差值，判断该差值是否大于一门限值pst_pre_th，如果该差值大于等于门限值pst_pre_th，则进行步骤625继续进流程判断，反之，则进行步骤635，此时判断没有发生正时偏。当步骤615及步骤620中的任一步骤进行步骤625或是两个步骤均进行步骤625时，在步骤625中系计算本次所得之Dpst_pre减去前一次所得之Dpst_pre的一结果值，并判断该结果值是否大于一门限值th1，如果该结果值大于等于该门限值th1，则进行步骤630，判断此时有正时偏，例如判断目前时偏是右偏一格(一时间单位，但此并非限制)；反之，则进行步骤635，此时判断没有发生正时偏。
相似地，如图7所示，于步骤705中例如判断目前的时偏估计模型为右“N”型，接着进入步骤710。在步骤710中，计算前述之最终的差值累加结果Dpst_pk_s与前一次的差值累加结果Dpst_pk_ref之间的一差值，判断该差值是否大于一门限值pst_th，如果该差值大于等于门限值pst_th，则进行步骤715继续进流程判断，反之，则进行步骤735，此时判断没有发生正时偏。在步骤715中，计算前述之最终的差值累加结果Dpre_pk_s与前一次的差值累加结果Dpre_pk_ref之间的一差值，判断该差值是否大于一门限值pre_th，如果该差值大于等于门限值pre_th，则进行步骤725继续进流程判断，反之，则进行步骤735，此时判断没有发生正时偏。在步骤720中，同时进行计算前述之最终的差值累加结果Dpst_pre_s与前一次的差值累加结果Dpst_pre_ref之间的一差值，判断该差值是否大于一门限值pst_pre_th，如果该差值大于等于门限值pst_pre_th，则进行步骤725继续进流程判断，反之，则进行步骤735，此时判断没有发生正时偏。当步骤715及步骤720中的任一步骤进行步骤725或是两个步骤均进行步骤725时，在步骤725中系计算本次所得之Dpst_pre减去前一次所得之Dpst_pre的一结果值，并判断该结果值是否小于负的门限值th1(亦即-th1)，如果该结果值小于-th1，则进行步骤730，判断此时有负时偏，例如判断目前时偏是左偏一格(一时间单位，但此并非限制)；反之，则进行步骤735，此时判断没有发生负时偏。
在上述实施例中，门限值pre_th、pst_th及pst_pre_th的取值范围系与平滑因子有一定程度的关联性，举例来说，如果平滑因子等于1/32，则门限值pre_th及pst_th可以设定为例如0.02至2的范围内的值，而门限值pst_pre_th可以设定为例如0.01至0.3的范围内的值，此外，门限值th1是用来避免时偏较小时所发生误判，该门限值th1系对应于每一次累加处理的符元个数(亦即上述的M值)，举例来说，如果M的值等于22，则该门限值th1可以设定为2至10的范围内的值。以上实施例变化均并非是本发明的限制。
此外，本发明之实施例的该判决运算单元1057亦可以对多次所产生的时偏判决结果来进行统计以最终决定时偏为正或为负。请参照图8，图8是对多次所产生的时偏判决结果来进行统计以最终决定时偏方向的实施例流程示意图。如果时偏判决结果为正时偏的次数及时偏判决结果为负时偏的次数的一加总次数超过一门限值st1，则该判决运算单元1057可以直接将后续符元所对应的时偏判决结果强制判定(或辅助判定)为次数最多的时偏方向，其中该门限值st1例如可以设定为3至20的范围内的值，并可根据讯号的长度进行调整。实作上，如图8所示，于步骤805，该判决运算单元1057系累计正时偏判决结果的总次数ps1及负时偏判决结果的总次数ns1以得到一加总次数，当该加总次数小于该门限值st1时，则继续进行步骤805，而当该加总次数超过于该门限值st1时，则进行步骤810。于步骤810中，判断正时偏判决结果的总次数ps1是否大于负时偏判决结果的总次数ns1，如果正时偏判决结果的总次数ps1较大，则进行步骤820，于步骤820中强制判断后续的时偏结果为正时偏的方向。如果负时偏判决结果的总次数ns1较大，则进行步骤815及接着进行步骤825，于步骤825中强制判断后续的时偏结果为负时偏的方向，而如果正时偏判决结果的总次数ps1等于负时偏判决结果的总次数ns1，则进行步骤830，于步骤830中强制判断目前时偏的方向没有明显变化。
应注意的是，在上述实施例中，即使所找出或识别出的符元边界并不准确，本案所公开之方法流程依然可适用以追踪目前时偏的变化方向以估计出需要补偿的时偏量。另外，本案所公开的时偏补偿量估计方法亦可仅对该接收机电路中的一个接收路径的讯号来进行估计或是对该接收机电路中的每一个接收路径的讯号来分别估计，此并非是本案的限制。
以上所述仅为本发明之较佳实施例，凡依本发明申请专利范围所做之均等变化与修饰，皆应属本发明之涵盖范围。
【符号说明】
100:接收机电路
105:估计电路
110:时偏补偿电路
1051:互相关运算单元
1052:选取单元
1053:处理单元
1054:减法运算单元
1055:累加运算单元
1056:平滑运算单元
1057:判决运算单元

Claims (10)

1.一种接收机电路，包含：
一估计电路，用来根据一本地序列讯号来对该接收机电路之至少一接收路径上的至少一时域讯号进行一互相关运算，以估计该至少一时域讯号之至少一讯号时偏量以作为至少一时偏补偿量；以及
一时偏补偿电路，耦接至该估计电路，用来根据该至少一时偏补偿量来对该至少一接收路径之该至少一时域讯号进行时偏补偿。
2.根据权利要求1所述之接收机电路，其中该估计电路包含：
一互相关运算单元，用来采用该本地序列讯号来对该接收机电路之该至少一接收路径上的该至少一时域讯号进行该互相关运算，以对于该至少一时域讯号之每一符元来产生一互相关运算绝对结果讯号，该互相关运算绝对结果讯号包括有N个互相关运算绝对结果值；
一选取单元，耦接至该互相关运算单元，用来对于该每一符元，从该N个互相关运算绝对结果值选取出多个特定互相关运算绝对结果值并决定该多个特定互相关运算绝对结果值所分别相应的多个时间索引；以及
一处理单元，耦接至该选取单元，用来统计从不同符元所选取出之该多个特定互相关运算绝对结果值的至少一差值的变化来判断一时偏方向以及估计一时偏量。
3.根据权利要求2所述之接收机电路，其中该多个特定互相关运算绝对结果值包含有具有一最大峰值的一最大互相关运算绝对结果值、在该最大互相关运算绝对结果值之前的一第一互相关运算绝对结果值以及在该最大互相关运算绝对结果值之后的一第二互相关运算绝对结果值。
4.根据权利要求3所述之接收机电路，其中该第一互相关运算绝对结果值及该第二互相关运算绝对结果值分别为具有局部峰值的互相关运算绝对结果值。
5.根据权利要求3所述之接收机电路，其中该第一互相关运算绝对结果值所相应之一第一时间索引与该最大互相关运算绝对结果值所相应之一时间索引的一时间差系等于该第二互相关运算绝对结果值所相应之一第二时间索引与该最大互相关运算绝对结果值所相应之该时间索引的一时间差。
6.根据权利要求3所述之接收机电路，其中该处理单元包含有：
一减法运算单元，用来对于该每一符元，根据该最大互相关运算绝对结果值、该第一互相关运算绝对结果值及该第二互相关运算绝对结果值，产生该第一互相关运算绝对结果值与该第二互相关运算绝对结果值之间的一第一差值，产生该第一互相关运算绝对结果值与该最大互相关运算绝对结果值之间的一第二差值，以及产生该第二互相关运算绝对结果值与该最大互相关运算绝对结果值之间的一第三差值；
一累加运算单元，耦接于该减法运算单元，用来累加从多个符元所计算得到的第一差值以产生一第一差值累加结果、累加从该多个符元所计算得到的第二差值以产生一第二差值累加结果以及累加从该多个符元所计算得到的第三差值以产生一第三差值累加结果；
一平滑运算单元，耦接于该累加运算单元，用来分别对多个第一差值累加结果、多个第二差值累加结果以及多个第三差值累加结果进行平滑运算以产生多个最终的差值累加结果；以及
一判决运算单元，耦接于该平滑运算单元，用来根据该多个最终的差值累加结果来判断该时偏方向以及估计该时偏量。
7.根据权利要求6所述之接收机电路，其中该判决运算单元系根据目前之时偏估计模型的一类型及该多个最终的差值累加结果，来判断该时偏方向以及估计该时偏量。
8.根据权利要求6所述之接收机电路，其中该判决运算单元系另统计先前已判断之时偏判决的方向之次数来决定该时偏方向。
9.一种应用于一接收机电路之方法，包含：
根据一本地序列讯号来对该接收机电路之至少一接收路径上的至少一时域讯号进行一互相关运算，以估计该至少一时域讯号之至少一讯号时偏量以作为至少一时偏补偿量；以及
根据该至少一时偏补偿量来对该至少一接收路径之该至少一时域讯号进行时偏补偿。
10.根据权利要求9所述之方法，另包含：
采用该本地序列讯号来对该接收机电路之该至少一接收路径上的该至少一时域讯号进行该互相关运算，以对于该至少一时域讯号之每一符元来产生一互相关运算绝对结果讯号，该互相关运算绝对结果讯号包括有N个互相关运算绝对结果值；
对于该每一符元，从该N个互相关运算绝对结果值选取出多个特定互相关运算绝对结果值并决定该多个特定互相关运算绝对结果值所分别相应的多个时间索引；以及
统计从不同符元所选取出之该多个特定互相关运算绝对结果值的至少一差值的变化来判断一时偏方向以及估计一时偏量。
CN202011104090.0A 2020-10-15 2020-10-15 能够准确估计讯号时偏的接收机电路及方法 Pending CN114374500A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202011104090.0A CN114374500A (zh) 2020-10-15 2020-10-15 能够准确估计讯号时偏的接收机电路及方法
US17/367,410 US11522668B2 (en) 2020-10-15 2021-07-04 Receiver circuit and method capable of accurately estimating time offset of signal
TW110124583A TWI779701B (zh) 2020-10-15 2021-07-05 能夠準確估計訊號時偏的接收機電路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011104090.0A CN114374500A (zh) 2020-10-15 2020-10-15 能够准确估计讯号时偏的接收机电路及方法

Publications (1)

Publication Number Publication Date
CN114374500A true CN114374500A (zh) 2022-04-19

Family

ID=81138413

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011104090.0A Pending CN114374500A (zh) 2020-10-15 2020-10-15 能够准确估计讯号时偏的接收机电路及方法

Country Status (3)

Country Link
US (1) US11522668B2 (zh)
CN (1) CN114374500A (zh)
TW (1) TWI779701B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6711221B1 (en) * 2000-02-16 2004-03-23 Thomson Licensing S.A. Sampling offset correction in an orthogonal frequency division multiplexing system
US7149266B1 (en) * 1999-05-18 2006-12-12 Sharp Kabushiki Kaisha Signal receiver and method of compensating frequency offset
US20110103432A1 (en) * 2008-10-02 2011-05-05 Texas Instruments Incorporated Enhanced cross correlation detection or mitigation circuits, processes, devices, receivers and systems
CN102185822A (zh) * 2011-05-31 2011-09-14 电子科技大学 一种ofdm/oqam系统及其时频同步方法
CN103856308A (zh) * 2012-12-05 2014-06-11 上海贝尔股份有限公司 用于基于上行信道信号的确定时偏信息的方法与设备
US20170223648A1 (en) * 2016-02-03 2017-08-03 Lg Electronics Inc. Method and apparatus for synchronizing frequency and time in a wireless communication system
US20180054294A1 (en) * 2015-02-26 2018-02-22 New York University Systems, methods, and computer-accessible media for measuring or modeling a wideband, millimeter-wave channel and methods and systems for calibrating same
CN108040028A (zh) * 2017-12-22 2018-05-15 中国人民解放军国防科技大学 一种基于本地序列互相关检测的ofdm系统抗干扰信号检测与同步方法
KR20180093764A (ko) * 2017-02-14 2018-08-22 삼성전자주식회사 시간 오프셋 및 주파수 오프셋 추정 장치 및 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7027429B2 (en) * 2001-06-19 2006-04-11 Flarion Technologies, Inc. Method and apparatus for time and frequency synchronization of OFDM communication systems
US7346131B2 (en) * 2002-07-10 2008-03-18 Zoran Corporation System and method for pre-FFT OFDM fine synchronization
TW201141144A (en) * 2009-11-16 2011-11-16 Maxlinear Inc Apparatus and methods for symbol timing error detection, tracking and correction
WO2011120212A1 (en) * 2010-03-29 2011-10-06 Murata Manufacturing Co., Ltd Method and apparatus for accurate time synchronization in wireless communication system
CN102710562B (zh) 2012-06-01 2014-12-31 武汉邮电科学研究院 一种基于相位和信道冲击的联合时偏估计方法
CN110855595B (zh) 2019-11-29 2022-04-01 紫光展讯通信(惠州)有限公司 时偏估计方法、装置、接收机及存储介质

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7149266B1 (en) * 1999-05-18 2006-12-12 Sharp Kabushiki Kaisha Signal receiver and method of compensating frequency offset
US6711221B1 (en) * 2000-02-16 2004-03-23 Thomson Licensing S.A. Sampling offset correction in an orthogonal frequency division multiplexing system
US20110103432A1 (en) * 2008-10-02 2011-05-05 Texas Instruments Incorporated Enhanced cross correlation detection or mitigation circuits, processes, devices, receivers and systems
CN102185822A (zh) * 2011-05-31 2011-09-14 电子科技大学 一种ofdm/oqam系统及其时频同步方法
CN103856308A (zh) * 2012-12-05 2014-06-11 上海贝尔股份有限公司 用于基于上行信道信号的确定时偏信息的方法与设备
US20180054294A1 (en) * 2015-02-26 2018-02-22 New York University Systems, methods, and computer-accessible media for measuring or modeling a wideband, millimeter-wave channel and methods and systems for calibrating same
US20170223648A1 (en) * 2016-02-03 2017-08-03 Lg Electronics Inc. Method and apparatus for synchronizing frequency and time in a wireless communication system
KR20180093764A (ko) * 2017-02-14 2018-08-22 삼성전자주식회사 시간 오프셋 및 주파수 오프셋 추정 장치 및 방법
CN108040028A (zh) * 2017-12-22 2018-05-15 中国人民解放军国防科技大学 一种基于本地序列互相关检测的ofdm系统抗干扰信号检测与同步方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
韦涛;梁碧珍;: "OFDM通信系统中的频偏估计和抑制算法", 移动通信, no. 16 *

Also Published As

Publication number Publication date
TW202218387A (zh) 2022-05-01
US20220123916A1 (en) 2022-04-21
TWI779701B (zh) 2022-10-01
US11522668B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
US6456827B1 (en) Apparatus and method for controlling communications based on moving speed
US8588774B2 (en) Technique for determining a cell-identity
KR100513710B1 (ko) Ｃｄｍａ 통신시스템의 코드동기 취득방법 및 그 장치
CN109005137B (zh) Ofdm系统接收机的帧同步方法及系统
JPWO2007116488A1 (ja) Ｃｄｍａ受信装置及びｃｄｍａ受信方法
ATE330373T1 (de) Bewertung der verzögerungsschätzungsqualität mittels interferenzschätzung
CN110995241B (zh) 一种自适应相位调整的lvds延时电路
JP2000049662A (ja) Ｃｄｍａ受信装置における復調回路
KR100555709B1 (ko) 디지털 수신기의 채널 프로파일을 이용한 심벌 타이밍오류 검출장치 및 그의 심벌 타이밍 오류 검출방법
KR20040107889A (ko) 시분할 동기 코드 분할 방식의 채널 판단 방법
KR100949637B1 (ko) 통신 신호를 위한 시간 구간 추적 방법
CN114374500A (zh) 能够准确估计讯号时偏的接收机电路及方法
WO2007135400A1 (en) Refinement of channel estimation with a bank of filters
KR20020026270A (ko) 채널 추정 장치, 채널 추정 방법 및 기지국 장치
WO2003043214A1 (en) System and method for dc offset compensation in a wcdma receiver
US20110150151A1 (en) Compensation for data deviation caused by frequency offset using timing correlation value
KR20010050567A (ko) 간단한 구성을 갖는 수신기의 복조
US8218699B2 (en) Channel impulse response estimate management
US20030012269A1 (en) receiving apparatus and reception timing estimation method
US7251269B2 (en) Apparatus and method for fine synchronization when sampling spread-coded received signals
KR100669247B1 (ko) 디에스 씨디엠에이 유더블유비 모뎀에서 핑거록 여부를판단하는 핑거심벌에너지들을 이용한 동기추적 시스템 및그 방법
JP2003244026A (ja) 同期追従回路
US20040242254A1 (en) Transmission power control circuit using w-cdma method
JP2007124060A (ja) 相関ピーク検出回路及びその方法、それを用いた同期捕捉回路及びその方法、受信機
KR20220077824A (ko) 기저대역의 ofdm 수신 장치 및 그 장치에서의 샘플 클럭 오류 추정 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination