CN114373724A - 半导体模块 - Google Patents

半导体模块 Download PDF

Info

Publication number
CN114373724A
CN114373724A CN202111150119.3A CN202111150119A CN114373724A CN 114373724 A CN114373724 A CN 114373724A CN 202111150119 A CN202111150119 A CN 202111150119A CN 114373724 A CN114373724 A CN 114373724A
Authority
CN
China
Prior art keywords
semiconductor
module
layer
sealing material
top surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111150119.3A
Other languages
English (en)
Inventor
吉见俊二
竹松佑二
山口幸哉
上嶋孝纪
后藤聪
荒屋敷聪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN114373724A publication Critical patent/CN114373724A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供能够使半导体元件的散热特性提高的半导体模块。在第一部件的下表面设置有第一导体突起。并且，在第一部件的下表面接合有第二部件。第二部件在俯视下与第一部件相比较小，且在内部包含半导体元件。设置有第二导体突起，该第二导体突起设置于第二部件，与第一导体突起向同一方向突出。第一部件以及第二部件经由第一导体突起以及第二导体突起安装于模块基板。在模块基板的安装面上设置有覆盖第一部件的表面的至少一部分的区域，并且具有与第一部件的顶面朝向同一方向的顶面、以及与顶面连续的侧面的密封材料。在密封材料的顶面和侧面、以及模块基板的侧面设置有金属膜。

Description

半导体模块
技术领域
本发明涉及一种半导体模块。
背景技术
在用于移动通信、卫星通信等的电子设备中，嵌入有将高频信号的收发功能一体化后的RF前端模块。RF前端模块具备具有高频放大功能的单片微波集成电路元件(MMIC)、控制高频放大电路的控制IC、开关IC、双工器等。
在下述的专利文献1中公开有在MMIC上层叠控制IC而实现小型化的构造。专利文献1中公开的模块包含搭载于模块基板上的MMIC、和层叠于该MMIC上的控制IC。MMIC的电极、控制IC的电极、以及模块基板上的电极通过电引线键合电连接。
专利文献1：美国专利申请公开第2015/0303971号说明书
在高频放大电路中，例如使用异质结双极晶体管(HBT)。HBT在工作中因产生集电极损失而发热。发热导致的HBT的温度上升向使集电极电流进一步增大的方向移动。当满足该正反馈条件时，HBT热失控。为了避免HBT的热失控而限制HBT的输出功率的上限值。
发明内容
为了实现高频放大电路的高输出化，期望使构成MMIC的HBT等半导体元件的散热特性提高。在专利文献1中公开的模块构造中，难以满足近年来的对高频放大电路的高输出化的要求。本发明的目的在于提供一种能够使从半导体元件起的散热特性提高的半导体模块。
根据本发明的一个观点，提供一种半导体模块，具备：
第一部件，具有彼此朝向相反方向的下表面和顶面；
第一导体突起，设置于上述第一部件的下表面；
第二部件，接合于上述第一部件的下表面，在俯视下与上述第一部件相比较小，且在内部包含半导体元件；
第二导体突起，设置于上述第二部件，与上述第一导体突起向同一方向突出；
模块基板，上述第一部件以及上述第二部件经由上述第一导体突起以及上述第二导体突起安装于上述模块基板；
密封材料，配置于上述模块基板的安装有上述第一部件以及上述第二部件的面上，覆盖上述第一部件的表面的至少一部分的区域，且具有与上述第一部件的顶面朝向同一方向的顶面、以及与顶面连续的侧面；以及
金属膜，设置于上述密封材料的顶面和侧面、以及上述模块基板的侧面。
产生在第二部件中包含的半导体元件中产生的热量通过第二导体突起传导至模块基板的导热路径和通过第一部件以及密封材料传导至金属膜的导热路径这两个系统的导热路径。并且，传导至金属膜的热量扩散至覆盖密封材料的顶面以及侧面的金属膜的几乎整个范围，从金属膜的几乎整个范围向外部散热。因此，能够使第二部件中包含的半导体元件的散热特性提高。
附图说明
图1是示出第一实施例的半导体模块的俯视下的部件的配置的图。
图2A是图1的点划线2A－2A上的剖视图，图2B是将半导体装置的部分放大后的剖视图。
图3是将第二部件中包含的一个半导体元件放大后的剖视图。
图4是搭载于第一实施例的半导体模块的半导体装置的剖视图。
图5是示出第一实施例的半导体模块的电路结构的框图。
图6A至图6F的附图是半导体装置的制造中途阶段的概略剖视图。
图7A以及图7B是半导体装置的制造中途阶段的概略剖视图，图7C是完成后的半导体装置的概略剖视图。
图8是第一实施例的半导体模块被安装于母板的状态的剖视图。
图9是将第二实施例的半导体模块安装于母板的状态的剖视图。
图10A是示出第三实施例的半导体模块的俯视下的部件的配置的图，图10B是图10A的点划线10B－10B上的剖视图。
图11是将第四实施例的半导体模块安装于母板的状态的剖视图。
图12是第五实施例中的半导体模块中包含的半导体装置的剖视图。
附图标记的说明
20...半导体模块；21...模块基板；22...半导体装置；23...表面安装部件；24...模块基板的焊垫；25...焊料；26...接地平面；27...连接端子；28...模块基板内的连通孔；30...第一部件；30L...第一部件的下表面；30U...第一部件的顶面；31...焊盘；32...第一导体突起；33...基板；34...多层布线构造；34L...内层焊垫；34P...焊盘；34V...连通孔；34W...布线；35...半导体元件；39...第一电子电路；40...第二部件；41...焊盘；42...第二导体突起；44...半导体薄膜；44A...子集电极层；44B...元件分离区域；45...半导体元件...；45B...基极层；45BM...基极台面；45C...集电极层；45E...发射极层；45EM...发射极台面；45P...盖层；45T...接触层；46A...合金化区域；46B...基极电极；46C...集电极电极；46E...发射极电极；47C...第一层集电极布线；47E...第一层发射极布线；48A...焊盘；48E...第二层发射极布线；49...第二电子电路；45T...接触层；50...层间绝缘膜；51...部件间连接布线；52...保护膜；52A...开口；53...焊料；60...功率放大器；61...功率放大器控制电路；62...输入开关；63...匹配电路；64、65...频段选择开关；66...匹配电路；67...低噪声放大器；68A、68B...双工器；69A、69B...匹配电路；70...天线开关；71...滤波器；72...天线；80...密封材料；81...金属膜；83...母板；84...母板的焊垫；85...焊料；91...第一导热路径；92...第二导热路径；200...母基板；201...剥离层；202...元件形成层；203...保护膜；204...连结支承体
具体实施方式
[第一实施例]
参照图1至图8的附图，对第一实施例的半导体模块进行说明。
图1是示出第一实施例的半导体模块20的俯视下的部件的配置的图。在模块基板21安装有半导体装置22以及其他的多个表面安装部件23。表面安装部件23例如是电感器、电容器、电阻元件、滤波器等无源部件、开关IC、低噪声放大器等有源部件。半导体装置22包含第一部件30、和接合于第一部件30的下表面(朝向模块基板21一方的面)的第二部件40。在俯视下，第二部件40与第一部件30相比较小，被包含在第一部件30中。例如，第一部件30由单质半导体系构成，第二部件40由化合物半导体构成。
图2A是图1的点划线2A－2A上的剖视图，图2B是将半导体装置22的部分放大后的剖视图。此外，图2A示出第一实施例的半导体芯片被安装于母板的状态。
首先，参照图2B，对半导体装置22的结构进行说明。半导体装置22包含板状的第一部件30、以及接合于第一部件30的薄膜状的第二部件40。将第一部件30的与厚度方向正交的两个面中的与模块基板21对置的面称为下表面30L，将与下表面朝向相反方向的面称为顶面30U。第二部件40接合于第一部件30的下表面30L，与第一部件30热耦合。第二部件40在内部包含多个半导体元件45。多个半导体元件45的每一个是化合物半导体系的元件，例如HBT。
在第一部件30的下表面30L中的不与第二部件40重叠的区域，配置有多个焊盘31。在多个焊盘31上(与下表面30L朝向同一方向的面)，分别配置有第一导体突起32。另外，在第二部件40的与模块基板21对置的面(与第一部件30的下表面30L朝向同一方向的面)，配置有多个焊盘41。在多个焊盘41的每一个上，配置有第二导体突起42。设置于第一部件30的第一导体突起32和设置于第二部件40的第二导体突起42从第一部件30或者第二部件40朝向同一方向突出。第二导体突起42中的至少一个在俯视下与多个半导体元件45重叠。
在模块基板21的上表面配置有多个焊垫(Land)24。设置于第一部件30的第一导体突起32以及设置于第二部件40的第二导体突起42分别通过焊料25连接于模块基板21的焊垫24。这样，包含第一部件30以及第二部件40的半导体装置22通过倒装芯片键合被安装于模块基板21。
如图2A所示，在模块基板21除了安装有半导体装置22以外还安装有多个表面安装部件23。在模块基板21的内层配置有至少一层接地平面26。第二部件40的第二导体突起42(图2B)中的在俯视下与半导体元件45重叠的导体突起经由焊料25(图2B)、焊垫24(图2B)以及模块基板21内的连通孔28(图2A)与接地平面26电连接且热连接(图2A)。
在模块基板21的下表面(与安装有半导体装置22的面相反的一侧的面)，配置有多个连接端子27。至少一个连接端子27经由连通孔28连接于接地平面26。
模块基板21的上表面、安装于模块基板21的半导体装置22以及多个表面安装部件23被密封材料80覆盖。将密封材料80的表面中的与第一部件30的顶面朝向同一方向的面称为顶面，将从顶面的缘部到达模块基板21的面称为侧面。密封材料80的侧面与模块基板21的侧面无阶梯差地连续。
密封材料80的顶面和侧面、以及模块基板21的侧面被金属膜81覆盖。作为金属膜81，例如能够使用Cu、Al等，例如能够通过溅射等成膜。金属膜81在模块基板21的侧面连接于接地平面26。金属膜81作为将由安装于模块基板21的半导体装置22以及多个表面安装部件23构成的电子电路从外界电磁屏蔽的屏蔽膜发挥功能。
在母板83的上表面配置有多个焊垫84。通过将模块基板21的多个连接端子27分别通过焊料85连接于母板83的焊垫84，从而半导体模块20被安装于母板83。
图3是将第二部件40(图2B)中包含的一个半导体元件45放大后的剖视图。第二部件40包含半导体薄膜44、半导体元件45、各种电极以及布线。半导体薄膜44接合于第一部件30(图2B)。图3所示的剖视图相对于图2A以及图2B所示的剖视图而言上下反转。在图3的说明中，将在图2A以及图2B中相当于下侧的一侧称为上侧。
半导体薄膜44为化合物半导体，例如由GaAs形成，被划分为n型导电性的子集电极层44A和绝缘性的元件分离区域44B。半导体元件45形成于子集电极层44A上。
半导体元件45包含形成于子集电极层44A上的基极台面45BM和形成于基极台面45BM的上表面的一部分的区域的发射极台面45EM。基极台面45BM包含从子集电极层44A起按顺序层叠的集电极层45C、基极层45B、以及发射极层45E。即，从靠近第一部件30(图4)的一侧，集电极层45C、基极层45B、以及发射极层45E按该顺序层叠。发射极台面45EM包含盖层45P、和配置于该盖层45P上的接触层45T。
作为一个例子，集电极层45C由n型GaAs形成，基极层45B由p型GaAs形成，发射极层45E由n型InGaP形成。盖层45P由n型GaAs形成，接触层45T由n型InGaAs形成。由基极台面45BM以及发射极台面45EM构成的半导体元件45为HBT。在半导体元件45工作中，主要在发射极台面45EM的正下方的集电极层45C产生发热。
在子集电极层44A中的未配置有基极台面45BM的区域上，配置有集电极电极46C。在集电极电极46C上配置有第一层集电极布线47C。在图3中，关于布线层间的层间绝缘膜的具体的构造省略记载。集电极布线47C经由集电极电极46C以及子集电极层44A电连接于集电极层45C。
在发射极层45E中的未配置有发射极台面45EM的区域上配置有基极电极46B。基极电极46B经由沿厚度方向贯穿发射极层45E并到达基极层45B的合金化区域46A电连接于基极层45B。
在发射极台面45EM上配置有发射极电极46E。发射极电极46E经由接触层45T以及盖层45P电连接于发射极层45E。位于发射极台面45EM的正下方的发射极层45E实质上作为发射极区域发挥功能。
在发射极电极46E上配置有第一层发射极布线47E，在该第一层发射极布线47E上配置有第二层发射极布线48E。第二层发射极布线48E经由第一层发射极布线47E电连接于发射极电极46E。在第二层发射极布线48E上配置有至少一个焊盘(Pad)41(图2B)。该焊盘41电连接于半导体元件45的发射极层45E。
图4是搭载于第一实施例的半导体模块20(图2A)的半导体装置22的剖视图。首先，对第一部件30的结构进行说明。
第一部件30包含基板33以及配置于该基板33上的多层布线构造34。作为基板33，例如使用绝缘体上硅(SOI)基板。此外，作为基板33也可以使用通常的硅基板等。在从基板33观察下表面30L侧配置有多层布线构造34。在基板33的表层部形成有多个硅系的半导体元件35等。由多个半导体元件35例如构成CMOS电路等。
多层布线构造34包含多个布线34W、多个内层焊垫34L、将层间连接的多个连通孔34V、以及配置于下表面侧的多个焊盘34P。在图4中，对多层布线构造34内的多个层间绝缘膜的结构省略记载。在基板33的朝向下方的面或者多层布线构造34的内层配置有多个无源元件36。由半导体元件35、无源元件36、以及多层布线构造34内的布线34W、连通孔34V、内层焊垫34L等构成第一电子电路39。即，第一部件30包含第一电子电路39。多个焊盘34P连接于第一电子电路39。
在第一部件30的下表面30L的一部分的区域接合有第二部件40。由第二部件40中包含的多个半导体元件45等构成第二电子电路49。即，第二部件40包含第二电子电路49。第二部件40包含配置于朝向下方的面的发射极布线48E(图3)、以及焊盘48A。
在第一部件30以及第二部件40上(图4中的下侧)，经由层间绝缘膜配置有重新布线层。关于重新布线层与第一部件30以及第二部件40之间的层间绝缘膜的结构省略记载。重新布线层包含分别由金属图案构成的多个焊盘31、焊盘41、以及部件间连接布线51。部件间连接布线51将第一部件30中包含的第一电子电路39与第二部件40中包含的第二电子电路49连接。
保护膜52覆盖重新布线层中包含的多个焊盘31、焊盘41、以及部件间连接布线51。在保护膜52设置有在俯视下分别被包含在多个焊盘31以及焊盘41中的多个开口52A。在多个焊盘41上分别配置有第二导体突起42，在多个焊盘31上分别配置有第一导体突起32。第一导体突起32、第二导体突起42从保护膜52的下表面朝向下方突出。在这些第一导体突起32、第二导体突起42的各自的朝向下方的面载有焊料53。例如，作为第一导体突起32以及第二导体突起42使用Cu。该情况下，第一导体突起32与其上的焊料53、以及第二导体突起42与其上的焊料53分别被称为Cu柱形凸块。
图5是示出第一实施例的半导体模块20的电路结构的框图。第一实施例的半导体模块20具有进行高频信号的发送以及接收的前端模块的功能。
向两个输入端子Txin1、Txin2分别输入高频信号。输入至通过输入开关62选择出的一方的输入端子的高频信号被输入至功率放大器60。功率放大器控制电路61控制功率放大器60的工作。通过功率放大器60放大后的高频信号经由匹配电路63、频段选择开关64输入至从双工器68A、68B中选择出的一方。即，频段选择开关64具有从两个双工器68A、68B中选择输入高频信号的一个双工器的功能。
两个双工器68A、68B分别经由匹配电路69A、69B连接于天线开关70的两个接点。天线开关70的一个极经由滤波器71连接于天线72。通过双工器68A、68B中的一方的高频信号经由匹配电路69A、69B中的一方、天线开关70、以及滤波器71传输至天线72。
通过天线72接收到的高频信号通过滤波器71、天线开关70，并经由匹配电路69A、69B中的一方输入至双工器68A、68B中的一方。天线开关70具有从两个双工器68A、68B中选择输入接收到的高频信号的双工器的功能。
通过两个双工器68A、68B中的一方的接收信号经由频段选择开关65、匹配电路66输入至低噪声放大器67。频段选择开关65具有从两个双工器68A、68B中选择接收信号所通过的双工器的功能。通过低噪声放大器67放大后的接收信号从接收信号输出端子Rxout输出。
功率放大器60以及匹配电路63包含于第二部件40(图4)的第二电子电路49。功率放大器控制电路61以及低噪声放大器67包含于第一部件30(图4)的第一电子电路39。输入开关62、频段选择开关64、65，双工器68A、68B、匹配电路66、69A、69B、天线开关70、以及滤波器71由安装于模块基板21的表面安装部件23(图1、图2A)构成。
接下来，参照图6A至图7C的附图，对半导体装置22(图4)的制造方法进行说明。图6A至图7B的附图是半导体装置22的制造中途阶段的概略剖视图，图7C是完成后的半导体装置22的概略剖视图。
如图6A所示，在GaAs等化合物半导体的单晶的母基板200上使剥离层201外延生长，在剥离层201上形成元件形成层202。在元件形成层202，形成有包含图3所示的半导体元件45、发射极电极46E、集电极电极46C、基极电极46B、发射极布线47E、集电极布线47C、第二层发射极布线48E等的元件构造。这些元件构造通过一般的半导体工序形成。在图6A中，对形成于元件形成层202的元件构造省略记载。在该阶段中，在元件形成层202形成有相当于多个第二部件40(图2A)的元件构造，而未分离为各个第二部件40。在元件形成层202上形成绝缘性的保护膜203。
接下来，如图6B所示，将抗蚀剂图案(未图示)作为蚀刻掩模，对保护膜203、元件形成层202、以及剥离层201进行图案化。在该阶段中，元件形成层202被分离为各个第二部件40(图2A)。
接下来，如图6C所示，在分离后的保护膜203上粘贴连结支承体204。由此，多个保护膜203经由连结支承体204彼此连结。此外，也可以保留在图6B的图案化工序中作为蚀刻掩模使用的抗蚀剂图案，使保护膜203与连结支承体204之间夹有抗蚀剂图案。
接下来，如图6D所示，对母基板200以及元件形成层202选择性地蚀刻剥离层201。由此，元件形成层202、保护膜203、以及连结支承体204从母基板200剥离。为了选择性地蚀刻剥离层201，作为剥离层201，使用蚀刻耐性与母基板200以及元件形成层202均不同的化合物半导体。
接下来，如图6E所示，将元件形成层202接合于第一部件30。在该阶段中第一部件30未被分离为图2A以及图2B所示那样的单片，一块晶圆包含多个第一部件30。另外，在第一部件30形成有图4所示的第一电子电路39、多层布线构造34，但在图6E中省略这些构造的图示。
元件形成层202与第一部件30的接合基于范德瓦尔键或者氢键。此外，也可以通过静电力、共价键、共晶合金键合等将元件形成层202接合于第一部件30。例如，也可以在第一部件30的表面的一部分的区域形成Au膜，通过使元件形成层202紧贴于Au膜并加压，从而将两者接合。
接下来，如图6F所示，从保护膜203剥离连结支承体204。通过至此的工序，获得在包含多个第一部件30的晶圆上接合有单片化后的第二部件40的构造。
在剥离连结支承体204后，如图7A所示，在第一部件30以及第二部件40上形成层间绝缘膜50以及重新布线层。在重新布线层中包含配置于第二部件40上的焊盘41、从第二部件40上与第二部件40的缘部交叉地延伸至第一部件30上的部件间连接布线51(图4)等。此外，虽然在图7A中未出现，但在重新布线层中也包含配置于第一部件30上的焊盘31(图4)。
接下来，如图7B所示，在重新布线层上形成保护膜52，在保护膜52形成多个开口52A。多个开口52A分别在俯视下被包含在焊盘41、焊盘31(图4)中。在开口52A内以及保护膜52上形成第二导体突起42以及第一导体突起32(图4)。然后，将焊料53载于第一导体突起32以及第二导体突起42的顶面并进行回流处理。
最后，如图7C所示，切割包含多个第一部件30的晶圆。由此，获得包含第一部件30、第二部件40、其上的重新布线层、以及第二导体突起42、第一导体突起32(图4)等的单片化后的半导体装置22。
接下来，参照图8，对第一实施例的优异的效果进行说明。
图8是第一实施例的半导体模块20被安装于母板83的状态的剖视图。形成从第二部件40的半导体元件45(图2B)通过设置于第二部件40的第二导体突起42(图2B)到达模块基板21的第一导热路径91、和通过第一部件30以及密封材料80到达金属膜81的第二导热路径92。
传导至第一部件30的热量在第一部件30内扩散。一般而言，形成硅系的半导体元件35(图4)的基板33的主要的材料的热传导率与形成化合物半导体系的半导体元件45的第二部件40的主要的材料的热传导率相比较高。因此，传导至第一部件30的热量容易在第一部件30内扩散。在第一部件30内扩散的热量通过密封材料80传导至金属膜81。在第一部件30内扩散的热量主要从第一部件30的顶面传导至其正上方的金属膜81。
金属膜81的热传导率与一般使用树脂等的密封材料80的热传导率相比较大。因此，通过第二导热路径92到达金属膜81的热量通过覆盖密封材料80的顶面的金属膜81传导至覆盖密封材料80以及模块基板21的侧面的金属膜81。由于从金属膜81的几乎整个范围向外界散热，因此能够使通过第二导热路径92传导至金属膜81的热量的散热特性提高。
并且，传导至金属膜81的侧面的热量通过模块基板21内的接地平面26、连通孔28、以及模块基板21的连接端子27、焊料85、母板83的焊垫84传导至母板83。这样，在第二部件40产生的热量通过第一导热路径91传导至母板83，并且也通过第二导热路径92传导至母板83。因此，能够使第二部件40的散热特性提高。
GaAs等化合物半导体的电子迁移率与硅的电子迁移率相比较高。通过由在由化合物半导体构成的半导体薄膜44(图3)上外延生长的化合物半导体层形成的半导体元件45构成功率放大器60(图5)，能够提高功率放大器60的工作频率。
这样，由于第二部件40的散热特性提高，因此能够抑制第二部件40中包含的半导体元件45的温度上升。
接下来，对第一实施例的变形例进行说明。
在第一实施例中，第一部件30包含第一电子电路39(图4)，但也可以在第一部件30中不包含电子电路，作为第一部件30使用用于热扩散的散热器专用的部件。在这种情况下，设置于第一部件30的第一导体突起32(图4)作为使热量从第一部件30传导至模块基板21的导热路径发挥功能。
另外，在第一实施例中，作为形成于第一部件30的半导体元件35(图4)使用硅系的半导体元件，但也可以采用其他的单质半导体系，例如锗系的半导体元件。
另外，在第一实施例中，作为用于将半导体装置22安装于模块基板21的电极，使用第一导体突起32与其上的焊料53、以及第二导体突起42与其上的焊料53等，但也可以使用其他的各种导体突起。例如，作为外部连接用的导体突起，也可以使用由导体构成的柱、杆、或者球形凸块等。
[第二实施例]
接下来，参照图9，对第二实施例的半导体模块进行说明。以下，对与参照图1至图8的附图进行了说明的第一实施例的半导体模块共用的结构省略说明。
图9是将第二实施例的半导体模块20安装于母板83的状态的剖视图。在第一实施例(图2A)中，在第一部件30的顶面与金属膜81之间夹有密封材料80。与此相对，在第二实施例中，第一部件30的顶面从密封材料80露出，并与金属膜81接触。
接下来，对第二实施例的半导体模块的制造方法进行说明。在设置有多个模块基板21(图2A)的分离前的印刷布线基板安装多个半导体装置22(图2A)以及表面安装部件23(图2A)。之后，在印刷布线基板上通过注射成型形成密封材料80。在形成密封材料80后，通过对密封材料80的顶面进行抛光或者研磨，从而使第一部件30的顶面露出。之后，通过切割印刷布线基板与密封材料80来进行单片化。在单片化后，在密封材料80的顶面和侧面、以及模块基板21的侧面例如通过溅射使金属膜81成膜。
接下来，对第二实施例的优异的效果进行说明。
在第二实施例中，第一部件30的顶面与金属膜81不夹有密封材料80地接触，因此能够减少从第一部件30至金属膜81的导热路径的热阻。由此，能够使第二部件40的散热特性进一步提高。
接下来，对第二实施例的半导体模块的制造方法的变形例进行说明。在本变形例中，在使第一部件30的顶面紧贴于注射成型用的金属模的状态下进行注射成型。由此，能够不进行密封材料80的顶面的抛光或者研磨，就使第一部件30的顶面从密封材料80露出。
[第三实施例]
接下来，参照图10A以及图10B，对第三实施例的半导体模块进行说明。以下，对与参照图1至图8的附图进行了说明的第一实施例的半导体模块共用的结构省略说明。
图10A是示出第三实施例的半导体模块20的俯视下的部件的配置的图，图10B是图10A的点划线10B－10B上的剖视图。在第一实施例(图1)中，在俯视下半导体装置22远离模块基板21的缘部而配置于模块基板21的内侧的区域。与此相对，在第三实施例中，如图10A所示，在俯视下具有长方形的形状的半导体装置22的第一部件30的一个缘部与模块基板21的缘部一致。
另外，如图10B所示，第一部件30的一个侧面与密封材料80的侧面齐平，并从密封材料80露出。因此，覆盖密封材料80的侧面的金属膜81不夹有密封材料80地与第一部件30接触。
接下来，对第三实施例的半导体模块的制造方法进行说明。在设置有多个模块基板21(图2A)的分离前的印刷布线基板安装多个半导体装置22(图2A)以及表面安装部件23(图2A)。此时，对半导体装置22进行定位，使得第一部件30的一个缘部与切割的切割线接触，或者稍微进入切割线。
之后，在印刷布线基板上通过注射成型形成密封材料80。在密封材料80形成后，通过切割印刷布线基板与密封材料80来进行单片化。在该阶段中，密封材料80的侧面与第一部件30的侧面齐平。在单片化后，在密封材料80的顶面和侧面、以及模块基板21的侧面例如通过溅射使金属膜81成膜。
接下来，对第三实施例的优异的效果进行说明。
在第三实施例中，由于第一部件30的侧面与金属膜81不夹有密封材料80地接触，因此能够减少从第一部件30至金属膜81的导热路径的热阻。由此，能够使第二部件40的散热特性进一步提高。
接下来，对第三实施例的变形例进行说明。
在第三实施例中，使在俯视下具有长方形的形状的半导体装置22的第一部件30的一个缘部与模块基板21的缘部一致，但也可以使第一部件30的彼此相邻的两个缘部分别与模块基板21的相邻的两个缘部一致。该情况下，由于第一部件30的彼此相邻的两个侧面与金属膜81接触，因此能够进一步减少从第一部件30至金属膜81的热阻。由此，能够使第二部件40的散热特性进一步提高。
另外，在第三实施例中，使第一部件30的侧面与密封材料80的侧面齐平，但也可以使第一部件30以及第二部件40两方的侧面与密封材料80的侧面齐平。由此，能够使第二部件40的散热特性进一步提高。
[第四实施例]
接下来，参照图11，对第四实施例的半导体模块进行说明。以下，对与第二实施例(图9)、第三实施例(图10A、图10B)的半导体模块20共用的结构省略说明。
图11是将第四实施例的半导体模块20安装于母板83的状态的剖视图。在第二实施例(图9)中，第一部件30的顶面与金属膜81接触，在第三实施例(图10A、图10B)中，第一部件30的侧面与金属膜81接触。与此相对，在第四实施例中，第一部件30的顶面和侧面两方与金属膜81接触。通过在第三实施例中的切割的工序前，如第二实施例那样对密封材料80的顶面进行抛光或者研磨从而制作这样的构造。
接下来，对第四实施例的优异的效果进行说明。
在第四实施例中，与第二实施例以及第三实施例相比，第一部件30与金属膜81接触的界面的面积变大。因此，从第一部件30到达金属膜81的导热路径的热阻进一步变小。由此，能够使第二部件40的散热特性进一步提高。
[第五实施例]
接下来，参照图12，对第五实施例的半导体模块进行说明。以下，对与参照图1至图8的附图进行了说明的第一实施例的半导体模块共用的结构省略说明。
图12是第五实施例中的半导体模块20中包含的半导体装置22的剖视图。在第一实施例(图4)中，在俯视下与第二部件40重叠的区域的多层布线构造34未配置有布线、连通孔。与此相对，在第五实施例中，在俯视下与第二部件40重叠的区域，配置有焊盘34P、沿厚度方向重叠的多个布线34W、以及多个连通孔34V。多个连通孔34V连接焊盘34P与布线34W、以及在厚度方向上相邻的两层布线34W。关于厚度方向配置于离第二部件40最远的位置的多个连通孔34V贯穿基板33的表层部的硅层以及绝缘层并到达硅基板。
接下来，对第五实施例的优异的效果进行说明。
在第一实施例中，多层布线构造34的层间绝缘膜包含于第二导热路径92(图8)的一部分。与此相对，在第五实施例中，配置于在俯视下与第二部件40重叠的区域的焊盘34P、布线34W、以及连通孔34V包含于第二导热路径92的一部分。因此，与第一实施例的结构相比，能够减少第二导热路径92的热阻。由此，能够使第二部件40的散热特性进一步提高。
上述的各实施例是例示，当然能够进行不同的实施例所示的结构的部分的置换或者组合。关于多个实施例的相同的结构所产生的相同的作用效果，不在每个实施例中依次提及。并且，本发明不限于上述的实施例。例如，能够进行各种变更、改进、组合等，这对于本领域技术人员来说是显而易见的。

Claims (7)

1.一种半导体模块，具备：
第一部件，具有彼此朝向相反方向的下表面和顶面；
第一导体突起，设置于上述第一部件的下表面；
第二部件，接合于上述第一部件的下表面，在俯视下与上述第一部件相比小，且在内部包含半导体元件；
第二导体突起，设置于上述第二部件，与上述第一导体突起向同一方向突出；
模块基板，上述第一部件以及上述第二部件经由上述第一导体突起以及上述第二导体突起安装于上述模块基板；
密封材料，配置于上述模块基板的安装有上述第一部件以及上述第二部件的面上，覆盖上述第一部件的表面的至少一部分的区域，且具有与上述第一部件的顶面朝向同一方向的顶面、以及与顶面连续的侧面；以及
金属膜，设置于上述密封材料的顶面和侧面、以及上述模块基板的侧面。
2.根据权利要求1所述的半导体模块，其中，
上述第一部件的顶面从上述密封材料露出，上述金属膜与上述第一部件的顶面接触。
3.根据权利要求1或2所述的半导体模块，其中，
上述第一部件的侧面的一部分的区域从上述密封材料露出，上述金属膜与上述第一部件的露出的侧面接触。
4.根据权利要求1～3中任一项所述的半导体模块，其中，
上述第二部件中包含的半导体元件构成功率放大器，
上述第一部件包含功率放大器控制电路，上述功率放大器控制电路控制上述功率放大器的工作，
还具备部件间连接布线，上述部件间连接布线配置于上述第一部件的下表面以及上述第二部件的下表面上，将上述功率放大器与上述功率放大器控制电路电连接。
5.根据权利要求4所述的半导体模块，其中，
上述功率放大器控制电路包含单质半导体系的半导体元件，包含于上述第二部件的半导体元件由化合物半导体形成。
6.根据权利要求1～5中任一项所述的半导体模块，其中，
上述模块基板包含配置于内层的接地平面，上述接地平面在上述模块基板的侧面与上述金属膜连接。
7.根据权利要求6所述的半导体模块，其中，
上述模块基板具有多个连接端子，上述多个连接端子设置于与安装有上述第一部件以及上述第二部件的面相反的一侧的面，上述多个连接端子中的至少一个连接端子与上述接地平面连接。
CN202111150119.3A 2020-10-07 2021-09-29 半导体模块 Pending CN114373724A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020169895A JP2022061758A (ja) 2020-10-07 2020-10-07 半導体モジュール
JP2020-169895 2020-10-07

Publications (1)

Publication Number Publication Date
CN114373724A true CN114373724A (zh) 2022-04-19

Family

ID=80931620

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111150119.3A Pending CN114373724A (zh) 2020-10-07 2021-09-29 半导体模块

Country Status (3)

Country Link
US (1) US20220108936A1 (zh)
JP (1) JP2022061758A (zh)
CN (1) CN114373724A (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11451153B2 (en) * 2018-11-08 2022-09-20 Rohm Co., Ltd. Power conversion device
DE212019000115U1 (de) 2018-11-08 2020-03-31 Rohm Co., Ltd. Leistungswandler
US12068257B1 (en) * 2020-12-29 2024-08-20 Xilinx, Inc. Integrated circuit (IC) structure protection scheme
US20230420430A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Modular power transistor component assemblies with flip chip interconnections

Also Published As

Publication number Publication date
JP2022061758A (ja) 2022-04-19
US20220108936A1 (en) 2022-04-07

Similar Documents

Publication Publication Date Title
CN114373724A (zh) 半导体模块
US20100164079A1 (en) Method of manufacturing an assembly and assembly
JP3913402B2 (ja) 高周波回路装置
JP2021145329A (ja) Ｒｆ回路モジュール及びその製造方法
CN114696863B (zh) 高频模块
CN114696864B (zh) 高频模块
US11804450B2 (en) Semiconductor device and semiconductor module
TWI793787B (zh) 半導體裝置
JP7533099B2 (ja) 半導体装置
CN114520224A (zh) 半导体装置
JP2022096838A (ja) 電力増幅器
US20220199557A1 (en) Semiconductor device
CN113395079B (zh) Rf电路模块及其制造方法
US20220199558A1 (en) Semiconductor device
JPH1197564A (ja) 半導体装置およびその製造方法
US20220199484A1 (en) Semiconductor device and semiconductor module
JP2022096842A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination