JP2022061758A - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP2022061758A
JP2022061758A JP2020169895A JP2020169895A JP2022061758A JP 2022061758 A JP2022061758 A JP 2022061758A JP 2020169895 A JP2020169895 A JP 2020169895A JP 2020169895 A JP2020169895 A JP 2020169895A JP 2022061758 A JP2022061758 A JP 2022061758A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
top surface
metal film
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020169895A
Other languages
English (en)
Inventor
俊二 吉見
Shunji Yoshimi
佑二 竹松
Yuji Takematsu
幸哉 山口
Yukiya Yamaguchi
孝紀 上嶋
Takanori Uejima
聡 後藤
Satoshi Goto
聡 荒屋敷
Satoshi Arayashiki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2020169895A priority Critical patent/JP2022061758A/ja
Priority to CN202111150119.3A priority patent/CN114373724A/zh
Priority to US17/494,611 priority patent/US20220108936A1/en
Publication of JP2022061758A publication Critical patent/JP2022061758A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6835—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during build up manufacturing of active devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68368—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving at least two transfer steps, i.e. including an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6616—Vertical connections, e.g. vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】半導体素子からの放熱特性を向上させることが可能な半導体モジュールを提供する。【解決手段】第１部材の下面に第１導体突起が設けられている。さらに、第１部材の下面に第２部材が接合されている。第２部材は、平面視において第１部材より小さく、内部に半導体素子を含む。第２部材に設けられ、第１導体突起と同一方向に突出する第２導体突起が設けられている。第１部材及び第２部材が、第１導体突起及び第２導体突起を介してモジュール基板に実装されている。モジュール基板の実装面の上に、第１部材の表面の少なくとも一部の領域を覆い、第１部材の天面と同一方向を向く天面、及び天面に連続する側面を有する封止材が設けられている。封止材の天面と側面、及びモジュール基板の側面に金属膜が設けられている。【選択図】図２

Description

本発明は、半導体モジュールに関する。
移動体通信や衛星通信等に用いられる電子機器に、高周波信号の送受信機能を一体化したＲＦフロントエンドモジュールが組み込まれている。ＲＦフロントエンドモジュールは、高周波増幅機能を持つモノリシックマイクロ波集積回路素素子（ＭＭＩＣ）、高周波増幅回路を制御する制御ＩＣ、スイッチＩＣ、デュプレクサ等を備えている。
ＭＭＩＣの上に制御ＩＣを積み重ねて小型化を実現した構造が下記の特許文献１に開示されている。特許文献１に開示されたモジュールは、モジュール基板の上に搭載されたＭＭＩＣと、その上に積み重ねられた制御ＩＣとを含む。ＭＭＩＣの電極、制御ＩＣの電極、及びモジュール基板上の電極が、ワイヤボンディングにより電気的に接続されている。
米国特許出願公開第２０１５／０３０３９７１号明細書
高周波増幅回路に、例えばヘテロ接合型バイポーラトランジスタ（ＨＢＴ）が用いられる。ＨＢＴは、動作中にコレクタ損失が発生することによって発熱する。発熱によるＨＢＴの温度上昇は、コレクタ電流をさらに増大させる方向に働く。この正帰還の条件が満たされるとＨＢＴが熱暴走に至る。ＨＢＴの熱暴走を回避するために、ＨＢＴの出力電力の上限値が制限される。
高周波増幅回路の高出力化を図るために、ＭＭＩＣを構成するＨＢＴ等の半導体素子からの放熱特性を向上させることが望まれる。特許文献１に開示されたモジュール構造では、近年の高周波増幅回路に対する高出力化の要求を満たすことが困難である。本発明の目的は、半導体素子からの放熱特性を向上させることが可能な半導体モジュールを提供することである。
本発明の一観点によると、
相互に反対方向を向く下面と天面とを有する第１部材と、
前記第１部材の下面に設けられた第１導体突起と、
前記第１部材の下面に接合され、平面視において前記第１部材より小さく、内部に半導体素子を含む第２部材と、
前記第２部材に設けられ、前記第１導体突起と同一方向に突出する第２導体突起と、
前記第１部材及び前記第２部材が、前記第１導体突起及び前記第２導体突起を介して実装されているモジュール基板と、
前記モジュール基板の、前記第１部材及び前記第２部材が実装された面の上に配置され、前記第１部材の表面の少なくとも一部の領域を覆い、前記第１部材の天面と同一方向を向く天面、及び天面に連続する側面を有する封止材と、
前記封止材の天面と側面、及び前記モジュール基板の側面に設けられた金属膜と
を備えた半導体モジュールが提供される。
第２部材に含まれる半導体素子で発生した熱が、第２導体突起を通ってモジュール基板に伝導される伝熱経路と、第１部材及び封止材を通って金属膜に伝導される伝熱経路との２系統の伝熱経路が形成される。さらに、金属膜まで伝導された熱は、封止材の天面及び側面を覆う金属膜のほぼ全域に拡散し、金属膜のほぼ全域から外部に放熱される。このため、第２部材に含まれる半導体素子からの放熱特性を向上させることができる。
図１は、第１実施例による半導体モジュールの平面視における部品の配置を示す図である。 図２Ａは、図１の一点鎖線２Ａ－２Ａにおける断面図であり、図２Ｂは半導体装置の部分を拡大した断面図である。 図３は、第２部材に含まれる半導体素子の１つを拡大した断面図である。 図４は、第１実施例による半導体モジュールに搭載されている半導体装置の断面図である。 図５は、第１実施例による半導体モジュールの回路構成を示すブロック図である。 図６Ａから図６Ｆまでの図面は、半導体装置の製造途中段階における概略断面図である。 図７Ａ及び図７Ｂは、半導体装置の製造途中段階における概略断面図であり、図７Ｃは、完成した半導体装置の概略断面図である。 図８は、第１実施例による半導体モジュールがマザーボードに実装された状態の断面図である。 図９は、第２実施例による半導体モジュールをマザーボードに実装した状態の断面図である。 図１０Ａは、第３実施例による半導体モジュールの平面視における部品の配置を示す図であり、図１０Ｂは、図１０Ａの一点鎖線１０Ｂ－１０Ｂにおける断面図である。 図１１は、第４実施例による半導体モジュールをマザーボードに実装した状態の断面図である。 図１２は、第５実施例におる半導体モジュールに含まれる半導体装置の断面図である。
［第１実施例］
図１から図８までの図面を参照して、第１実施例による半導体モジュールについて説明する。
図１は、第１実施例による半導体モジュール２０の平面視における部品の配置を示す図である。モジュール基板２１に、半導体装置２２及びその他の複数の表面実装部品２３が実装されている。表面実装部品２３は、例えばインダクタ、キャパシタ、抵抗素子、フィルタ等の受動部品、スイッチＩＣ、ローノイズアンプ等の能動部品である。半導体装置２２は、第１部材３０と、第１部材３０の下面（モジュール基板２１の方を向く面）に接合された第２部材４０とを含む。平面視において、第２部材４０は第１部材３０より小さく、第１部材３０に包含されている。
図２Ａは、図１の一点鎖線２Ａ－２Ａにおける断面図であり、図２Ｂは半導体装置２２の部分を拡大した断面図である。なお、図２Ａは、第１実施例による半導体チップがマザーボードに実装された状態を示している。
まず、図２Ｂを参照して半導体装置２２の構成について説明する。半導体装置２２は、板状の第１部材３０、及び第１部材３０に接合された膜状の第２部材４０を含む。第１部材３０の厚さ方向に直交する２つの面のうちモジュール基板２１に対向する面を下面３０Ｌといい、下面とは反対方向を向く面を天面３０Ｕということとする。第２部材４０は、第１部材３０の下面３０Ｌに接合されており、第１部材３０に熱的に結合している。第２部材４０は、内部に複数の半導体素子４５を含む。複数の半導体素子４５の各々は、化合物半導体系の素子であり、例えばＨＢＴである。
第１部材３０の下面３０Ｌのうち第２部材４０と重ならない領域に、複数のパッド３１が配置されている。複数のパッド３１の上（下面３０Ｌと同一方向を向く面）に、それぞれ第１導体突起３２が配置されている。また、第２部材４０の、モジュール基板２１に対向する面（第１部材３０の下面３０Ｌと同一方向を向く面）に、複数のパッド４１が配置されている。複数のパッド４１のそれぞれの上に、第２導体突起４２が配置されている。第１部材３０に設けられた第１導体突起３２と、第２部材４０に設けられた第２導体突起４２とは、第１部材３０または第２部材４０から同一の方向に向かって突出している。第２導体突起４２のうち少なくとも１つは、平面視において複数の半導体素子４５と重なっている。
モジュール基板２１の上面に複数のランド２４が配置されている。第１部材３０に設けられた第１導体突起３２及び第２部材４０に設けられた第２導体突起４２が、それぞれモジュール基板２１のランド２４に、ハンダ２５により接続されている。このように、第１部材３０及び第２部材４０を含む半導体装置２２が、モジュール基板２１にフリップチップボンディングにより実装されている。
図２Ａに示すように、モジュール基板２１に、半導体装置２２の他に複数の表面実装部品２３が実装されている。モジュール基板２１の内層に少なくとも１層のグランドプレーン２６が配置されている。第２部材４０の第２導体突起４２（図２Ｂ）のうち平面視において半導体素子４５と重なっている導体突起は、ハンダ２５（図２Ｂ）、ランド２４（図２Ｂ）及びモジュール基板２１内のビア２８（図２Ａ）を介してグランドプレーン２６（図２Ａ）に、電気的かつ熱的に接続されている。
モジュール基板２１の下面（半導体装置２２が実装された面とは反対側の面）に、複数の接続端子２７が配置されている。少なくとも１つの接続端子２７は、グランドプレーン２６にビア２８を介して接続されている。
モジュール基板２１の上面、モジュール基板２１に実装された半導体装置２２及び複数の表面実装部品２３が封止材８０で覆われている。封止材８０の表面のうち、第１部材３０の天面と同一方向を向く面を天面といい、天面の縁からモジュール基板２１に達する面を側面ということとする。封止材８０の側面は、モジュール基板２１の側面に段差なく連続している。
封止材８０の天面と側面、及びモジュール基板２１の側面が、金属膜８１で覆われている。金属膜８１として、例えばＣｕ、Ａｌ等を用いることができ、例えばスパッタリング等により成膜することができる。金属膜８１は、モジュール基板２１の側面においてグランドプレーン２６に接続されている。金属膜８１は、モジュール基板２１に実装されている半導体装置２２及び複数の表面実装部品２３で構成される電子回路を外界から電磁気的にシールドするシールド膜として機能する。
マザーボード８３の上面に複数のランド８４が配置されている。モジュール基板２１の複数の接続端子２７を、それぞれハンダ８５によってマザーボード８３のランド８４に接続することにより、半導体モジュール２０がマザーボード８３に実装される。
図３は、第２部材４０（図２Ｂ）に含まれる半導体素子４５の１つを拡大した断面図である。第２部材４０は、半導体薄膜４４、半導体素子４５、種々の電極及び配線を含む。半導体薄膜４４が第１部材３０（図２Ｂ）に接合されている。図３に示した断面図は、図２Ａ及び図２Ｂに示した断面図に対して、上下が反転している。図３の説明では、図２Ａ及び図２Ｂにおいて下側に相当する側を上側と呼ぶ。
半導体薄膜４４は化合物半導体、例えばＧａＡｓで形成されており、ｎ型導電性のサブコレクタ層４４Ａと絶縁性の素子分離領域４４Ｂとに区分されている。半導体素子４５はサブコレクタ層４４Ａの上に形成されている。
半導体素子４５は、サブコレクタ層４４Ａの上に形成されたベースメサ４５ＢＭと、ベースメサ４５ＢＭの上面の一部の領域に形成されたエミッタメサ４５ＥＭとを含む。ベースメサ４５ＢＭは、サブコレクタ層４４Ａから順番に積層されたコレクタ層４５Ｃ、ベース層４５Ｂ、及びエミッタ層４５Ｅを含む。すなわち、第１部材３０（図４）に近い側から、コレクタ層４５Ｃ、ベース層４５Ｂ、及びエミッタ層４５Ｅがこの順番に積層されている。エミッタメサ４５ＥＭは、キャップ層４５Ｐと、その上に配置されたコンタクト層４５Ｔとを含む。
一例として、コレクタ層４５Ｃはｎ型ＧａＡｓで形成され、ベース層４５Ｂはｐ型ＧａＡｓで形成され、エミッタ層４５Ｅはｎ型ＩｎＧａＰで形成されている。キャップ層４５Ｐはｎ型ＧａＡｓで形成され、コンタクト層４５Ｔはｎ型ＩｎＧａＡｓで形成されている。ベースメサ４５ＢＭ及びエミッタメサ４５ＥＭにより構成される半導体素子４５は、ＨＢＴである。半導体素子４５の動作中は、主としてエミッタメサ４５ＥＭの直下のコレクタ層４５Ｃで発熱が生じる。
サブコレクタ層４４Ａのうちベースメサ４５ＢＭが配置されていない領域の上に、コレクタ電極４６Ｃが配置されている。コレクタ電極４６Ｃの上に１層目のコレクタ配線４７Ｃが配置されている。図３において、配線層間の層間絶縁膜の具体的な構造については記載を省略している。コレクタ配線４７Ｃは、コレクタ電極４６Ｃ及びサブコレクタ層４４Ａを介してコレクタ層４５Ｃに電気的に接続されている。
エミッタ層４５Ｅのうちエミッタメサ４５ＥＭが配置されていない領域の上にベース電極４６Ｂが配置されている。ベース電極４６Ｂは、エミッタ層４５Ｅを厚さ方向に貫通してベース層４５Ｂに達する合金化領域４６Ａを介してベース層４５Ｂに電気的に接続されている。
エミッタメサ４５ＥＭの上にエミッタ電極４６Ｅが配置されている。エミッタ電極４６Ｅは、コンタクト層４５Ｔ及びキャップ層４５Ｐを介してエミッタ層４５Ｅに電気的に接続されている。エミッタメサ４５ＥＭの直下に位置するエミッタ層４５Ｅが、実質的にエミッタ領域として機能する。
エミッタ電極４６Ｅの上に１層目のエミッタ配線４７Ｅが配置されており、その上に２層目のエミッタ配線４８Ｅが配置されている。２層目のエミッタ配線４８Ｅは、１層目のエミッタ配線４７Ｅを介してエミッタ電極４６Ｅに電気的に接続されている。２層目のエミッタ配線４８Ｅの上に、少なくとも１つのパッド４１（図２Ｂ）が配置されている。このパッド４１は、半導体素子４５のエミッタ層４５Ｅに電気的に接続されている。
図４は、第１実施例による半導体モジュール２０（図２Ａ）に搭載されている半導体装置２２の断面図である。まず、第１部材３０の構成について説明する。
第１部材３０は、基板３３及びその上に配置された多層配線構造３４を含む。基板３３として、例えばシリコンオンインシュレータ（ＳＯＩ）基板が用いられる。なお、基板３３として通常のシリコン基板等を用いてもよい。基板３３から見て下面３０Ｌ側に多層配線構造３４が配置されている。基板３３の表層部に複数のシリコン系の半導体素子３５等が形成されている。複数の半導体素子３５により、例えばＣＭＯＳ回路等が構成される。
多層配線構造３４は、複数の配線３４Ｗ、複数の内層ランド３４Ｌ、層間を接続する複数のビア３４Ｖ、及び下面側に配置された複数のパッド３４Ｐを含む。図４において、多層配線構造３４内の複数の層間絶縁膜の構成については記載を省略している。基板３３の下方を向く面または多層配線構造３４の内層に複数の受動素子３６が配置されている。半導体素子３５、受動素子３６、及び多層配線構造３４内の配線３４Ｗ、ビア３４Ｖ、内層ランド３４Ｌ等によって第１電子回路３９が構成される。すなわち、第１部材３０が第１電子回路３９を含んでいる。複数のパッド３４Ｐは第１電子回路３９に接続されている。
第１部材３０の下面３０Ｌの一部の領域に第２部材４０が接合されている。第２部材４０に含まれる複数の半導体素子４５等によって第２電子回路４９が構成される。すなわち、第２部材４０が第２電子回路４９を含んでいる。第２部材４０は、下方を向く面に配置されたエミッタ配線４８Ｅ（図３）、及びパッド４８Ａを含む。
第１部材３０及び第２部材４０の上（図４において下側）に、層間絶縁膜を介して再配線層が配置されている。再配線層と第１部材３０及び第２部材４０との間の層間絶縁膜の構成については、記載を省略している。再配線層は、それぞれが金属パターンで構成された複数のパッド３１、パッド４１、及び部材間接続配線５１を含む。部材間接続配線５１は、第１部材３０に含まれる第１電子回路３９と第２部材４０に含まれる第２電子回路４９とを接続する。
再配線層に含まれる複数のパッド３１、パッド４１、及び部材間接続配線５１を保護膜５２が覆う。保護膜５２に、平面視において複数のパッド３１及びパッド４１のそれぞれに包含される複数の開口５２Ａが設けられている。複数のパッド４１の上に、それぞれ第２導体突起４２が配置されており、複数のパッド３１の上に、それぞれ第１導体突起３２が配置されている。第１導体突起３２、第２導体突起４２は、保護膜５２の下面から下方に向かって突出している。これらの第１導体突起３２、第２導体突起４２のそれぞれの下方を向く面にハンダ５３が載せられている。例えば、第１導体突起３２及び第２導体突起４２としてＣｕを用いる。この場合、第１導体突起３２とその上のハンダ５３、及び第２導体突起４２とその上のハンダ５３は、それぞれＣｕピラーバンプといわれる。
図５は、第１実施例による半導体モジュール２０の回路構成を示すブロック図である。第１実施例による半導体モジュール２０は、高周波信号の送信及び受信を行うフロントエンドモジュールの機能を持つ。
２つの入力端子Ｔｘｉｎ１、Ｔｘｉｎ２に、それぞれ高周波信号が入力される。入力スイッチ６２によって選択された一方の入力端子に入力されている高周波信号がパワーアンプ６０に入力される。パワーアンプ制御回路６１がパワーアンプ６０の動作を制御する。パワーアンプ６０で増幅された高周波信号が、整合回路６３、バンド選択スイッチ６４を経由して、デュプレクサ６８Ａ、６８Ｂから選択された一方に入力される。すなわち、バンド選択スイッチ６４は、２つのデュプレクサ６８Ａ、６８Ｂから、高周波信号を入力する１つのデュプレクサを選択する機能を有する。
２つのデュプレクサ６８Ａ、６８Ｂが、それぞれ整合回路６９Ａ、６９Ｂを介してアンテナスイッチ７０の２つの接点に接続されている。アンテナスイッチ７０の１つの極がフィルタ７１を介してアンテナ７２に接続されている。デュプレクサ６８Ａ、６８Ｂの一方を通過した高周波信号は、整合回路６９Ａ、６９Ｂの一方、アンテナスイッチ７０、及びフィルタ７１を経由してアンテナ７２まで伝送される。
アンテナ７２で受信された高周波信号が、フィルタ７１、アンテナスイッチ７０を通過し、整合回路６９Ａ、６９Ｂの一方を経由してデュプレクサ６８Ａ、６８Ｂの一方に入力される。アンテナスイッチ７０は、２つのデュプレクサ６８Ａ、６８Ｂから、受信した高周波信号を入力するデュプレクサを選択する機能を有する。
２つのデュプレクサ６８Ａ、６８Ｂの一方を通過した受信信号は、バンド選択スイッチ６５、整合回路６６を経由してローノイズアンプ６７に入力される。バンド選択スイッチ６５は、２つのデュプレクサ６８Ａ、６８Ｂから、受信信号が通過するデュプレクサを選択する機能を有する。ローノイズアンプ６７で増幅された受信信号が、受信信号出力端子Ｒｘｏｕｔから出力される。
パワーアンプ６０及び整合回路６３が、第２部材４０（図４）の第２電子回路４９に含まれる。パワーアンプ制御回路６１及びローノイズアンプ６７が、第１部材３０（図４）の第１電子回路３９に含まれる。入力スイッチ６２、バンド選択スイッチ６４、６５、デュプレクサ６８Ａ、６８Ｂ、整合回路６６、６９Ａ、６９Ｂ、アンテナスイッチ７０、及びフィルタ７１は、モジュール基板２１に実装された表面実装部品２３（図１、図２Ａ）によって構成される。
次に、図６Ａから図７Ｃまでの図面を参照して、半導体装置２２（図４）の製造方法について説明する。図６Ａから図７Ｂまでの図面は、半導体装置２２の製造途中段階における概略断面図であり、図７Ｃは、完成した半導体装置２２の概略断面図である。
図６Ａに示すように、ＧａＡｓ等の化合物半導体の単結晶の母基板２００の上に剥離層２０１をエピタキシャル成長させ、剥離層２０１の上に素子形成層２０２を形成する。素子形成層２０２には、図３に示した半導体素子４５、エミッタ電極４６Ｅ、コレクタ電極４６Ｃ、ベース電極４６Ｂ、エミッタ配線４７Ｅ、コレクタ配線４７Ｃ、２層目のエミッタ配線４８Ｅ等を含む素子構造が形成されている。これらの素子構造は、一般的な半導体プロセスにより形成される。図６Ａでは、素子形成層２０２に形成された素子構造については記載を省略している。この段階では、素子形成層２０２に複数の第２部材４０（図２Ａ）に相当する素子構造が形成されており、個々の第２部材４０に分離されていない。素子形成層２０２の上に絶縁性の保護膜２０３を形成する。
次に、図６Ｂに示すように、レジストパターン（図示せず）をエッチングマスクとして、保護膜２０３、素子形成層２０２、及び剥離層２０１をパターニングする。この段階で、素子形成層２０２は個々の第２部材４０（図２Ａ）に分離される。
次に、図６Ｃに示すように、分離された保護膜２０３の上に連結支持体２０４を貼り付ける。これにより、複数の保護膜２０３が、連結支持体２０４を介して相互に連結される。なお、図６Ｂのパターニング工程でエッチングマスクとして用いたレジストパターンを残しておき、保護膜２０３と連結支持体２０４との間にレジストパターンを介在させてもよい。
次に、図６Ｄに示すように、母基板２００及び素子形成層２０２に対して剥離層２０１を選択的にエッチングする。これにより、素子形成層２０２、保護膜２０３、及び連結支持体２０４が母基板２００から剥離される。剥離層２０１を選択的にエッチングするために、剥離層２０１として、母基板２００及び素子形成層２０２のいずれともエッチング耐性の異なる化合物半導体が用いられる。
次に、図６Ｅに示すように、素子形成層２０２を第１部材３０に接合する。この段階で第１部材３０は、図２Ａ及び図２Ｂに示したような個片には分離されておらず、１枚のウエハが複数の第１部材３０を含んでいる。また、第１部材３０には、図４に示した第１電子回路３９、多層配線構造３４が形成されているが、図６Ｅにおいては、これらの構造の図示を省略している。
素子形成層２０２と第１部材３０との接合は、ファンデルワールス結合または水素結合による。その他に、静電気力、共有結合、共晶合金結合等によって素子形成層２０２を第１部材３０に接合してもよい。例えば、第１部材３０の表面の一部の領域にＡｕ膜を形成し、素子形成層２０２をＡｕ膜に密着させて加圧することにより、両者を接合してもよい。
次に、図６Ｆに示すように、保護膜２０３から連結支持体２０４を剥離する。ここまでの工程で、複数の第１部材３０を含むウエハの上に、個片化された第２部材４０が接合された構造が得られる。
連結支持体２０４を剥離した後、図７Ａに示すように、第１部材３０及び第２部材４０の上に層間絶縁膜５０及び再配線層を形成する。再配線層には、第２部材４０の上に配置されたパッド４１、第２部材４０の上から、第２部材４０の縁と交差して第１部材３０の上まで延びる部材間接続配線５１（図４）等が含まれる。なお、図７Ａには現れていないが、再配線層には、第１部材３０の上に配置されたパッド３１（図４）も含まれる。
次に、図７Ｂに示すように、再配線層の上に保護膜５２を形成し、保護膜５２に複数の開口５２Ａを形成する。複数の開口５２Ａは、それぞれ、平面視においてパッド４１、パッド３１（図４）に包含される。開口５２Ａ内及び保護膜５２の上に、第２導体突起４２及び第１導体突起３２（図４）を形成する。さらに、第１導体突起３２及び第２導体突起４２の天面にハンダ５３を載せてリフロー処理を行う。
最後に、図７Ｃに示すように、複数の第１部材３０を含むウエハをダイシングする。これにより、第１部材３０、第２部材４０、その上の再配線層、及び第２導体突起４２、第１導体突起３２（図４）等を含む個片化された半導体装置２２が得られる。
次に、図８を参照して第１実施例の優れた効果について説明する。
図８は、第１実施例による半導体モジュール２０がマザーボード８３に実装された状態の断面図である。第２部材４０の半導体素子４５（図２Ｂ）から、第２部材４０に設けられた第２導体突起４２（図２Ｂ）を通ってモジュール基板２１に至る第１伝熱経路９１と、第１部材３０及び封止材８０を通って金属膜８１に至る第２伝熱経路９２が形成される。
第１部材３０に伝導された熱は、第１部材３０内を拡散する。一般的に、シリコン系の半導体素子３５（図４）が形成される基板３３の主たる材料の熱伝導率は、化合物半導体系の半導体素子４５が形成される第２部材４０の主たる材料の熱伝導率より高い。このため、第１部材３０まで伝導された熱は、第１部材３０内を拡散しやすい。第１部材３０内に拡散した熱は、封止材８０を通って金属膜８１まで伝導される。第１部材３０内に拡散した熱は、主として第１部材３０の天面からその直上の金属膜８１に伝導される。
金属膜８１の熱伝導率は、一般的に樹脂等が用いられる封止材８０の熱伝導率より大きい。このため、第２伝熱経路９２を通って金属膜８１まで達した熱は、封止材８０の天面を覆う金属膜８１を通って、封止材８０及びモジュール基板２１の側面を覆う金属膜８１まで伝導される。金属膜８１のほぼ全域から外界に放熱されるため、第２伝熱経路９２を通って金属膜８１まで伝導された熱の放熱特性を向上させることができる。
さらに、金属膜８１の側面まで伝導された熱は、モジュール基板２１内のグランドプレーン２６、ビア２８、及びモジュール基板２１の接続端子２７、ハンダ８５、マザーボード８３のランド８４を通ってマザーボード８３まで伝導される。このように、第２部材４０で発生した熱は、第１伝熱経路９１を通ってマザーボード８３まで伝導されるとともに、第２伝熱経路９２を通ってもマザーボード８３まで伝導される。このため、第２部材４０からの放熱特性を向上させることができる。
ＧａＡｓ等の化合物半導体の電子移動度は、シリコンの電子移動度より高い。化合物半導体からなる半導体薄膜４４（図３）の上にエピタキシャル成長させた化合物半導体層で形成した半導体素子４５によりパワーアンプ６０（図５）を構成することにより、パワーアンプ６０の動作周波数を高めることができる。
このように、第２部材４０からの放熱特性が向上するため、第２部材４０に含まれる半導体素子４５の温度上昇を抑制することができる。
つぎに、第１実施例の変形例について説明する。
第１実施例では、第１部材３０が第１電子回路３９（図４）を含んでいるが、第１部材３０に電子回路を含めず、第１部材３０として、熱拡散のためのヒートスプレッダ専用の部材を用いてもよい。この場合に、第１部材３０に設けられた第１導体突起３２（図４）は、第１部材３０からモジュール基板２１に熱を伝導させる伝熱経路として機能する。
また、第１実施例では、第１部材３０に形成される半導体素子３５（図４）としてシリコン系の半導体素子を採用しているが、その他の単体半導体系、例えばゲルマニウム系の半導体素子を採用してもよい。
また、第１実施例では、半導体装置２２をモジュール基板２１に実装するための電極として、第１導体突起３２とその上のハンダ５３、及び第２導体突起４２とその上のハンダ５３等を用いているが、その他の種々の導体突起を用いてもよい。例えば、外部接続用の導体突起として、導体からなるピラーやポスト、またはボールバンプ等を用いてもよい。
［第２実施例］
次に、図９を参照して第２実施例による半導体モジュールについて説明する。以下、図１から図８までの図面を参照して説明した第１実施例による半導体モジュールと共通の構成については説明を省略する。
図９は、第２実施例による半導体モジュール２０をマザーボード８３に実装した状態の断面図である。第１実施例（図２Ａ）では、第１部材３０の天面と金属膜８１との間に封止材８０が介在している。これに対して第２実施例では、第１部材３０の天面が封止材８０から露出しており、金属膜８１に接触している。
次に、第２実施例による半導体モジュールの製造方法について説明する。複数のモジュール基板２１（図２Ａ）が多面取りされている分離前のプリント配線基板に、複数の半導体装置２２（図２Ａ）及び表面実装部品２３（図２Ａ）を実装する。その後、プリント配線基板の上に、射出成型により封止材８０を形成する。封止材８０を形成した後、封止材８０の天面を研磨または研削することにより、第１部材３０の天面を露出させる。その後、プリント配線基板と封止材８０とをダイシングすることにより、個片化する。個片化後に、封止材８０の天面と側面、及びモジュール基板２１の側面に金属膜８１を、例えばスパッタリングにより成膜する。
次に、第２実施例の優れた効果について説明する。
第２実施例では、第１部材３０の天面と金属膜８１とが、封止材８０を介在させることなく接触しているため、第１部材３０から金属膜８１までの伝熱経路の熱抵抗を低減させることができる。これにより、第２部材４０からの放熱特性をより向上させることができる。
次に、第２実施例による半導体モジュールの製造方法の変形例について説明する。本変形例では、第１部材３０の天面を、射出成型用の金型に密着させた状態で射出成型を行う。これにより、封止材８０の天面の研磨または研削を行うことなく、第１部材３０の天面を封止材８０から露出させることができる。
［第３実施例］
次に、図１０Ａ及び図１０Ｂを参照して第３実施例による半導体モジュールについて説明する。以下、図１から図８までの図面を参照して説明した第１実施例による半導体モジュールと共通の構成については説明を省略する。
図１０Ａは、第３実施例による半導体モジュール２０の平面視における部品の配置を示す図であり、図１０Ｂは、図１０Ａの一点鎖線１０Ｂ－１０Ｂにおける断面図である。第１実施例（図１）では、平面視において半導体装置２２がモジュール基板２１の縁から離れて、モジュール基板２１の内側の領域に配置されている。これに対して第３実施例では、図１０Ａに示すように、平面視において長方形の形状を持つ半導体装置２２の第１部材３０の１つの縁が、モジュール基板２１の縁に一致している。
また、図１０Ｂに示すように、第１部材３０の１つの側面が、封止材８０の側面と面一になっており、封止材８０から露出している。このため、封止材８０の側面を覆う金属膜８１が、封止材８０を介在させることなく第１部材３０に接触している。
次に、第３実施例による半導体モジュールの製造方法について説明する。複数のモジュール基板２１（図２Ａ）が多面取りされている分離前のプリント配線基板に、複数の半導体装置２２（図２Ａ）及び表面実装部品２３（図２Ａ）を実装する。このとき、第１部材３０の１つの縁がダイシングのカットラインに接触するように、またはカットラインにわずかに入り込むように半導体装置２２を位置決めする。
その後、プリント配線基板の上に、射出成型により封止材８０を形成する。封止材８０の形成後、プリント配線基板と封止材８０とをダイシングすることにより、個片化する。この段階で、封止材８０の側面と第１部材３０の側面とが面一になる。個片化後に、封止材８０の天面と側面、及びモジュール基板２１の側面に金属膜８１を、例えばスパッタリングにより成膜する。
次に、第３実施例の優れた効果について説明する。
第３実施例では、第１部材３０の側面と金属膜８１とが、封止材８０を介在させることなく接触しているため、第１部材３０から金属膜８１までの伝熱経路の熱抵抗を低減させることができる。これにより、第２部材４０からの放熱特性をより向上させることができる。
次に、第３実施例の変形例について説明する。
第３実施例では、平面視において長方形の形状を持つ半導体装置２２の第１部材３０の１つの縁を、モジュール基板２１の縁に一致させているが、第１部材３０の相互に隣り合う２つの縁を、それぞれモジュール基板２１の隣り合う２つの縁に一致させてもよい。この場合、第１部材３０の相互に隣り合う２つの側面が金属膜８１に接触するため、第１部材３０から金属膜８１までの熱抵抗をより低減させることができる。これにより、第２部材４０からの放熱特性をより向上させることができる。
また、第３実施例では、第１部材３０の側面と封止材８０の側面とを面一にしているが、第１部材３０及び第２部材４０の両方の側面と封止材８０の側面とを面一にしてもよい。これにより、第２部材４０からの放熱特性をより向上させることができる。
［第４実施例］
次に、図１１を参照して第４実施例による半導体モジュールについて説明する。以下、第２実施例（図９）、第３実施例（図１０Ａ、図１０Ｂ）による半導体モジュール２０と共通の構成については説明を省略する。
図１１は、第４実施例による半導体モジュール２０をマザーボード８３に実装した状態の断面図である。第２実施例（図９）では、第１部材３０の天面が金属膜８１に接触しており、第３実施例（図１０Ａ、図１０Ｂ）では、第１部材３０の側面が金属膜８１に接触している。これに対して第４実施例では、第１部材３０の天面と側面との両方が金属膜８１に接触している。このような構造は、第３実施例におけるダイシングの工程の前に、第２実施例のように封止材８０の天面を研磨または研削することにより作製される。
次に、第４実施例の優れた効果について説明する。
第４実施例では、第２実施例及び第３実施例と比べて第１部材３０と金属膜８１とが接触する界面の面積が大きくなる。このため、第１部材３０から金属膜８１に至る伝熱経路の熱抵抗がより小さくなる。これにより、第２部材４０からの放熱特性をより向上させることができる。
［第５実施例］
次に、図１２を参照して第５実施例による半導体モジュールについて説明する。以下、図１から図８までの図面を参照して説明した第１実施例による半導体モジュールと共通の構成については説明を省略する。
図１２は、第５実施例におる半導体モジュール２０に含まれる半導体装置２２の断面図である。第１実施例（図４）では、平面視において第２部材４０と重なる領域の多層配線構造３４に配線やビアが配置されていない。これに対して第５実施例では、平面視において第２部材４０と重なる領域に、パッド３４Ｐ、厚さ方向に重ねられた複数の配線３４Ｗ、及び複数のビア３４Ｖが配置されている。複数のビア３４Ｖは、パッド３４Ｐと配線３４Ｗ、及び厚さ方向に隣り合う２層の配線３４Ｗを接続する。厚さ方向に関して第２部材４０から最も遠い位置に配置されている複数のビア３４Ｖは、基板３３の表層部のシリコン層及び絶縁層を貫通してシリコン基板まで達している。
次に、第５実施例の優れた効果について説明する。
第１実施例では、多層配線構造３４の層間絶縁膜が第２伝熱経路９２（図８）の一部に含まれる。これに対して第５実施例では、平面視において第２部材４０と重なる領域に配置されたパッド３４Ｐ、配線３４Ｗ、及びビア３４Ｖが、第２伝熱経路９２の一部に含まれる。このため、第１実施例の構成と比べて、第２伝熱経路９２の熱抵抗を低減させることができる。これにより、第２部材４０からの放熱特性をより向上させることができる。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ 半導体モジュール
２１ モジュール基板
２２ 半導体装置
２３ 表面実装部品
２４ モジュール基板のランド
２５ ハンダ
２６ グランドプレーン
２７ 接続端子
２８ モジュール基板内のビア
３０ 第１部材
３０Ｌ 第１部材の下面
３０Ｕ 第１部材の天面
３１ パッド
３２ 第１導体突起
３３ 基板
３４ 多層配線構造
３４Ｌ 内層ランド
３４Ｐ パッド
３４Ｖ ビア
３４Ｗ 配線
３５ 半導体素子
３９ 第１電子回路
４０ 第２部材
４１ パッド
４２ 第２導体突起
４４ 半導体薄膜
４４Ａ サブコレクタ層
４４Ｂ 素子分離領域
４５ 半導体素子
４５Ｂ ベース層
４５ＢＭ ベースメサ
４５Ｃ コレクタ層
４５Ｅ エミッタ層
４５ＥＭ エミッタメサ
４５Ｐ キャップ層
４５Ｔ コンタクト層
４６Ａ 合金化領域
４６Ｂ ベース電極
４６Ｃ コレクタ電極
４６Ｅ エミッタ電極
４７Ｃ １層目のコレクタ配線
４７Ｅ １層目のエミッタ配線
４８Ａ パッド
４８Ｅ ２層目のエミッタ配線
４９ 第２電子回路
４５Ｔ コンタクト層
５０ 層間絶縁膜
５１ 部材間接続配線
５２ 保護膜
５２Ａ 開口
５３ ハンダ
６０ パワーアンプ
６１ パワーアンプ制御回路
６２ 入力スイッチ
６３ 整合回路
６４、６５ バンド選択スイッチ
６６ 整合回路
６７ ローノイズアンプ
６８Ａ、６８Ｂ デュプレクサ
６９Ａ、６９Ｂ 整合回路
７０ アンテナスイッチ
７１ フィルタ
７２ アンテナ
８０ 封止材
８１ 金属膜
８３ マザーボード
８４ マザーボードのランド
８５ ハンダ
９１ 第１伝熱経路
９２ 第２伝熱経路
２００ 母基板
２０１ 剥離層
２０２ 素子形成層
２０３ 保護膜
２０４ 連結支持体

Claims (7)

  1. 相互に反対方向を向く下面と天面とを有する第１部材と、
    前記第１部材の下面に設けられた第１導体突起と、
    前記第１部材の下面に接合され、平面視において前記第１部材より小さく、内部に半導体素子を含む第２部材と、
    前記第２部材に設けられ、前記第１導体突起と同一方向に突出する第２導体突起と、
    前記第１部材及び前記第２部材が、前記第１導体突起及び前記第２導体突起を介して実装されているモジュール基板と、
    前記モジュール基板の、前記第１部材及び前記第２部材が実装された面の上に配置され、前記第１部材の表面の少なくとも一部の領域を覆い、前記第１部材の天面と同一方向を向く天面、及び天面に連続する側面を有する封止材と、
    前記封止材の天面と側面、及び前記モジュール基板の側面に設けられた金属膜と
    を備えた半導体モジュール。
  2. 前記第１部材の天面は前記封止材から露出しており、前記金属膜は前記第１部材の天面に接触している請求項１に記載の半導体モジュール。
  3. 前記第１部材の側面の一部の領域は前記封止材から露出しており、前記金属膜は、前記第１部材の露出した側面に接触している請求項１または２に記載の半導体モジュール。
  4. 前記第２部材に含まれる半導体素子はパワーアンプを構成しており、
    前記第１部材は、前記パワーアンプの動作を制御するパワーアンプ制御回路を含み、
    さらに、前記第１部材の下面及び前記第２部材の下面の上に配置され、前記パワーアンプと前記パワーアンプ制御回路とを電気的に接続する部材間接続配線を備えた請求項１乃至３のいずれか１項に記載の半導体モジュール。
  5. 前記パワーアンプ制御回路は単体半導体系の半導体素子を含み、前記第２部材に含まれる半導体素子は化合物半導体で形成されている請求項４に記載の半導体モジュール。
  6. 前記モジュール基板は、内層に配置されたグランドプレーンを含み、前記グランドプレーンは前記モジュール基板の側面において前記金属膜に接続されている請求項１乃至５のいずれか１項に記載の半導体モジュール。
  7. 前記モジュール基板は、前記第１部材及び前記第２部材が実装された面とは反対側の面に設けられた複数の接続端子を有し、前記複数の接続端子のうち少なくとも１つは前記グランドプレーンに接続されている請求項６に記載の半導体モジュール。
JP2020169895A 2020-10-07 2020-10-07 半導体モジュール Pending JP2022061758A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020169895A JP2022061758A (ja) 2020-10-07 2020-10-07 半導体モジュール
CN202111150119.3A CN114373724A (zh) 2020-10-07 2021-09-29 半导体模块
US17/494,611 US20220108936A1 (en) 2020-10-07 2021-10-05 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020169895A JP2022061758A (ja) 2020-10-07 2020-10-07 半導体モジュール

Publications (1)

Publication Number Publication Date
JP2022061758A true JP2022061758A (ja) 2022-04-19

Family

ID=80931620

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020169895A Pending JP2022061758A (ja) 2020-10-07 2020-10-07 半導体モジュール

Country Status (3)

Country Link
US (1) US20220108936A1 (ja)
JP (1) JP2022061758A (ja)
CN (1) CN114373724A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE212019000115U1 (de) 2018-11-08 2020-03-31 Rohm Co., Ltd. Leistungswandler
CN112997394A (zh) * 2018-11-08 2021-06-18 罗姆股份有限公司 电力变换装置
US12068257B1 (en) * 2020-12-29 2024-08-20 Xilinx, Inc. Integrated circuit (IC) structure protection scheme
US20230420430A1 (en) * 2022-06-24 2023-12-28 Wolfspeed, Inc. Modular power transistor component assemblies with flip chip interconnections

Also Published As

Publication number Publication date
US20220108936A1 (en) 2022-04-07
CN114373724A (zh) 2022-04-19

Similar Documents

Publication Publication Date Title
JP2022061758A (ja) 半導体モジュール
CN114696864B (zh) 高频模块
JP2021145329A (ja) Ｒｆ回路モジュール及びその製造方法
US11804450B2 (en) Semiconductor device and semiconductor module
CN114696863B (zh) 高频模块
TWI793787B (zh) 半導體裝置
CN114520224A (zh) 半导体装置
JP7533099B2 (ja) 半導体装置
JP2022096838A (ja) 電力増幅器
US20220199557A1 (en) Semiconductor device
CN113395079B (zh) Rf电路模块及其制造方法
US12087711B2 (en) Semiconductor device
US20220199484A1 (en) Semiconductor device and semiconductor module
US20220190124A1 (en) Power amplifier
JP2022096842A (ja) 半導体装置