CN114365277A - 热诱导弓曲减少的半导体结构 - Google Patents

热诱导弓曲减少的半导体结构 Download PDF

Info

Publication number
CN114365277A
CN114365277A CN202080062864.XA CN202080062864A CN114365277A CN 114365277 A CN114365277 A CN 114365277A CN 202080062864 A CN202080062864 A CN 202080062864A CN 114365277 A CN114365277 A CN 114365277A
Authority
CN
China
Prior art keywords
substrate
active
semiconductor
passive
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080062864.XA
Other languages
English (en)
Inventor
M·C·迪哈希
J·瓦扬古
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Raytheon Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Raytheon Co filed Critical Raytheon Co
Publication of CN114365277A publication Critical patent/CN114365277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3738—Semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/20—Resistors
    • H01L28/24—Resistors with an active material comprising a refractory, transition or noble metal, metal compound or metal alloy, e.g. silicides, oxides, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6672—High-frequency adaptations for passive devices for integrated passive components, e.g. semiconductor device with passive components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Led Devices (AREA)

Abstract

一种单片微波集成电路(MMIC)结构，其具有导热衬底；设置在衬底的上表面的第一部分上的半导体层；设置在半导体层上的有源台面形半导体器件层；以及直接设置在衬底的上表面的第二部分上的无源电气器件。

Description

热诱导弓曲减少的半导体结构
技术领域
本公开大体涉及半导体结构，更特别地涉及热诱导弓曲减少的半导体结构。
背景技术
如本领域所知，当一个结构的两个不匹配的材料被粘合/生长在一起时，不同的材料特性(如热膨胀系数(CTE))导致结构弓曲(弯曲)。这种弓曲导致晶圆制造困难，这表现为半导体器件的性能和产量降低。一种用于制造高功率单片微波集成电路(MMIC)的结构使用高热导率的衬底材料(如金刚石(具有1000-2000的热导率)，或碳化硅(SiC)(具有120W/(m·K)的热导率)，例如，由于其高热导率)和半导体材料(如III-N族例如，氮化镓(GaN))，其形成在或粘结在衬底的整个上表面上，在半导体材料上制造诸如FET(场效应晶体管)之类的有源器件(作为搁置在GaN(氮化镓)材料的一部分上的台面(mesa)状半导体结构)和无源器件(如匹配网络，无源部件，如电容和电阻)以及互连传输线，该互连传输线也搁置在GaN的部分上。然而，金刚石在GaN上的直接生长或在高温下的粘结会产生热膨胀系数(CTE)，对于100毫米的晶圆来说，CTE引起的独立晶圆弓曲>1毫米。这种弓曲导致了晶圆制造的困难，这表现为半导体器件的性能和产量降低。
一些论文和出版物已经解决了这个弓曲问题，其中包括：J.Thompson,G.Tepolt,L.Racz.A.Mueller,T.Langdo,D.Gauthier,B.Smith,Draper实验室"Embedded PackageWafer Bow Elimination Techniques",http://ieeexplore.ieee.org/stamp/stamp.jsp？tp＝&arnumber＝5898491；PauloKi,QuanzhongJiang,WangN.Wang,和DuncanW.E.Allsopp"Stress Engineering During the Fabrication of InGaN/GaN Vertical LightEmitting Diodes for Reducing the Quantum Confined Stark Effect",http://ieeexplore.ieee.org/document/7728035/；NgaP.Pham,MaartenRosmeulen,GeorgeBryce,DenizS.Tezcan,B.Majeed,HarisOsmanv,Imec,Kapeldreef75,B-3001Leuven,Belgium"Wafer bow of substrate transfer process for GaNLED on Si 8inch"http://ieeexplore.ieee.org/stamp/stamp.jsp？arnumber＝6507078。
图1中显示了一种使用高导热衬底(例如金刚石或碳化硅(SiC))的结构。有源器件(例如HEMT FET(高电子转移率场效应晶体管))形成在衬底上表面的一部分上，而无源器件(例如电阻)形成在衬底上表面的另一部分上。电阻和FET通过电气互连件(电互连件)进行电气互连。应该理解的是，无源器件可以是电感、电容等，而电气互连件可以是功率分配器、功率组合器、耦合器，例如，混合耦合器、正交耦合器、移相器、输入匹配网络、输出匹配网络等。需要指出的是，半导体层(此处例如是氮化镓(GaN))被设置在高导热衬底的整个上部上。该半导体层的一部分是为有源器件(此处是FET)提供有源区域的台面(mesa)形半导体结构，而该半导体层的其他部分则在其上形成了无源器件和电气互连部分。如图所示，在该结构上形成了电介质钝化层，例如氮化硅。
发明内容
根据本公开，提供了一种单片微波集成电路(MMIC)结构，其包括：导热衬底；设置在衬底的上表面的第一部分上的半导体层；设置在半导体层上的有源半导体器件层；直接设置在衬底的上表面的第二部分上的无源电气器件。在一个实施例中，有源器件是台面状(层状)结构。
在一个实施例中，提供了一种半导体结构，其包括：导热衬底；有源器件，其包括：设置在衬底的上表面上的层上的台面结构；以及，设置在衬底的上表面上的无源器件，该无源器件的底部直接设置在衬底的上表面上。
在一个实施例中，该半导体结构包括将有源器件和无源器件互连的电互连件(电气互连件)，并且其中，电互连件的底部表面直接设置在衬底的上表面上。
在一个实施例中，提供了一种用于形成半导体结构的方法，其包括：提供金刚石衬底，III-V族半导体外延层位于该金刚石衬底的上表面上并与之直接接触；确定该金刚石衬底的上表面上用于形成有源半导体器件的第一位置和该金刚石衬底的上表面上用于形成无源器件的第二位置；去除具有确定的第二位置的III-V族半导体外延层的部分，同时将确定的第一位置上的金刚石上表面上的III-V族半导体外延层留下；以及直接在确定的第一位置处的III-V族半导体外延层上形成有源器件，直接在第二位置上形成无源器件。
在一个实施例中，提供了一种用于形成半导体结构的方法，其包括：设计MMIC电路原理图，该电路具有有源半导体器件、无源器件以及将有源器件连接至无源器件的电互连件；根据MMIC设计的原理图电路使用任何常规掩模生成软件程序生成掩模组，以用于制造设计的MMIC电路，该掩模组具有：一系列掩模，其用于在直接粘结至或形成在导热衬底上的III-V族半导体外延层的有源区域上形成有源半导体器件；第二系列掩模，其用于在无源区域上形成无源器件，该无源器件在有源区域之外直接位于衬底上并与之直接接触；以及第三系列掩模，其用于形成电互连件，该电互连件具有位于有源半导体器件的电触点上的第一端部、位于无源器件的电触点区域上的第二端部以及设置在第一端部和第二端部之间的电互连部分，该电互连部分在有源区域之外直接位于衬底上并与之直接接触；提供晶圆，所述晶圆包括：导热衬底；以及直接粘结至或生长在导热衬底的上表面上的III-V族半导体外延层；使用第一系列掩模形成半导体台面状结构，在所述半导体台面状结构处，有源器件将形成在外延层的部分上；蚀刻掉台面状结构之外的外延层的部分；在III-V族半导体外延层的台面状结构上形成有源半导体器件；使用第二系列掩模在无源区域上形成无源器件，所述无源器件在有源区域之外直接位于衬底上并与之直接接触；以及使用第三系列掩模形成电互连件，该电互连件具有位于有源半导体器件的电触点上的第一端部、位于无源器件的电触点区域上的第二端部以及设置在第一端部和第二端部之间的电互连部分，该电互连部分在有源区域之外直接位于衬底上并与之直接接触，并且直接位于衬底上。
在一个实施例中，衬底是金刚石或碳化硅(SiC)。
本发明人已经认识到，通过这样的布置，在晶圆制造过程的早期，一旦确定了在外延层(例如，GaN/AlGaN)上形成发热有源器件的位置，就可以为无源器件和电互连件从衬底的上表面去除外延层的部分，其中无源器件和电互连件的操作不需要外延层。通过去除GaN/AlGaN表面的大部分，而且发明人注意到大部分表面用于无源器件和电互连件，主要留下了金刚石或SiC衬底。这种表面是高度光滑的，并且将支持制造单片特征，如传输线和无源器件。最重要的是，大面积的外延层被去除，这减少了晶圆的整体应力和弓曲，恢复到金刚石或SiC衬底的特性，而不是作为一种受外延层影响的复合材料。因此，提供了一种半导体制造工艺和复合晶圆衬底，其中来自发热有源器件区域的大部分外延材料被蚀刻掉，从而支持有源器件和MMIC操作的最小覆盖。因此，外延层只留在重要的区域；产生热量的有源器件区域，以减少导致整个复合衬底的晶圆弓曲的加热效应，同时仍然提供一个功能性的MMIC晶体管电路。
本公开的一个或多个实施例的细节在附图和下面的描述中列出。从描述和附图以及权利要求书中可以看出本公开的其他特征、目的和优点。
附图说明
图1是根据现有技术的MMIC的一部分的简化横截面示意图，所述MMIC具有电连接至无源器件的有源器件；
图2是图5中的MMIC的一部分的简化横截面示意图，该MMIC具有根据本公开的电连接至无源器件的有源器件；
图3A-3S是用于形成图2的MMIC的工艺在其制造的各个阶段的简化横截面示意图；
图4是工艺流程图，其显示了根据本公开的用于制造图2的MMIC的步骤；以及
图5是根据本公开的其上形成了MMIC的芯片的顶部平面图的简化示意图；
各图中的相同附图标记表示相同元素。
具体实施方式
现在参考图2，图中显示了在单晶或结晶导热衬底12(此处例如是金刚石或SiC)上形成的MMIC 10。MMIC 10包括发热有源器件(此处例如为HEMT FET 14)、无源器件16(此处例如为电阻)，有源器件14和无源器件16通过电气互连件18电气互连。本实施例中的HEMTFET 14是台面形(崮形)半导体结构19，其在金刚石衬底12的上表面11上具有下部外延III-N族层20(此处为GaN)，在下部外延的上部外延层20上具有上部外延上层22(此处为AlGaN)。如图所示，FET(场效应晶体管)14具有电介质钝化层29(此处例如是SiNx)，其形成在下部外延III-N族层20和上部外延上层22的外表面上。源极和漏极触点24、26分别与外延AlGaN层22形成欧姆接触，如图所示。如图所示，源极和漏极电极28、30分别形成在源极和漏极触点上。如图所示，栅极电极32与外延AlGaN层22形成肖特基(Schottky)接触，以控制源极触点24和漏极触点26之间的载流子流动。需要指出的是，无源器件16的底部被设置在衬底12的上表面11上，并与之直接接触。还需要指出，如图所示，台面形半导体结构19的边缘19E与无源器件16的边缘16E之间存在间隙(GAP)。还应当指出，电气互连件18的底部的一部分被设置在导热衬底12的上表面11上，并与之直接接触。
现在参考图3A至图3S，其中显示了形成图2的MMIC 10的工艺(过程)。因此，在提供衬底12、下部半导体层20和上部半导体层22(图3A)之后，在AlGaN层22的上表面的一部分上形成掩模34(图3B)，该部分在衬底12的表面11上，在该部分处将形成台面形半导体结构19(图2)。然后将该表面暴露在适当的蚀刻剂中，只去除下部GaN半导体层22的上部暴露部分和下部半导体层20的上部部分，如图3C所示。在图3D中示出了去除掩模34之后的结构；需要指出的是，衬底12的整个上表面11被下部GaN层20的未蚀刻部分覆盖。
现在参考图3E，在台面形半导体结构19的待形成有源器件(此处是FET 14(图2))的部分上形成掩模40。如图所示，下部GaN半导体层20的未蚀刻部分的整个暴露部分(无掩模部分)被蚀刻掉，直至衬底12的上表面11。然后去除掩模40，以产生图3F所示的结构。
参照图3G，在图3G所示的结构上形成掩模42，这种掩模42具有窗口或开口44，以暴露上部AlGaN半导体层22的分别用于形成源极和漏极的欧姆触点24、26的(多个)部分，如图所示。
如图3H所示，去除掩模42，结构的表面被覆盖上SiNx钝化材料29。
参照图3I，在沉积的钝化材料29的一部分上形成掩模44，该部分在台面形半导体结构19的待形成有源器件(此处是FET 14(图2))的部分上。如图3J所示，钝化层(19)的整个暴露部分(无掩模部分)被蚀刻掉，直至衬底12的上表面11。还需要指出的是，钝化层29也可以被施加掩模，以便以后在无源结构在其上形成的层上使用。
然后去除掩模44，留下图3K所示的结构；需要指出的是，导热衬底12的上表面在台面形半导体结构19的待形成有源器件(此处是FET 14(图2))的部分之外暴露。
现在参考图3L，在钝化材料29的待形成栅极触点32(图2)的部分上形成具有窗口或开口47的新掩模46。
现在参考图3M，如图3M所示，将带有掩模46(图3L)的结构暴露在适当的蚀刻剂中，以暴露AlGaN层22的表面的待形成栅极触点32的部分。
现在参考图3N，在结构上沉积具有开口的掩模48，在该开口处，栅极金属32将与AlGaN层22形成肖特基接触。接下来，将栅极金属32沉积在掩模48上，并通过其中的开口将其沉积到AlGaN层22的待形成肖特基触点32(图2)部分上，并且对其进行处理以制成这种肖特基栅极触点32。去除掀开掩模48，从而去除栅极金属32的位于其上的部分，从而形成如图3O所示的肖特基栅极触点32。
现在参考图3P，在结构上形成具有窗口或开口23的掩模50，该窗口或开口23分别位于钝化材料29的处于源极和漏极触点24、26上方的部分上；源极和漏极电极28、30(图2)将分别在结构的该部分上形成。通过与图3M和图3N中类似的工艺，源极和漏极触点24、26被暴露，然后被施加掩模，以便沉积源极和漏极电极金属。
现在参考图3Q，如图所示，源极和漏极电极金属通过窗口分别沉积到源极和漏极触点24、26上，将掩模掀开，从而去除金属的未用于源极和漏极电极的部分。
参照图3R，在结构上形成掩模52，掩模52具有窗口53，以暴露待形成无源器件16(此处在该示例中是电阻)(图2)的位置。如图所示，通过窗口53沉积电阻材料(此处例如是氮化钽(TaN))，以形成无源器件16；需要指出的是，如图所示，无源器件16被直接形成在导热衬底12上并与之直接接触。还需要指出，作为直接形成在衬底12的顶部上的替代，无源器件16也可以形成在钝化层29的顶部。还要指出的是，在台面形半导体结构19的形成有源器件(此处是FET 14(图2))的部分的边缘与无源器件的边缘之间存在以上参考图2描述的间隙(GAP)。
现在参考图3S，图3R中的掩模52被去除，并被新掩模54代替，该掩模54具有窗口55，该窗口55暴露漏极触点30并延伸到无源器件16的一端53上，如图所示。通过该窗口沉积用于电气互连件18的金属，从而将漏极触点30和无源器件16相连接。然后去除掩模54，从而产生图2中所示的MMIC 10。
现在参考图4，示出了用于制造具有图2所示部分的MMIC的简化流程图以及上述与图3A-3S有关的步骤。因此，设计了MMIC电路原理图(步骤401)，所述电路具有有源半导体器件和无源器件以及用于将有源半导体器件与无源器件电气互连的电气互连件。根据MMIC设计的电路原理图使用任何常规的掩模生成软件程序生成用于制造所设计的MMIC电路的掩模组，第一掩模组具有：用于在III-V族半导体外延层的有源区域上形成有源半导体器件的一系列掩模，所述III-V族半导体外延层直接粘结在或形成在导热衬底上；用于在无源区域上形成无源器件的第二系列掩模，所述无源器件在有源区域之外直接位于所述衬底上并与之直接接触；以及用于形成电气互连件的第三系列掩模，所述电气互连件具有位于有源半导体器件的电触点上的第一端部、位于无源器件的电触点区域上的第二端部以及设置在第一端部与第二端部之间的电气互连部分，该电气互连部分在有源区域之外直接位于衬底上并与之直接接触(步骤402)。提供包括以下部分的晶圆：导热衬底12；以及直接粘结在导热衬底(图5A)的上表面或生长在该上表面上的III-V族半导体外延层22(步骤403)。使用第一系列掩模34、40、42、44、46、48形成半导体台面结构19，在所述半导体台面结构19处，有源器件14将形成在外延层22的部分上；蚀刻掉台面结构19之外的外延层22的部分；在III-V族半导体外延层22的台面结构上形成有源半导体器件14(步骤404)。使用第二系列掩模，在无源区域上形成无源器件，该无源器件在有源区域之外直接位于衬底上并与之直接接触(步骤405)。使用第三系列掩模，形成电气互连件18，该电气互连件18具有位于有源半导体器件的电触点上的第一端部、位于无源器件16的电触点区域上的第二端部、以及电气互连件18的设置于第一端部和第二端部之间的部分，该部分在有源区域之外直接位于衬底上并与之直接接触，并且直接位于衬底12上(步骤406)。
现在参考图5，图中显示了已经形成有MMIC 10的芯片的简化的平面图简图。MMIC10包括多个HEMT FET(如图所示2)、多个无源器件(此处是电阻、电容和电感)以及电气互连件(此处是微波传输线，例如，微带或共面波导(CPW))。如图3所述，本实施例中的HEMT FET是具有位于金刚石衬底12的上表面13上的下部外延、III-N族层20(此处是GaN)以及位于下部外延上部外延层20上的上部外延上层22(此处是AlGaN，如上面参考图2所述)的台面结构18。在下部外延上部外延层20的上部形成了2DEG通道(沟道)24，由虚线表示。FET 14a具有电介质钝化层29(此处例如是SiNx)，其如上文结合图2和图3A-3S所述地形成。可以看出，在衬底12的上表面11上具有外延III-N族层20的唯一区域是台面结构19；更具体地说，衬底12的上表面11上的上述唯一区域是有源器件14。因此，台面结构19被衬底12的上表面11的暴露部分彼此分开。
因此，参考图5，需要指出，FET被台面结构19所占据，而衬底的上表面的更大部分没有用于形成无源器件和电气互连件的外延III-N族层20。
现在应该理解，根据本公开的单片微波集成电路(MMIC)结构包括：导热衬底；设置在衬底的上表面的第一部分上的半导体层；设置在半导体层上的有源半导体器件；以及直接设置在衬底的上表面的第二部分上的无源电气器件。该MMIC结构可以独立地或组合地包括以下一个或多个特征：其中，有源器件是台面状结构；其中，半导体结构包括：将有源器件和无源器件互连的电气互连件，并且其中，该电气互连件的底部表面直接设置在衬底的上表面上；或包括：将有源器件和无源器件互连的电气互连件，并且其中，该电气互连件直接设置在衬底上，并与衬底间接接触。
现在还应该理解，根据本公开的半导体结构包括：导热衬底；有源器件，该有源器件包括：设置在衬底的上表面上的层上的台面结构；以及设置在衬底的上表面上的无源器件，该无源器件的底部直接设置在衬底的上表面上。
现在还应该理解，根据本公开的用于形成半导体结构的方法包括：提供具有III-V族半导体外延层的衬底，该III-V族半导体外延层位于金刚石衬底的上表面上并与之直接接触；确定衬底的上表面用于形成有源半导体器件的第一位置以及衬底的上表面上用于形成无源器件的第二位置；将具有确定的第二位置的III-V族半导体外延层的部分去除，同时将确定的第一位置上的衬底上表面上的III-V族半导体外延层留下；以及直接在确定的第一位置处的III-V族半导体外延层上形成有源器件，直接在第二位置上形成无源器件。
现在还应该理解，根据本公开的用于形成半导体结构的方法包括：设计MMIC电路原理图，该电路具有有源半导体器件、无源器件以及将有源器件连接至无源器件的电气互连件；根据MMIC设计原理图电路中使用任何常规掩模生成软件程序的掩模组，其用于制造所设计的MMIC电路，该掩模组具有：一系列掩模，其用于在直接粘结至或形成在导热衬底上的III-V族半导体外延层的有源区域上形成有源半导体器件；第二系列掩模，其用于在无源区域上形成无源器件，该无源器件在有源区域之外直接位于衬底上并与衬底直接接触；以及第三系列掩模，其用于形成电气互连件，该电气互连件具有位于有源半导体器件的电触点上的第一端部、位于无源器件的电触点区域上的第二端部以及设置在第一端部和第二端部之间的电气互连部分，该电气互连部分在有源区域之外直接位于衬底上并与之直接接触；提供晶圆，其包括：导热衬底；以及直接粘结至或生长在导热衬底的上表面上的III-V族半导体外延层；使用第一系列掩模形成半导体台面状结构，其中有源器件将形成在外延层的部分上；蚀刻掉台面状结构之外的外延层部分；在III-V族半导体外延层的台面状结构上形成有源半导体器件；使用第二系列掩模在无源区域上形成无源器件，该无源器件在有源区域之外直接位于衬底上并与之直接接触；以及使用第三系列掩模形成电气互连件，该电气互连件具有位于有源半导体器件的电触点上的第一端部、位于无源器件的电触点区域上的第二端部以及设置在第一端部和第二端部之间的电气互连部分，该电气互连部分在有源区域之外直接位于衬底上并与之直接接触，并且直接位于衬底上。该方法可以独立地或组合地包括以下一个或多个特征：其中，所述衬底是金刚石或碳化硅(SiC)，或包括形成将有源器件和无源器件互连的电气互连件，并且其中，所述电气互连件被形成在衬底上，并与衬底间接接触。
已经描述了本公开的一些实施例。然而，可以理解的是，在不背离本公开的精神和范围的情况下，可以进行各种修改。例如，MMC电路可以与图2所示的不同。此外，无源器件可以在有源器件形成之后形成。因此，其他实施例也在以下权利要求的范围内。

Claims (9)

1.单片微波集成电路(MMIC)结构，其包括：
导热衬底；
设置在衬底的上表面的第一部分上的半导体层；
设置在半导体层上的有源半导体器件；以及
直接设置在衬底的上表面的第二部分上的无源电气器件。
2.根据权利要求1所述的MMIC，其中，有源器件是台面状结构。
3.半导体结构，其包括：
导热衬底；
有源器件，其包括：设置在衬底的上表面上的层上的台面结构；以及
设置在衬底的上表面上的无源器件，所述无源器件的底部直接设置在衬底的上表面上。
4.根据权利要求1所述的MMIC，其中，半导体结构包括将有源器件和无源器件互连的电互连件，并且其中，所述电互连件的底部表面直接设置在衬底的上表面上。
5.根据权利要求2所述的半导体结构，其包括将有源器件和无源器件互连的电互连件，并且其中，所述电互连件直接设置在衬底上，并与衬底间接接触。
6.用于形成半导体结构的方法，其包括：
提供衬底，III-V族半导体外延层位于金刚石衬底的上表面上，并与之直接接触；
确定衬底的上表面上用于形成有源半导体器件的第一位置和衬底的上表面上用于形成无源器件的第二位置；去除具有确定的第二位置的III-V族半导体外延层的部分，同时将确定的第一位置上的衬底上表面上的III-V族半导体外延层留下；和
直接在第一确定位置处的III-V族半导体外延层上形成有源器件，直接在第二位置上形成无源器件。
7.用于形成半导体结构的方法，其包括：
设计MMIC电路原理图，所述电路具有有源半导体器件、无源器件、以及将有源器件连接至无源器件的电互连件；
根据MMIC设计原理图电路使用任何常规的掩模生成软件程序生成用于制造所设计的MMIC电路的掩模组，所述掩模组具有：一系列掩模，其用于在直接粘结至或形成在导热衬底上的III-V族半导体外延层的有源区域上形成有源半导体器件；第二系列掩模，其用于在无源区域上形成无源器件，所述无源器件在有源区域之外直接位于衬底上并与衬底直接接触；第三系列掩模，其用于形成电互连件，所述电互连件具有位于有源半导体器件的电触点上的第一端部、位于无源器件的电触点区域上的第二端部以及设置在第一端部和第二端部之间的电互连部分，所述电互连部分在有源区域之外直接位于衬底上，并与衬底直接接触；
提供晶圆，所述晶圆包括：导热衬底；以及直接粘结至或生长在导热衬底的上表面上的III-V族半导体外延层；
使用第一系列掩模，形成半导体台面状结构，在所述半导体台面状结构处，有源器件将形成在外延层的部分上；蚀刻掉台面状结构之外的外延层的部分；在III-V族半导体外延层的台面状结构上形成有源半导体器件；
使用第二系列掩模，在无源区域上形成无源器件，所述无源器件在有源区域之外直接位于衬底上并与衬底直接接触；以及
使用第三系列掩模以形成电互连件，所述电互连件具有位于有源半导体器件的电触点上的第一端部、位于无源器件的电触点区域上的第二端部、以及设置在第一端部和第二端部之间的电互连部分，所述电互连部分在有源区域之外直接位于衬底上并与衬底直接接触，并且直接位于衬底上。
8.根据权利要求7所述的方法，其中，衬底是金刚石或碳化硅(SiC)。
9.根据权利要求7所述的方法，其包括形成将有源器件和无源器件互连的电互连件，并且其中，所述电互连件形成在衬底上并与衬底间接接触。
CN202080062864.XA 2019-10-23 2020-09-01 热诱导弓曲减少的半导体结构 Pending CN114365277A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/661,272 2019-10-23
US16/661,272 US11127652B2 (en) 2019-10-23 2019-10-23 Semiconductor structures having reduced thermally induced bow
PCT/US2020/048880 WO2021080692A1 (en) 2019-10-23 2020-09-01 Semiconductor structures having reduced thermally induced bow

Publications (1)

Publication Number Publication Date
CN114365277A true CN114365277A (zh) 2022-04-15

Family

ID=72521722

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080062864.XA Pending CN114365277A (zh) 2019-10-23 2020-09-01 热诱导弓曲减少的半导体结构

Country Status (8)

Country Link
US (1) US11127652B2 (zh)
EP (1) EP4049313A1 (zh)
KR (1) KR20220027191A (zh)
CN (1) CN114365277A (zh)
AU (2) AU2020369833B2 (zh)
IL (1) IL291261B (zh)
TW (1) TWI751687B (zh)
WO (1) WO2021080692A1 (zh)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3397447A (en) * 1964-10-22 1968-08-20 Dow Corning Method of making semiconductor circuits
US4418470A (en) * 1981-10-21 1983-12-06 General Electric Company Method for fabricating silicon-on-sapphire monolithic microwave integrated circuits
DE69524730T2 (de) * 1994-10-31 2002-08-22 Koninkl Philips Electronics Nv Verfahren zur Herstellung einer Halbleitervorrichtung für Mikrowellen
US5821825A (en) * 1996-11-26 1998-10-13 Trw Inc. Optically controlled oscillator
US20030022395A1 (en) 2001-07-17 2003-01-30 Thoughtbeam, Inc. Structure and method for fabricating an integrated phased array circuit
US6825559B2 (en) * 2003-01-02 2004-11-30 Cree, Inc. Group III nitride based flip-chip intergrated circuit and method for fabricating
US7560322B2 (en) 2004-10-27 2009-07-14 Northrop Grumman Systems Corporation Method of making a semiconductor structure for high power semiconductor devices
US7476918B2 (en) 2004-11-22 2009-01-13 Panasonic Corporation Semiconductor integrated circuit device and vehicle-mounted radar system using the same

Also Published As

Publication number Publication date
WO2021080692A1 (en) 2021-04-29
AU2022200985A1 (en) 2022-03-03
IL291261A (en) 2022-05-01
AU2020369833A1 (en) 2022-02-03
IL291261B (en) 2022-08-01
TWI751687B (zh) 2022-01-01
AU2020369833B2 (en) 2022-03-03
KR20220027191A (ko) 2022-03-07
JP2023504767A (ja) 2023-02-07
US11127652B2 (en) 2021-09-21
US20210125893A1 (en) 2021-04-29
AU2022200985B2 (en) 2022-03-24
EP4049313A1 (en) 2022-08-31
TW202117833A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
EP3327774B1 (en) Device with a conductive feature formed over a cavity and method therefor
KR101371907B1 (ko) 3족 질화물 기반 플립-칩 집적 회로 및 그 제조 방법
US9064928B2 (en) Growth of multi-layer group III-nitride buffers on large-area silicon substrates and other substrates
US11211308B2 (en) Semiconductor device and manufacturing method thereof
US9490214B2 (en) Semiconductor device and method of fabricating the same
JP2011040597A (ja) 半導体装置およびその製造方法
JP5280611B2 (ja) 半導体デバイスの製造方法、および得られるデバイス
CN115136301A (zh) 基于氮化物的发热半导体器件的热管理结构
JP2002270822A (ja) 半導体装置
CN115295515A (zh) 半导体器件的制作方法及半导体器件
US11127652B2 (en) Semiconductor structures having reduced thermally induced bow
JP7493590B2 (ja) 熱誘導性湾曲を低減した半導体構造
JP2629600B2 (ja) 半導体装置およびその製造方法
TWI836222B (zh) 用於在裸晶之前側上之柱連接及在裸晶之後側上之被動裝置整合之方法
US20230317692A1 (en) Integrated diamond substrate for thermal management
KR100811492B1 (ko) ＧａＮ계 전자소자 제조방법
JP3393797B2 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination