CN114356221A - 数据写入方法、存储设备和存储介质 - Google Patents
数据写入方法、存储设备和存储介质 Download PDFInfo
- Publication number
- CN114356221A CN114356221A CN202111512443.5A CN202111512443A CN114356221A CN 114356221 A CN114356221 A CN 114356221A CN 202111512443 A CN202111512443 A CN 202111512443A CN 114356221 A CN114356221 A CN 114356221A
- Authority
- CN
- China
- Prior art keywords
- threshold
- data
- voltage threshold
- state
- data writing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Read Only Memory (AREA)
Abstract
本发明公开了一种数据写入方法、存储设备和计算机可读存储介质,所述方法包括主控单元获取待写入数据;通过预设的可逆编码算法确定所述待写入数据对应的编码结果;将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值,其中,调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。本发明达成了提高存储设备的数据稳定性的效果。
Description
技术领域
本发明涉及物料加工处理技术领域,尤其涉及一种数据写入方法、存储设备和计算机可读存储介质。
背景技术
在电子信息技术高度发展的今天,计算机闪存设备NAND被应用于许多场景。例如,eMMC(Embedded Multi Media Card,嵌入式多媒体卡)本质就是将NAND与主控IC集成封装在一起,得到的产品。
NAND根据每个存储单元(cell)内存储的比特个数的不同,其存储单元可以分为SLC(Single-Level Cell,单极存储单元)、MLC(Multi-Level Cell,多级存储单元)和TLC(Triple-Level Cell,三能级存储单元)三类。而NAND的单个存储单元存储的比特位越多,读写性能会越差。
在TLC NAND中,读取扰动(read disturb)对处于erase state的存储单元的Vth存在比较严重的影响,这样导致NAND容易发生bit(binary digit,比特)出错的现象。使得NAND存在数据稳定性差的缺陷。
上述内容仅用于辅助理解本发明的技术方案,并不代表承认上述内容是现有技术。
发明内容
本发明的主要目的在于提供一种数据写入方法、存储设备和计算机可读存储介质,旨在解决存储设备的数据稳定性差的技术问题。
为实现上述目的,本发明提供一种数据写入方法,应用于存储设备,所述存储设备包括主控单元,闪存控制器和NAND,所述数据写入方法包括以下步骤:
主控单元获取待写入数据;
通过预设的可逆编码算法确定所述待写入数据对应的编码结果;
将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值,其中,调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。
可选地,所述存储单元为多级存储单元MLC或者三级存储单元TLC。
可选地,当所述存储单元为所述TLC时,所述电压阈值包括依次增大的第一阈值、第二阈值、第三阈值、第四阈值、第五阈值、第六阈值、第七阈值和第八阈值;所述第一状态对应的所述电压阈值为所述第一阈值或者所述第二阈值,所述第二状态对应的所述电压阈值为第三阈值、第四阈值、第五阈值、第六阈值、第七阈值或者第八阈值。
可选地,所述主控单元获取待写入数据的步骤包括:
在接收到数据写入指令时,获取所述写入指令对应的所述待写入数据。
可选地,所述将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值的步骤之后,还包括:
在接收到数据读取指令时,获取所述目标页内的各个所述存储单元对应的当前电压阈值;
基于所述当前电压阈值及所述可逆编码算法解码出待读取数据;
输出所述待读取数据。
可选地,所述通过预设的可逆编码算法确定所述待写入数据对应的编码结果的步骤包括:
将所述待写入数据输入编码器,其中,所述编码器基于所述可逆编码算法对所述待写入数据进行编码,并输出编码结果;
获取所述编码结果,其中,所述编码结果包括所述目标页内各个所述存储单元对应的理论阈值电压。
本发明还提供一种存储设备,所述存储设备包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的数据写入程序,所述数据写入程序被所述处理器执行时实现如上所述的数据写入方法的各个步骤。
可选地,所述存储设备包括主控单元,闪存控制器和NAND。
本发明还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有数据写入程序,所述数据写入程序被处理器执行时实现如上所述的数据写入方法的各个步骤。
本发明实施例提出的一种数据写入方法、存储设备和计算机可读存储介质,通过调整编码算,使得根据编码结果调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。由于相比于随机评价编码,减少了电压阈值处于第一状态的所述存储单元的数量,即使得处于erase state的存储单元数量减少。这样可以有效地降低NAND被读干扰的程度,从而有效地提高了数据的稳定性。
附图说明
图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图;
图2为本发明数据读取方法一实施例的流程示意图;
图3为本发明数据读取方法一实施例中的一可选实施方式的流程示意图;
图4为本发明数据读取方法一实施例中的另一可选实施方式的流程示意图。
本发明目的的实现、功能特点及优点将结合实施例,参照附图做进一步说明。
具体实施方式
应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
在电子信息技术高度发展的今天,计算机闪存设备NAND被应用于许多场景。例如,eMMC(Embedded Multi Media Card,嵌入式多媒体卡)本质就是将NAND与主控IC集成封装在一起,得到的产品。
NAND根据每个存储单元(cell)内存储的比特个数的不同,其存储单元可以分为SLC(Single-Level Cell,单极存储单元)、MLC(Multi-Level Cell,多级存储单元)和TLC(Triple-Level Cell,三能级存储单元)三类。而NAND的单个存储单元存储的比特位越多,读写性能会越差。
在TLC NAND中,读取扰动(read disturb)对处于erase state的存储单元的Vth存在比较严重的影响,这样导致NAND容易发生bit(binary digit,比特)出错的现象。使得NAND存在数据稳定性差的缺陷。
为解决上述缺陷,本发明通过调整编码算,使得根据编码结果调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。由于相比于随机评价编码,减少了电压阈值处于第一状态的所述存储单元的数量,即使得处于erase state的存储单元数量减少。这样可以有效地降低NAND被读干扰的程度,从而有效地提高了数据的稳定性。
如图1所示,图1是本发明实施例方案涉及的硬件运行环境的终端结构示意图。
本发明实施例终端可以是存储设备,例如,可以是eMMC(Embedded Multi MediaCard,嵌入式多媒体卡)。
如图1所示,该终端可以包括:处理器1001,接口1003,存储器1004,通信总线1002。其中,通信总线1002用于实现这些组件之间的连接通信。接口1003设置为与其它设备或者与其它元器件连通。存储器1004可以是NAND。存储器1004可选的还可以是独立于前述处理器1001的存储装置。
本领域技术人员可以理解,图1中示出的终端结构并不构成对终端的限定,可以包括比图示更多或更少的部件,或者组合某些部件,或者不同的部件布置。
如图1所示,作为一种计算机存储介质的存储器1004中可以包括控制系统、接口模块以及数据读取程序。
在图1所示的终端中,而处理器1001可以用于调用存储器1004中存储的数据写入程序,并执行以下操作:
主控单元获取待写入数据;
通过预设的可逆编码算法确定所述待写入数据对应的编码结果;
将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值,其中,调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。
可选地,在一些实施方案中,处理器1001还可以用于调用存储器1004中存储的数据写入程序,并执行以下操作:
在接收到数据写入指令时,获取所述写入指令对应的所述待写入数据。
可选地,在一些实施方案中,处理器1001还可以用于调用存储器1004中存储的数据写入程序,并执行以下操作:在接收到数据读取指令时,获取所述目标页内的各个所述存储单元对应的当前电压阈值;
基于所述当前电压阈值及所述可逆编码算法解码出待读取数据;
输出所述待读取数据。
可选地,在一些实施方案中,处理器1001还可以用于调用存储器1004中存储的数据写入程序,并执行以下操作:将所述待写入数据输入编码器,其中,所述编码器基于所述可逆编码算法对所述待写入数据进行编码,并输出编码结果;
获取所述编码结果,其中,所述编码结果包括所述目标页内各个所述存储单元对应的理论阈值电压。
在电子信息技术高度发展的今天,计算机闪存设备NAND被应用于许多场景。例如,eMMC(Embedded Multi Media Card,嵌入式多媒体卡)本质就是将NAND与主控IC集成封装在一起,得到的产品。
NAND根据每个存储单元(cell)内存储的比特个数的不同,其存储单元可以分为SLC(Single-Level Cell,单极存储单元)、MLC(Multi-Level Cell,多级存储单元)和TLC(Triple-Level Cell,三能级存储单元)三类。而NAND的单个存储单元存储的比特位越多,读写性能会越差。
在TLC NAND中,读取扰动(read disturb)对处于erase state的存储单元的Vth存在比较严重的影响,这样导致NAND容易发生bit(binary digit,比特)出错的现象。使得NAND存在数据稳定性差的缺陷。
示例性地,NAND常采用浮空栅雪崩注入式MOS电路,简称为FAMOS。它与MOS电路相似,是在N型基片上生长出两个高浓度的P型区,通过欧姆接触分别引出源极S和漏极D。在源极和漏极之间有一个多晶硅栅极浮空在绝缘层中,与四周无直接电气联接。这种电路以浮空栅极是否带电来表示存1或者0,浮空栅极带电后(例如负电荷),就在其下面,源极和漏极之间感应出正的导电沟道,使MOS管导通,即表示存入0.若浮空栅极不带电,则不能形成导电沟道,MOS管不导通,即存入1。
其基本存储单元与EPROM相似,它是在EPROM基本单元电路的浮空栅极的上面再生成一个浮空栅,前者称为第一级浮空栅,后者称为第二级浮空栅。可给第二级浮空栅引出一个电极,使第二级浮空栅极接某一电压VG。若VG为正电压,第一浮空栅极与漏极之间产生隧道效应,使电子注入第一浮空栅极,即编程写入。若使VG为负电压,强使第一浮空栅极的电子散失,即擦除。擦除后可重新写入。
基于上述原理,NAND在数据写入前,需要先对待写入数据进编码,以使得到可以通过存储单元对应的电压阈值来表示的待存储数据。
在相关技术中,对于NAND的一个页而言,由于相关技术的编码逻辑,是通过基础的随机算法进行编码,这样,会导致该页写入数据之后,处于各个电位的存储单元的数量是相等的。例如,以TLC NAND为例,若NAND的一个页中包含M个存储单元,则在该页写入数据之后,处于第一阈值、第二阈值、第三阈值、第四阈值、第五阈值、第六阈值、第七阈值和第八阈值的存储单元的数量均接近M/8个。由于读取扰动(read disturb)对处于erase state的存储单元的Vth存在比较严重的影响,因此当存在M/8个处于erase state的存储单元时,频繁读取数据会导致NAND的数据稳定性非常差。
为了解决上述缺陷,本发明实施例提出一种数据写入方法,旨在解决传统存储设备数据稳定性差的技术问题,达成提高存储设备的数据稳定性的效果。为了便于理解,以下通过具体实施方式解释说明本发明提出的数据写入方法。
参照图2,本发明提供一种数据写入方法的第一实施例,所述方法包括:
步骤S10,主控单元接收待写入数据;
步骤S20、通过预设的可逆编码算法确定所述待写入数据对应的编码结果;
步骤S30、将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值。
在本实施例中,数据写入方法可以应用于存储设备。所述存储设备包括主控单元,闪存控制器和NAND。
当主控单元接收到待写入数据时,可以通过预设的可逆编码算法确定所述待写入数据对应的编码结果。将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值。
可以理解的是,所述可逆编码算法,设置为在编码过程中,保障数据的可恢复性的情况下,尽量减少编码结果中出现处于erase state的存储单元的效果。即调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。
示例性地,所述存储单元为多级存储单元MLC或者三级存储单元TLC。
当所述存储单元为所述TLC时,所述电压阈值包括依次增大的第一阈值、第二阈值、第三阈值、第四阈值、第五阈值、第六阈值、第七阈值和第八阈值;所述第一状态对应的所述电压阈值为所述第一阈值或者所述第二阈值,所述第二状态对应的所述电压阈值为第三阈值、第四阈值、第五阈值、第六阈值、第七阈值或者第八阈值。
可选地,作为一种实施方式,在接收到待写入数据之后,可将所述待写入数据输入编码器,其中,所述编码器基于所述可逆编码算法对所述待写入数据进行编码,并输出编码结果,然后获取所述编码结果,其中,所述编码结果包括所述目标页内各个所述存储单元对应的理论阈值电压,其中,所述理论电压值即在进行数据写入是,目标页的各个存储电压需要充电到该电压的电压值。
需要说明的是,所述编码器在设计时,每一个阈值设置有不同的优先级,例如,将第二状态对应的电压阈值设置为第一优先级,将第二状态对应的阈值设置为第二优先级。其中,第一优先级高于第二优先级。这样使得在编码过程中,可以使得编码结果的得到的电压值集中分布于第一状态。而仅有在无法保障数据的可恢复性的情况下,才将编码结果少量分布第一状态。
可选地,请参照图3,在本实施例中,作为一种可选实施方式,所述步骤S10包括:
步骤S11、在接收到数据写入指令时,获取所述写入指令对应的所述待写入数据。
在本实施方式中,所述存储设备设置有接口。所述接口可以是物料接口,也可以是网络接口。使得其它终端或者功能组件可以向存储设备发送数据写入指令。当存储设备的主控接收到该数据写入指令时,可以获取该数据写入指令对应的待写入数据。其中,所述待写入数据的获取方式包括根据所述写入指令解析出所述待写入数据。或者向其它终端发或者组件发起数据请求,以使其它终端或者组件在接收到该数据请求时,将待写入数据反馈至所述主控单元。
可选地,请参照图4,在本实施例中,所述步骤S30之后,还包括:
步骤S40、在接收到数据读取指令时,获取所述目标页内的各个所述存储单元对应的当前电压阈值;
步骤S50、基于所述当前电压阈值及所述可逆编码算法解码出待读取数据;
步骤S60、输出所述待读取数据。
在本实施例中,当接收到数据读取指令之后,获取所述目标页内的各个所述存储单元对应的当前电压阈值,然后将所述当前电压阈值输入解码器。其中,所述解码器基于所述可逆编码算法进行编码的逆运算,从而解码出待读取数据。当确定待读取数据之后,可以输出所述待读取数据。
在本实施例公开的技术方案中,通过调整编码算,使得根据编码结果调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。由于相比于随机评价编码,减少了电压阈值处于第一状态的所述存储单元的数量,即使得处于erase state的存储单元数量减少。这样可以有效地降低NAND被读干扰的程度,从而有效地提高了数据的稳定性。
本发明还提供一种存储设备,所述存储设备包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的数据写入程序,所述数据写入程序被所述处理器执行时实现如上所述的数据写入方法的各个步骤。
本发明还提供一种计算机可读存储介质,所述计算机可读存储介质上存储有数据写入程序,所述数据写入程序被处理器执行时实现如上所述的数据写入方法的各个步骤。
需要说明的是,在本文中,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者系统不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者系统所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者系统中还存在另外的相同要素。
上述本发明实施例序号仅仅为了描述,不代表实施例的优劣。
通过以上的实施方式的描述,本领域的技术人员可以清楚地了解到上述实施例方法可借助软件加必需的通用硬件平台的方式来实现,当然也可以通过硬件,但很多情况下前者是更佳的实施方式。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来,该计算机软件产品存储在如上所述的一个存储介质(如ROM/RAM、磁碟、光盘)中,包括若干指令用以使得一台终端设备执行本发明各个实施例所述的方法。
以上仅为本发明的优选实施例,并非因此限制本发明的专利范围,凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换,或直接或间接运用在其他相关的技术领域,均同理包括在本发明的专利保护范围内。
Claims (9)
1.一种数据写入方法,其特征在于,应用于存储设备,所述存储设备包括主控单元,闪存控制器和NAND,所述数据写入方法包括以下步骤:
主控单元获取待写入数据;
通过预设的可逆编码算法确定所述待写入数据对应的编码结果;
将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值,其中,调整后的所述目标页内,所述电压阈值处于第一状态的所述存储单元的数量小于所述电压阈值处于第二状态的所述存储单元的数量,所述第二状态对应的所述电压阈值大于所述第一状态对应的电压阈值。
2.如权利要求1所述的数据写入方法,其特征在于,所述存储单元为多级存储单元MLC或者三级存储单元TLC。
3.如权利要求2所述的数据写入方法,其特征在于,当所述存储单元为所述TLC时,所述电压阈值包括依次增大的第一阈值、第二阈值、第三阈值、第四阈值、第五阈值、第六阈值、第七阈值和第八阈值;所述第一状态对应的所述电压阈值为所述第一阈值或者所述第二阈值,所述第二状态对应的所述电压阈值为第三阈值、第四阈值、第五阈值、第六阈值、第七阈值或者第八阈值。
4.如权利要求1所述的数据写入方法,其特征在于,所述主控单元获取待写入数据的步骤包括:
在接收到数据写入指令时,获取所述写入指令对应的所述待写入数据。
5.如权利要求1所述的数据写入方法,其特征在于,所述将所述编码结果发送至所述闪存控制器,使所述闪存控制器基于所述编码结果调整所述NAND的目标页内各个存储单元的电压阈值的步骤之后,还包括:
在接收到数据读取指令时,获取所述目标页内的各个所述存储单元对应的当前电压阈值;
基于所述当前电压阈值及所述可逆编码算法解码出待读取数据;
输出所述待读取数据。
6.如权利要求1所述的数据写入方法,其特征在于,所述通过预设的可逆编码算法确定所述待写入数据对应的编码结果的步骤包括:
将所述待写入数据输入编码器,其中,所述编码器基于所述可逆编码算法对所述待写入数据进行编码,并输出编码结果;
获取所述编码结果,其中,所述编码结果包括所述目标页内各个所述存储单元对应的理论阈值电压。
7.一种存储设备,其特征在于,所述存储设备包括:存储器、处理器及存储在所述存储器上并可在所述处理器上运行的数据写入程序,所述数据写入程序被所述处理器执行时实现如权利要求1至6中任一项所述的数据写入方法的步骤。
8.如权利要求7所述的存储设备,其特征在于,所述存储设备包括主控单元,闪存控制器和NAND。
9.一种计算机可读存储介质,其特征在于,所述计算机可读存储介质上存储有数据写入程序,所述数据写入程序被处理器执行时实现如权利要求1至6中任一项所述的数据写入方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111512443.5A CN114356221B (zh) | 2021-12-07 | 2021-12-07 | 数据写入方法、存储设备和存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111512443.5A CN114356221B (zh) | 2021-12-07 | 2021-12-07 | 数据写入方法、存储设备和存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114356221A true CN114356221A (zh) | 2022-04-15 |
CN114356221B CN114356221B (zh) | 2023-10-20 |
Family
ID=81099119
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111512443.5A Active CN114356221B (zh) | 2021-12-07 | 2021-12-07 | 数据写入方法、存储设备和存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114356221B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115469799A (zh) * | 2022-05-18 | 2022-12-13 | 上海江波龙数字技术有限公司 | 数据存储方法、存储装置及计算机可读存储装置 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831963A (ja) * | 1994-07-19 | 1996-02-02 | Nippon Steel Corp | 不揮発性半導体記憶装置 |
US20080094914A1 (en) * | 2006-10-20 | 2008-04-24 | Samsung Electronics Co., Ltd. | Methods of restoring data in flash memory devices and related flash memory device memory systems |
US20110182121A1 (en) * | 2010-01-28 | 2011-07-28 | Deepanshu Dutta | Data recovery for non-volatile memory based on count of data state-specific fails |
US20160078960A1 (en) * | 2014-09-12 | 2016-03-17 | Sandisk Technologies Inc. | Method and apparatus for writing data to non-volatile memory |
US20160240252A1 (en) * | 2015-02-17 | 2016-08-18 | Samsung Electronics Co., Ltd. | Resistive memory system and method of operating the resistive memory system |
US20160314847A1 (en) * | 2015-04-21 | 2016-10-27 | SanDisk Technologies, Inc. | Adaptive block parameters |
CN109891506A (zh) * | 2016-08-04 | 2019-06-14 | 英特尔公司 | 用于使用较低电压阈值进行耐久性友好编程的设备和方法 |
CN112289362A (zh) * | 2020-10-27 | 2021-01-29 | 深圳电器公司 | Nand存储器的CCI噪声预判均衡方法及相关设备 |
-
2021
- 2021-12-07 CN CN202111512443.5A patent/CN114356221B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0831963A (ja) * | 1994-07-19 | 1996-02-02 | Nippon Steel Corp | 不揮発性半導体記憶装置 |
US20080094914A1 (en) * | 2006-10-20 | 2008-04-24 | Samsung Electronics Co., Ltd. | Methods of restoring data in flash memory devices and related flash memory device memory systems |
US20110182121A1 (en) * | 2010-01-28 | 2011-07-28 | Deepanshu Dutta | Data recovery for non-volatile memory based on count of data state-specific fails |
US20160078960A1 (en) * | 2014-09-12 | 2016-03-17 | Sandisk Technologies Inc. | Method and apparatus for writing data to non-volatile memory |
US20160240252A1 (en) * | 2015-02-17 | 2016-08-18 | Samsung Electronics Co., Ltd. | Resistive memory system and method of operating the resistive memory system |
US20160314847A1 (en) * | 2015-04-21 | 2016-10-27 | SanDisk Technologies, Inc. | Adaptive block parameters |
CN109891506A (zh) * | 2016-08-04 | 2019-06-14 | 英特尔公司 | 用于使用较低电压阈值进行耐久性友好编程的设备和方法 |
CN112289362A (zh) * | 2020-10-27 | 2021-01-29 | 深圳电器公司 | Nand存储器的CCI噪声预判均衡方法及相关设备 |
Non-Patent Citations (1)
Title |
---|
阳小珊;朱立谷;张猛;张伟;: "NAND闪存编程干扰错误研究", 中国传媒大学学报(自然科学版), no. 03, pages 26 - 30 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115469799A (zh) * | 2022-05-18 | 2022-12-13 | 上海江波龙数字技术有限公司 | 数据存储方法、存储装置及计算机可读存储装置 |
CN115469799B (zh) * | 2022-05-18 | 2023-12-15 | 上海江波龙数字技术有限公司 | 数据存储方法、存储装置及计算机可读存储装置 |
Also Published As
Publication number | Publication date |
---|---|
CN114356221B (zh) | 2023-10-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10579271B2 (en) | Nonvolatile semiconductor memory device | |
CN102341865B (zh) | Nand闪存装置的编程方法 | |
US7802132B2 (en) | Technique to improve and extend endurance and reliability of multi-level memory cells in a memory device | |
KR102318742B1 (ko) | 메모리에서의 임계 전압 보상 | |
KR100819102B1 (ko) | 개선된 멀티 페이지 프로그램 동작을 갖는 불휘발성 반도체메모리 장치 | |
US20090113166A1 (en) | Hashing method for nand flash memory | |
US10141060B1 (en) | Memory system | |
US8929151B2 (en) | Extended select gate lifetime | |
US8917554B2 (en) | Back-biasing word line switch transistors | |
US9520184B2 (en) | Method for writing in-system programming code into flash memory for better noise margin | |
US9799401B2 (en) | Incremental step pulse programming | |
US9099183B2 (en) | Program VT spread folding for NAND flash memory programming | |
CN104903965A (zh) | 非易失性存储器的擦除 | |
US20150348621A1 (en) | Nonvolatile semiconductor memory device and read method thereof | |
CN114356221B (zh) | 数据写入方法、存储设备和存储介质 | |
CN112289362A (zh) | Nand存储器的CCI噪声预判均衡方法及相关设备 | |
US20140050024A1 (en) | Data reading method, and circuit, rewritable non-volatile memory module and memory storage apparatus using the same | |
US20130235661A1 (en) | Structures and methods of high efficient bit conversion for multi-level cell non-volatile memories | |
CN104733045A (zh) | 一种双位闪存存储器及其编程、擦除和读取方法 | |
CN111383694A (zh) | 非易失性存储器及其操作方法 | |
CN114356217B (zh) | 数据读取方法、存储设备和存储介质 | |
CN110462585B (zh) | 用于更新程序的方法和设备 | |
CN111383703B (zh) | 非易失性存储器及其操作方法 | |
US20230207020A1 (en) | Writing method of flash memory and memory storage device | |
US6944061B2 (en) | Single cell erasing method for recovering memory cells under programming disturbs in non volatile semiconductor memory devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |