CN115469799A - 数据存储方法、存储装置及计算机可读存储装置 - Google Patents

数据存储方法、存储装置及计算机可读存储装置 Download PDF

Info

Publication number
CN115469799A
CN115469799A CN202210551097.XA CN202210551097A CN115469799A CN 115469799 A CN115469799 A CN 115469799A CN 202210551097 A CN202210551097 A CN 202210551097A CN 115469799 A CN115469799 A CN 115469799A
Authority
CN
China
Prior art keywords
data
cache region
voltage
cache
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210551097.XA
Other languages
English (en)
Other versions
CN115469799B (zh
Inventor
孔维镇
段星辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Jiangbolong Digital Technology Co ltd
Original Assignee
Shanghai Jiangbolong Digital Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Jiangbolong Digital Technology Co ltd filed Critical Shanghai Jiangbolong Digital Technology Co ltd
Priority to CN202210551097.XA priority Critical patent/CN115469799B/zh
Publication of CN115469799A publication Critical patent/CN115469799A/zh
Application granted granted Critical
Publication of CN115469799B publication Critical patent/CN115469799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)

Abstract

本申请公开了一种数据存储方法。该方法包括：在页缓存器的第一缓存区和第二缓存区写入数据；在页缓存器的第三缓存区写入数据；其中，第三缓存区写入的数据由第一缓存区的数据和第二缓存区的数据利用页缓存器的计算资源经过逻辑运算得到，第一缓存区、第二缓存区和第三缓存区的数据确定第一数据信息；将页缓存器缓存的第一数据信息写入存储单元。本申请还公开了一种存储装置，计算机可读存储装置。通过上述方式，本申请能够在不消耗系统计算资源的情况下提高TLC/QLC存储装置的数据可靠性。

Description

数据存储方法、存储装置及计算机可读存储装置
技术领域
本申请涉及存储领域，特别是涉及一种数据存储方法、存储装置及计算机可读存储装置。
背景技术
在存储装置应用越来越广泛的今天，存储装置的存储技术也在不断地进步发展。以当前广泛应用的TLC/QLC的存储器为例，TLC能够在一个存储单元中能够存储三个比特位的数据信息，QLC则能够在一个存储单元中存储四个比特位的信息数据。为了在一个存储单元中对多种数据信息进行区分，就需要划分对应的电压区间以对其进行区分。TLC需要划分八个电压区间，而QLC需要划分十六个电压区间。但是由于存储单元内部的电压区间是有限的，因此划分的电压区间越多，其区间间隔就越小，而小的区间间隔意味着当电压数据因为各种因素出现电压的左右偏移时，就会越过其临界电压值，根据原有的区间的临界电压值进行读取会出现数据出错，使得存储数据的可靠性随之降低。
发明内容
本申请主要目的是提供一种数据存储方法、存储装置及计算机可读存储装置，能够解决提高存储装置的数据可靠性的技术问题。
为解决上述技术问题，本申请采用的第一个技术方案是：提供一种数据存储方法。该方法包括：在页缓存器的第一缓存区和第二缓存区写入数据；在页缓存器的第三缓存区写入数据；其中，第三缓存区写入的数据由第一缓存区的数据和第二缓存区的数据利用页缓存器的计算资源经过逻辑运算得到，第一缓存区、第二缓存区和第三缓存区的数据确定第一数据信息；将页缓存器缓存的第一数据信息写入存储单元。
为解决上述技术问题，本申请采用的第二个技术方案是：提供一种存储装置。该存储装置包括存储器和处理器，存储器用于存储程序数据，程序数据能够被处理器执行，以实现如第一个技术方案中所述的方法。
为解决上述技术问题，本申请采用的第三个技术方案是：提供一种计算机可读存储装置。该计算机可读存储装置存储有程序数据，能够被处理器执行，以实现如第一个技术方案中所述的方法。
本申请的有益效果是：区别于现有技术的情况，在确定了第一、第二缓存区数据的基础上，不使用临界电压值继续进行第三缓存区数据的确定，而是通过对第一、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，由于缓存数据存在0或1两种，每一缓存区存储一个比特位数据信息的缓存数据，因此通过现有技术使用临界电压值确定第一、第二、第三缓存数据的话会得到八种数据信息，本申请中通过对已确定的第一第二缓存区的数据进行运算得到第三缓存区数据，也就使得第三缓存区的数据情况是与第一第二缓存区的四种状态数据对应，则最终基于第一、第二、第三缓存区的数据得到的数据信息也就只有四种情况，而非原有的八种。由于减少了数据信息的出现情况，在同一最大电压区间内的基础上，也就能够为四种数据信息划分更大的电压区间，增加了其对于数据电压偏移的容错程度，提高了存储数据的可靠性。并且本申请将逻辑运算的过程通过页缓存器的逻辑运算功能实现，无需占用主控的计算资源，能够节省系统的算力。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请TLC NAND FLASH存储器的写入读取电压的示意图；
图2是本申请TLC存储单元中存储的电压发生左右偏移的示意图；
图3是本申请数据存储方法第一实施例的流程示意图；
图4是本申请数据存储方法第二实施例的流程示意图；
图5是本申请数据存储方法第三实施例的流程示意图；
图6是本申请数据存储方法第四实施例的流程示意图；
图7是本申请数据存储方法第五实施例的流程示意图；
图8是本申请确定逻辑运算后的读取电压区间的示意图；
图9是本申请数据存储方法第六实施例的流程示意图；
图10是本申请数据存储方法第七实施例的流程示意图；
图11是本申请数据存储方法第八实施例的流程示意图；
图12是本申请数据存储方法第九实施例的流程示意图；
图13是本申请数据存储方法第十实施例的流程示意图；
图14是本申请数据存储方法第十一实施例的流程示意图；
图15是本申请数据存储方法第十二实施例的流程示意图；
图16是本申请数据存储方法第十三实施例的流程示意图；
图17是本申请数据存储方法第十四实施例的流程示意图；
图18是本申请存储装置一实施例的结构示意图；
图19是本申请计算机可读存储装置第一实施例的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。
在介绍本申请的技术方案之前，先简单介绍一下相关技术。
参照图1，图1为TLC NAND FLASH存储器的写入读取电压的示意图。
目前，在实际应用中，使用较多的为TLC NAND FLASH存储器和QLC NAND FLASH存储器。两种存储器中TLC一个存储单元能够存储3bit的信息，而QLC的一个存储单元能够存储4bit的信息，而MLC的一个存储单元仅能存储2bit的信息，因此相比MLC，二者的生产成本更低。但是存储单元的最大电压区间都是相同的，在同一最大电压区间下，存储更多的信息意味着要将电压区间划分为更多的小区间，从而根据区间阈值对存储的电压进行识别以读取数据。对于TLC，如图，一个存储单元可以存储3bit的信息，那就需要8种电压状态，需要8个区间，使用不同的read level将其区分。
TLC存储的信息具有3个比特位。在进行存储时，其会先将每个比特位的数据存储至不同的page buffer(页缓存)中，待所有比特位的数据都存储至缓存后，再将数据一起写入至存储颗粒中。该图中存储单元的写入模式为2-3-2模式。首先，使用read level1和readlevel5进行写入，将写入的数据存至lower page buffer，其从左至右写入的数据状态为101，其写入的是最低比特位的数据；再使用read level2、read level4、read level6进行写入，将写入的数据存至middle page buffer，其从左至右写入的数据状态为1010，其写入的是中间比特位的数据；最后使用read level3、read level7进行写入，将写入的数据存至upper page buffer，其写入的是最高比特位的数据，按照次序，其得到的数据依次为111、110、100、000、010、011、001、101，最后将所有数据一起存至存储颗粒。
在数据进行写入时而随着各种干扰因素的影响，每种状态的电压的分布都会发生左右偏移、展宽，导致read level在读取的时候不能很好的将8种电压状态区分开来。如图2所示，图2为TLC存储单元中存储的电压发生左右偏移的示意图。如果超过了一定的错误比特数，那么数据就会读取失败，造成数据丢失。数据存储的小电压区间越大，其遭受干扰产生左右偏移后，根据read level进行读取时就越容易进行区分，数据就更不容易出现错误，数据存储的可靠性就会更高。
在某些应用场景下，对数据的可靠性要求很高，而其对存储容量的要求并没有那么严格，TLC/QLC的可靠性就不满足用户的实际需求，因此本申请提出了以下实施例来提高TLC/QLC产品的数据可靠性以满足使用要求。
参照图3，图3为本申请数据存储方法第一实施例的流程示意图。其包括以下步骤：
S11：在页缓存器的第一缓存区和第二缓存区写入数据。
按照原有的存储写入流程，根据写入的read level将前两个比特位的数据写入至缓存区。以上述的TLC写入2-3-2模式为例，使用read level1和read level5进行写入，将写入的数据存至lower page buffer，再使用read level2、read level4、read level6进行写入，将写入的数据存至middle page buffer。此处的第一缓存区为lower page buffer，第二缓存区为middle page buffer仅为示例性的说明，在实际应用过程中，第一缓存区和第二缓存区可以是设置的所有缓存区中的任意两个。后续的第三缓存区为不同于第一缓存区和第二缓存区的一个缓存区。
S12：在页缓存器的第三缓存区写入数据。
在第一缓存区、第二缓存区的数据写入完成后，不依照原有的流程根据readlevel进行第三缓存区的数据写入，而是让第三缓存区写入的数据由第一缓存区的数据和第二缓存区的数据利用页缓存器的计算资源经过逻辑运算得到。在存储装置中，可利用缓存器中的逻辑运算功能，比如同运算、与运算、或非运算、与非运算、同或运算、异或运算等等，来实现上述逻辑运算过程。进一步由第一缓存区、第二缓存区和第三缓存区的数据确定第一数据信息。第一数据信息是由同一电压区间下对应的第一缓存区、第二缓存区、第三缓存区写入的数据确定的。
S13：将页缓存器缓存的第一数据信息写入存储单元。
缓存器中数据写入完成之后，将最终得到的数据写入至存储单元中以完成数据存储。
本实施例中的逻辑运算都是能够依靠页缓存器自身的逻辑运算能力实现的，无需占用主控的计算资源，从而能够节省系统的算力。
通过本实施例，在确定了第一、第二缓存区数据的基础上，不使用临界电压值继续进行第三缓存区数据的确定，而是通过对第一、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，由于缓存数据存在0或1两种，每一缓存区存储一个比特位数据信息的缓存数据，因此通过现有技术使用临界电压值确定第一、第二、第三缓存数据的话会得到八种数据信息，本申请中通过对已确定的第一第二缓存区的数据进行运算得到第三缓存区数据，也就使得第三缓存区的数据情况是与第一第二缓存区的四种状态数据对应，则最终基于第一、第二、第三缓存区的数据得到的数据信息也就只有四种情况，而非原有的八种。由于减少了数据信息的出现情况，在同一最大电压区间内的基础上，也就能够为四种数据信息划分更大的电压区间，增加了其对于数据电压偏移的容错程度，提高了存储数据的可靠性。
参照图4，图4为本申请数据存储方法第二实施例的流程示意图。该方法是对步骤S12的进一步扩展。其包括以下步骤：
S21：将第一缓存区的数据和第二缓存区的数据，进行第一逻辑运算得到中间数据。
根据已写入第一缓存区和第二缓存区的数据，先进行第一次逻辑运算。该逻辑运算可以是同或运算。
S22：将中间数据和第一缓存区的数据，进行第二逻辑运算得到的数据，写入第三缓存区；或将中间数据和第二缓存区的数据，进行第二逻辑运算得到的数据，写入第三缓存区。
将得到的中间数据再与第一缓存区的数据进行第二次逻辑运算，得到写入第三缓存区的数据。该逻辑运算可以是或运算。也可以是将得到的中间数据与第二缓存区的数据进行第二次逻辑运算，将得到的数据写入第三缓存区。
以上述TLC的2-3-2模式为例，写入至第一缓存区的数据为10000111，写入至第二缓存区的数据为11001100，将其进行同或运算得到10110100，将其与第一缓存区数据再进行或运算，得到第三缓存区的数据10110111。则其存储的数据电压最终为四种状态，分别为原本的八种中的111、001、010、101。这最终得到的四种电压状态，其电压区间相隔较远，因此能够为其设定新的数据读取电压。新的读取电压将四种电压状态进行区分，使得新的四种电压区间其区间间隔相比之前增大，因此其对于电压左右偏移的容忍度更高，数据的可靠性增强，数据出错的概率更低。
同理，如果将中间数据与第二缓存区的数据进行或运算，其得到的第三缓存区的数据为11111100。则其存储的数据电压最终为四种状态，分别为原本的八种中的111、011、001、100。其中100的电压区间与其他三个的电压区间相隔较远，其他三个区间依旧相距较近，因此在设定新的数据读取电压后，100所对应的新的电压区间其区间间隔会增大，其对于电压左右偏移的容忍度更高，数据的可靠性增强，数据出错的概率更低，而另外三种电压区间其区间间隔可能不会相差很大，其数据可靠性不会有太大浮动。
因此，对于进行逻辑运算的运算过程，需要考虑使得最终得到的四个电压状态其原本的电压区间是较为均匀地分布与整个最大电压区间中，这样能够使得四种新的电压状态的区间间隔都能够在一定程度上增大，而不是仅仅只有其中的个别区间能够有明显的增大，从而使得存储的所有数据其可靠性都能得到提高，而不是其中的个别数据。
参照图5，图5为本申请数据存储方法第三实施例的流程示意图。该方法是对上述实施例的进一步扩展。其包括以下步骤：
S31：在第一缓存区写入数据之后，将第一缓存区的数据复制到第三缓存区。
在TLC的页缓存器中，具有三层的页缓存结构，每一页缓存都对应缓存一个比特位的数据。在进行上述逻辑运算的过程中，在第一缓存区，相当于lower page buffer，存储了最低位的比特位数据时，将第一缓存区的数据复制写入至第三缓存区。
S32：在第二缓存区写入数据之后，将第三缓存区的数据与第二缓存区数据，进行第一逻辑运算得到中间数据，并将中间数据写入第三缓存区。
在第二缓存区存储了第二位的比特为数据时，将此时第三缓存区中存储的第一缓存区的数据与第二缓存区的数据进行逻辑运算。该逻辑运算可以是同或运算。运算后得到中间数据，以中间数据更新第三缓存区中写入的第一缓存区数据。
S33：将第三缓存区的数据与第一缓存区的数据，进行第二逻辑运算得到的数据，写入第三缓存区。
将中间数据写入第三缓存区后，再次与第一缓存区中的缓存数据进行逻辑运算。该逻辑运算可以是或运算。得到的数据为写入第三缓存区的最终数据，以其更新中间数据写入至第三缓存区中。
在数据都写入缓存区后，将其一起编写至存储单元中。
该逻辑运算都是能够依靠页缓存器自身的逻辑运算能力实现的，无需占用主控的计算资源，能够节省系统的算力。
参照图6，图6为本申请数据存储方法第四实施例的流程示意图。
该方法是步骤S13的进一步扩展。其包括以下步骤：
S41：根据页缓存器缓存的第一数据信息，确定相对应的区间电压信号。
在对第一缓存区、第二缓存区的数据进行逻辑运算得到第三缓存区的数据之后，其对应的能够得到四种电压状态数据，而这四种电压状态数据即缓存器目前存储的数据信息。
在上述实施例中，将第一缓存区的数据与第二缓存区的数据进行同或运算得到中间数据，再将中间数据与第一缓存区的数据进行或运算得到第三缓存区的数据，最终其得到的四种电压状态数据为111、100、010、101。按图1的示意，该四种电压状态数据对应的电压区间为从左往右数的第一区间、第三区间、第五区间和第八区间。其对应的电压信号为read level1、其划分第一区间，read level2和3、其划分第三区间，read level4和5、其划分第五区间，read level7、其划分第八区间。
S42：根据对应的区间电压信号，将第一数据信息写入存储单元。
确定了缓存的数据信息后，能够获取到该数据信息对应的区间电压信号，将数据按照其对应的电压区间信号，写入至存储单元中。111对应的存储至存储单元中的写入电压小于read level1或不写入，100对应的存储至存储单元中的写入电压处于read level2和3之间，010对应的存储至存储单元中的写入电压处于read level4和5之间，101对应的存储至存储单元中的写入电压大于read level7。
参照图7，图7为本申请数据存储方法第五实施例的流程示意图。该方法是上述实施例的进一步扩展。其包括以下步骤：
S51：确定3比特位数据对应的8个电压区间。
在TLC的存储模式中，一个存储单元能够存储3个比特位，对应八种状态数据，其各自占据一电压区间以便于读取时根据电压区间的临界电压对其进行区分。8个电压区间由7个临界电压值确定。在上述实施例中，7个临界电压为read level1-7。
S52：确定由第一缓存区、第二缓存区和第三缓存区确定的4个电压区间。
参照图8，图8为本申请确定逻辑运算后的读取电压区间的示意图。在进行逻辑运算之后，八种状态数据仅会保留其中的四种。例如，经过上述实施例的逻辑运算后，仅保留了111、100、010、101，其对应第一、第三、第五、第八的电压区间。而为了增大该数据的可靠性，需要为其确定新的读取电压，也就要为其划分新的电压区间，以对保留下的四种电压状态进行区分。该4个电压区间由3个临界电压值确定。
通过采用7个临界电压值中的一个和相应的偏移量，分别表示3个临界电压值。在确定四种保留的状态数据对应的电压区间后，相应的确定其各自的临界电压。在上述实施例中，第一、第三、第五、第八的电压区间对应了read level1、2、3、4、5、7六种临界电压。为了使得每种状态数据的可靠性都能得到有效的提升，将111、100的新的临界电压确定为第一第三电压区间的中间，即read level 1、2的中间电压，其在read level1的基础上，增加read level 1、2差值的一半即可得到，或在read level2的基础上，减去read level 1、2差值的一半。同理，将100、010的新的临界电压确定为第三第五电压区间的中间，即readlevel 3、4的中间电压，可在read level3的基础上增加偏移值或read level4的基础上减少偏移值得到。将010、101的新的临界电压确定为第五第八电压区间的中间，即read level5、7的中间电压，可在read level5的基础上增加偏移值或read level7的基础上减少偏移值得到。其确定的新的临界电压不一定是处于两基础临界电压的正中间，其可以根据实际情况进行调整。只是将新的临界电压确定于两基础电压的正中间能够尽可能最大程度地提升每个数据的可靠性。
参照图9，图9为本申请数据存储方法第六实施例的流程示意图。该方法是对上述实施例的进一步扩展。其包括以下步骤：
S61：将存储单元中的电压信息与4个电压区间进行比较，以读取存储单元中存储的第一数据信息。
在将缓存区的数据存储至存储单元后，在进行数据读取时，依照上述实施例确定的新的临界电压值进行读取。
参照图10，图10为本申请数据存储方法第七实施例的流程示意图。该方法是第一实施例的进一步扩展。其包括以下步骤：
S71：在页缓存器的第四缓存区写入数据。
第四缓存区写入的数据由第一缓存区的数据、第二缓存区的数据和第三缓存区的数据中的任意两者利用页缓存器的计算资源经过逻辑运算得到，第一缓存区、第二缓存区、第三缓存区和第四缓存区的数据确定第二数据信息。在上述实施例的基础上，在写入第一缓存区以及第二缓存区的数据后，通过对第一缓存区以及第二缓存区的数据进行逻辑运算，得到第三缓存区的数据。再进一步，通过对第一缓存区、第二缓存区、第三缓存区中任意两者的数据再次进行逻辑运算得到第四缓存区的数据。
在QLC的存储单元中，每一存储单元可存储4个比特位的数据信息。其对应十六中电压状态，具有十六个电压区间，通过十五个临界电压值进行区分。其页缓存器具有四层结构，每一页缓存对应一个比特位的数据。写入时从最低位的比特位依次进行写入。
进行逻辑运算得到第三缓存区的数据的过程能够参照上述实施例的描述，例如，在写入第一缓存区的数据后，将第一缓存区的数据复制于第三缓存区中，在写入第二缓存区的数据后，将第三缓存区中的数据与第二缓存区中的数据进行逻辑运算。该运算可以是同或运算。运算后得到中间数据，以中间数据更新第三缓存区中写入的第一缓存区数据。将中间数据写入第三缓存区后，再次与第一缓存区中的缓存数据进行逻辑运算。该逻辑运算可以是或运算。得到的数据为写入第三缓存区的最终数据，以其更新中间数据写入至第三缓存区中。
在通过逻辑运算得到第四缓存区的过程后，其对应保留了四种电压状态数据，其对应原本的十六种电压数据中的四种。为了使得四种电压状态数据的可靠性增强，需要对四种电压状态确定更大的新的电压区间。为了使得四种电压状态的可靠性都能够得到一定程度而定提高，而不仅仅是其中的个别数据，因此需要使得最终得到的四种电压状态数据原本对应的电压区间较为均匀地分布在整个最大电压区间中，这样新的电压区间相比于之前的电压区间都能够有明显的增大。具体的运算逻辑可参照上述实施例中提供的思路，在此不再赘述。
该逻辑运算都是能够依靠页缓存器自身的逻辑运算能力实现的，无需占用主控的计算资源，能够节省系统的算力。
在实际应用过程中，第一缓存区、第二缓存区、第三缓存区、第四缓存区可以是设置的所有缓存区中的任意一个。第一、第二、第三、第四并不对缓存区的位置进行限定，仅表示各缓存区之间的位置不同。
S72：将页缓存器缓存的第二数据信息写入存储单元。
缓存器中数据写入完成后，将缓存的第二数据信息写入至存储单元。第二数据信息由同一电压区间下对应的第一缓存区、第二缓存区、第三缓存区以及第四缓存区写入的数据确定的。数据写入至存储单元即完成对该数据的存储。
参照图11，图11为本申请数据存储法第八实施例的流程示意图。
该方法是步骤S72的进一步扩展。其包括以下步骤：
S81：根据页缓存器缓存的第二数据信息，确定相对应的区间电压信号。
在对第一缓存区、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，再次进行逻辑运算得到第四缓存区的数据之后，其对应的能够得到四种电压状态数据，而这四种电压状态数据即缓存器目前存储的数据信息。
在确定四种电压状态数据后，能够进一步确定其原本电压区间，以及电压区间的临界电压值。确定步骤可参照上述实施例，在此不再赘述。
S82：根据对应的区间电压信号，将第二数据信息写入存储单元。
根据确定的缓存数据，确定其电压区间和临界电压值。以区间电压为基础向存储单元进行数据的写入。对应的数据信息写入至存储单元中的电压处于其对应的电压区间内。具体可参照上述实施例步骤S42的描述，在此不再赘述。
参照图12，图12为本申请数据存储方法第九实施例的流程示意图。该方法是上述实施例的进一步扩展。其包括以下步骤：
S91：确定4比特位数据对应的16个电压区间。
在QLC的存储模式中，一个存储单元能够存储4个比特位，对应十六中状态数据，其各自占据一电压区间以便读取时根据电压区间的邻接电压对其进行区分。16个电压区间由15个临界电压值确定。15个临界电压值为read level1-15。
S92：确定由第一缓存区、第二缓存区、第三缓存区和第四缓存区确定的4个电压区间。
在进行逻辑运算之后，十六种状态数据仅会保留其中的四种。例如，假设在经过逻辑运算后，保留的四种电压状态数据对应的电压区间为第一区间、第五区间、第十区间、第十六区间。而为了增大该数据的可靠性，需要为其确定新的读取电压，也就要为其划分新的电压区间，以对保留下的四种电压状态进行区分。该4个电压区间由3个临界电压值确定。
通过采用15个临界电压值中的一个和相应的偏移量，分别表示3个临界电压值。在确定四种保留的状态数据对应的电压区间后，相应的确定其各自的临界电压。假设保留的是第一、第五、第十、第十六的电压区间，第一、第五、第十、第十六的电压区间对应了readlevel1、4、5、9、10、15六种临界电压。为了使得每种状态数据的可靠性都能得到有效的提升，将第一个新的临界电压确定为第一与第五电压区间的中间，即read level 1、4的中间电压，其在read level1的基础上，增加read level 1、4差值的一半即可得到，或在readlevel4的基础上，减去read level1、4差值的一半。同理，将第二个新的临界电压确定为第五与第十电压区间的中间，即read level 5、9的中间电压，可在read level5的基础上增加偏移值或read level9的基础上减少偏移值得到。将第三个新的临界电压确定为第十与第十六电压区间的中间，即read level 10、15的中间电压，可在read level10的基础上增加偏移值或read level15的基础上减少偏移值得到。其确定的新的临界电压不一定是处于两基础临界电压的正中间，其可以根据实际情况进行调整。只是将新的临界电压确定于两基础电压的正中间能够尽可能最大程度地提升每个数据的可靠性。
参照图13，图13为本申请数据存储方法第十实施例的流程示意图。该方法是上述实施例的进一步扩展。其包括以下步骤：
S101：将存储单元中的电压信息与4个电压区间进行电压比较，以读取存储单元中存储的第二数据信息。
在将缓存区的数据存储至存储单元后，在进行读取时，依照上述确定的新的临界电压值对数据进行读取。
在上述实施例的基础上，能够想到，在QLC的存储单元中，根据原有临界电压值进行第一缓存区，第二缓存区、第三缓存区的数据的写入，然后通过逻辑运算得到八种电压状态数据，使得八种电压状态的数据均匀地分布于整个电压区间中。进一步地，根据八种电压状态数据对应的原有电压区间以及临界电压值，确定新的八个电压区间以及对应的七个临界电压值。新的七个临界电压值可以是在八种电压状态数据对应的临界电压值的基础上得到的。将缓存器中存储的数据信息存储至存储单元后，通过新的七个临界电压值对存储单元进行读取。该种实施例的方法也在本申请的保护范围内。
如图14所示，图14为本申请数据存储方法第十一实施例的流程示意图。其包括以下步骤：
S111：在页缓存器的第一缓存区、第二缓存区、第三缓存区写入数据。
在QLC的存储单元中，按照原有的存储写入流程，按照原本的read level电压值将第一缓存区、第二缓存区以及第三缓存区的数据写入。
S112：在第四缓存区写入数据。
第四缓存区写入的数据由第一缓存区的数据、第二缓存区的数据、第三缓存区的数据中任意两者利用页缓存器的计算资源经过逻辑运算得到。第一缓存区、第二缓存区、第三缓存区和第四缓存区的数据确定第三数据信息。
S113：将页缓存器存储的第三数据信息写入存储单元。
缓存器中数据写入完成之后，将最终得到的数据写入至存储单元中以完成数据存储。
在实际应用过程中，第一缓存区、第二缓存区、第三缓存区、第四缓存区可以是设置的所有缓存区中的任意一个。第一、第二、第三、第四并不对缓存区的位置进行限定，仅表示各缓存区之间的位置不同。
如图15所示，图15为本申请数据存储方法第十二实施例的流程示意图。其是对步骤S113的进一步扩展。其包括以下步骤：
S121：根据页缓存器缓存的第三数据信息，确定相对应的区间电压信号。
在写入了第一缓存区、第二缓存区、第三缓存区的数据后，利用页缓存器的计算资源经过逻辑运算得到第四缓存区的数据，使得最终能够得到八种电压状态数据，而这八中状态数据为目前缓存器所能存储的数据信息。
在确定八种电压状态数据后，能够进一步确定其原本电压区间，以及电压区间的临界电压值。确定步骤可参照上述实施例，在此不再赘述。
S122：根据对应的区间电压信号，将第三数据信息写入存储单元。
根据确定的缓存数据，确定其电压区间和临界电压值。以区间电压为基础向存储单元进行数据的写入。对应的数据信息写入至存储单元中的电压处于其对应的电压区间内。可参照上述实施例，在此不再赘述。
参照图16，图16为本申请数据存储方法第十三实施例的流程示意图。其是上述实施例的进一步扩展。其包括以下步骤：
S131：确定4比特位数据对应的16个电压区间。
在QLC的存储模式中，一个存储单元能够存储4个比特位，对应十六中状态数据，其各自占据一电压区间以便读取时根据电压区间的邻接电压对其进行区分。16个电压区间由15个临界电压值确定。15个临界电压值为read level1-15。
S132：确定由第一缓存区、第二缓存区、第三缓存区和第四缓存区确定的8个电压区间。
在进行逻辑运算之后，十六种状态数据仅会保留其中的八种。例如，假设在经过逻辑运算后，保留的八种电压状态数据对应的电压区间为第一区间、第三区间、第五区间、第七区间、第九区间、第十一区间、第十三区间、第十六区间。而为了增大该数据的可靠性，需要为其确定新的读取电压，也就要为其划分新的电压区间，以对保留下的八种电压状态进行区分。该8个电压区间由7个临界电压值确定。
通过采用15个临界电压值中的一个和相应的偏移量，分别表示7个临界电压值。在确定八种保留的状态数据对应的电压区间后，相应的确定其各自的临界电压。假设保留的区间中存在第一区间、第三区间、第五区间，而第三区间对应的临界电压为read level2、3，第一区间对应read level1，第五区间对应read level4、5，则第一个新临界电压为第一区间和第三区间的中间，可以是read level1、2的中间电压，其在read level1的基础上，增加read level 1、2差值的一半即可得到，或在read level4的基础上，减去read level 1、2差值的一半。其他新的临界电压参照上述描述进行确定。其确定的新的临界电压不一定是处于两基础临界电压的正中间，其可以根据实际情况进行调整。只是将新的临界电压确定于两基础电压的正中间能够尽可能最大程度地提升每个数据的可靠性。
参照图17，图17为本申请数据存储方法第十四实施例的流程示意图。其是对上述实施例的进一步扩展，其包括以下步骤：
S141：将存储单元中的电压信息与8个电压区间进行电压比较，以读取存储单元中存储的第三数据信息。
在将缓存区的数据存储至存储单元后，在进行读取时，依照上述确定的8个新的临界电压值对数据进行读取。
在上述实施例的基础上，进一步地，对于一个存储单元中能够存储多个比特位信息的存储装置，通过上述在页缓存器中的逻辑运算使得一个存储单元中存储的比特位信息减少，但数据可靠性增加的技术方案都处于本申请的保护范围中。
如图18所示，图18为本申请存储装置一实施例的结构示意图。
该存储装置包括处理器110、存储器120。
处理器110控制存储装置的操作，处理器110还可以称为CPU(Central ProcessingUnit，中央处理单元)。处理器110可能是一种集成电路芯片，具有信号序列的处理能力。处理器110还可以是通用处理器、数字信号序列处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
存储器120存储处理器110工作所需要的指令和程序数据。
处理器110用于执行指令以实现本申请前述数据存储方法的任一实施例及可能的组合所提供的方法。
上述存储装置可以为TLC/QLC NAND FLASH存储器。
如图19所示，图19为本申请计算机可读存储装置一实施例的结构示意图。
本申请可读存储装置一实施例包括存储器210，存储器210存储有程序数据，该程序数据被执行时实现本申请数据存储方法任一实施例及可能的组合所提供的方法。
存储器210可以包括U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟等可以存储程序指令的介质，或者也可以为存储有该程序指令的服务器，该服务器可将存储的程序指令发送给其他设备运行，或者也可以自运行该存储的程序指令。
综上所述，本申请在确定了第一、第二缓存区数据的基础上，不使用临界电压值继续进行第三缓存区数据的确定，而是通过对第一、第二缓存区的数据进行逻辑运算得到第三缓存区的数据，由于缓存数据存在0或1两种，每一缓存区存储一个比特位数据信息的缓存数据，因此通过现有技术使用临界电压值确定第一、第二、第三缓存数据的话会得到八种数据信息，本申请中通过对已确定的第一第二缓存区的数据进行运算得到第三缓存区数据，也就使得第三缓存区的数据情况是与第一第二缓存区的四种状态数据对应，则最终基于第一、第二、第三缓存区的数据得到的数据信息也就只有四种情况，而非原有的八种。由于减少了数据信息的出现情况，在同一最大电压区间内的基础上，也就能够为四种数据信息划分更大的电压区间，增加了其对于数据电压偏移的容错程度，提高了存储数据的可靠性。进一步地，通过也缓存器中的逻辑运算功能实现逻辑运算的运算过程，无需借用上层的计算资源，节约了系统算力。
在本申请所提供的几个实施方式中，应该理解到，所揭露的方法以及设备，可以通过其它的方式实现。例如，以上所描述的设备实施方式仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施方式方案的目的。
另外，在本申请各个实施方式中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
上述其他实施方式中的集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本申请各个实施方式所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，RandomAccess Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (18)

1.一种数据存储方法，其特征在于，所述方法包括：
在页缓存器的第一缓存区和第二缓存区写入数据；
在所述页缓存器的第三缓存区写入数据；其中，所述第三缓存区写入的数据由所述第一缓存区的数据和所述第二缓存区的数据利用所述页缓存器的计算资源经过逻辑运算得到，所述第一缓存区、所述第二缓存区和所述第三缓存区的数据确定第一数据信息；
将所述页缓存器缓存的所述第一数据信息写入存储单元。
2.根据权利要求1所述的方法，其特征在于，所述在所述页缓存器的第三缓存区写入数据包括：
将所述第一缓存区的数据和所述第二缓存区的数据，进行第一逻辑运算得到中间数据；
将所述中间数据和所述第一缓存区的数据，进行第二逻辑运算得到的数据，写入所述第三缓存区；或
将所述中间数据和所述第二缓存区的数据，进行第二逻辑运算得到的数据，写入所述第三缓存区。
3.根据权利要求2所述的方法，其特征在于，所述将所述第一缓存区的数据和所述第二缓存区的数据，进行第一逻辑运算得到中间数据包括：
在所述第一缓存区写入数据之后，将所述第一缓存区的数据复制到所述第三缓存区；
在所述第二缓存区写入数据之后，将所述第三缓存区的数据与所述第二缓存区的数据，进行第一逻辑运算得到中间数据，并将所述中间数据写入所述第三缓存区；
所述将所述中间数据和所述第一缓存区的数据，进行第二逻辑运算得到的数据，写入所述第三缓存区，包括：
将所述第三缓存区的数据与所述第一缓存区的数据，进行第二逻辑运算得到的数据，写入所述第三缓存区。
4.根据权利要求2或3所述的方法，其特征在于，
所述第一逻辑运算为同或逻辑运算，所述第二逻辑运算为或逻辑运算。
5.根据权利要求1所述的方法，其特征在于，所述将所述页缓存器缓存的所述第一数据信息写入存储单元包括：
根据所述页缓存器缓存的所述第一数据信息，确定相对应的区间电压信号；
根据对应的所述区间电压信号，将所述第一数据信息写入存储单元。
6.根据权利要求5所述的方法，其特征在于，所述方法还包括：
确定3比特位数据对应的8个电压区间，所述8个电压区间由7个临界电压值确定；以及
确定由所述第一缓存区、所述第二缓存区和所述第三缓存区确定的4个电压区间，所述4个电压区间由3个临界电压值确定；
其中，采用所述7个临界电压值中的一个和相应的偏移量，分别表示所述3个临界电压值。
7.根据权利要求6所述的方法，其特征在于，所述方法还包括：
将所述存储单元中的电压信息与所述4个电压区间进行比较，以读取所述存储单元中存储的所述第一数据信息。
8.根据权利要求1所述的方法，其特征在于，所述方法还包括：
在所述页缓存器的第四缓存区写入数据；其中，所述第四缓存区写入的数据由所述第一缓存区的数据、所述第二缓存区的数据和所述第三缓存区的数据中的任意两者利用所述页缓存器的计算资源经过逻辑运算得到，所述第一缓存区、所述第二缓存区、所述第三缓存区和所述第四缓存区的数据确定第二数据信息；
将所述页缓存器缓存的所述第二数据信息写入存储单元。
9.根据权利要求8所述的方法，其特征在于，所述将所述页缓存器缓存的所述第二数据信息写入存储单元包括：
根据所述页缓存器缓存的所述第二数据信息，确定相对应的区间电压信号；
根据对应的所述区间电压信号，将所述第二数据信息写入存储单元。
10.根据权利要求9所述的方法，其特征在于，所述方法还包括：
确定4比特位数据对应的16个电压区间，所述16个电压区间由15个临界电压值确定；以及
确定由所述第一缓存区、所述第二缓存区、所述第三缓存区和所述第四缓存区确定的4个电压区间，所述4个电压区间由3个临界电压值确定；
其中，采用所述15个临界电压值中的一个和相应的偏移量，分别表示所述3个临界电压值。
11.根据权利要求10所述的方法，其特征在于，所述方法还包括：
将所述存储单元中的电压信息与所述4个电压区间进行电压比较，以读取所述存储单元中存储的所述第二数据信息。
12.根据权利要求1所述的方法，其特征在于，所述在页缓存器的第一缓存区和第二缓存区写入数据之后包括：
在所述页缓存器的所述第三缓存区写入数据；
在所述第四缓存区写入数据；其中，所述第四缓存区写入的数据由所述第一缓存区的数据、所述第二缓存区的数据、所述第三缓存区的数据中任意两者利用所述页缓存器的计算资源经过逻辑运算得到，所述第一缓存区、所述第二缓存区、所述第三缓存区和所述第四缓存区的数据确定第三数据信息；
将所述页缓存器存储的第三数据信息写入存储单元。
13.根据权利要求12所述的方法，其特征在于，所述将所述页缓存器存储的第三数据信息写入存储单元包括：
根据所述页缓存器缓存的所述第三数据信息，确定相对应的区间电压信号；
根据对应的所述区间电压信号，将所述第三数据信息写入存储单元。
14.根据权利要求13所述的方法，其特征在于，所述方法还包括：
确定4比特位数据对应的16个电压区间，所述16个电压区间由15个临界电压值确定；以及
确定由所述第一缓存区、所述第二缓存区、所述第三缓存区和所述第四缓存区确定的8个电压区间，所述8个电压区间由7个临界电压值确定；
其中，采用所述15个临界电压值中的一个和相应的偏移量，分别表示所述8个临界电压值。
15.根据权利要求14所述的方法，其特征在于，所述方法还包括：
将所述存储单元中的电压信息与所述8个电压区间进行电压比较，以读取所述存储单元中存储的所述第三数据信息。
16.一种存储装置，其特征在于，包括存储器和处理器，所述存储器用于存储程序数据，所述程序数据能够被所述处理器执行，以实现如权利要求1-15中任一项所述的方法。
17.根据权利要求16所述的存储装置，其特征在于，所述存储装置为TLC/QLC NANDFLASH存储器。
18.一种计算机可读存储装置，其特征在于，存储有程序数据，能够被处理器执行，以实现如权利要求1-15中任一项所述的方法。
CN202210551097.XA 2022-05-18 2022-05-18 数据存储方法、存储装置及计算机可读存储装置 Active CN115469799B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210551097.XA CN115469799B (zh) 2022-05-18 2022-05-18 数据存储方法、存储装置及计算机可读存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210551097.XA CN115469799B (zh) 2022-05-18 2022-05-18 数据存储方法、存储装置及计算机可读存储装置

Publications (2)

Publication Number Publication Date
CN115469799A true CN115469799A (zh) 2022-12-13
CN115469799B CN115469799B (zh) 2023-12-15

Family

ID=84365221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210551097.XA Active CN115469799B (zh) 2022-05-18 2022-05-18 数据存储方法、存储装置及计算机可读存储装置

Country Status (1)

Country Link
CN (1) CN115469799B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170255514A1 (en) * 2016-03-01 2017-09-07 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
CN109753480A (zh) * 2018-12-28 2019-05-14 上海新储集成电路有限公司 一种片上系统及其数据读写处理方法
CN110597555A (zh) * 2019-08-02 2019-12-20 北京航空航天大学 非易失性存内计算芯片及其运算控制方法
CN111625188A (zh) * 2020-05-19 2020-09-04 合肥康芯威存储技术有限公司 一种存储器及其数据写入方法与存储系统
CN111965406A (zh) * 2020-07-13 2020-11-20 南京南瑞继保工程技术有限公司 一种电网故障录波方法及装置
CN112885386A (zh) * 2021-03-11 2021-06-01 中国科学院微电子研究所 存储器控制方法、装置及铁电存储器
CN114356221A (zh) * 2021-12-07 2022-04-15 广州致存科技有限责任公司 数据写入方法、存储设备和存储介质

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170255514A1 (en) * 2016-03-01 2017-09-07 Kabushiki Kaisha Toshiba Semiconductor memory device and memory system
CN109753480A (zh) * 2018-12-28 2019-05-14 上海新储集成电路有限公司 一种片上系统及其数据读写处理方法
CN110597555A (zh) * 2019-08-02 2019-12-20 北京航空航天大学 非易失性存内计算芯片及其运算控制方法
CN111625188A (zh) * 2020-05-19 2020-09-04 合肥康芯威存储技术有限公司 一种存储器及其数据写入方法与存储系统
CN111965406A (zh) * 2020-07-13 2020-11-20 南京南瑞继保工程技术有限公司 一种电网故障录波方法及装置
CN112885386A (zh) * 2021-03-11 2021-06-01 中国科学院微电子研究所 存储器控制方法、装置及铁电存储器
CN114356221A (zh) * 2021-12-07 2022-04-15 广州致存科技有限责任公司 数据写入方法、存储设备和存储介质

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
陈珂;杜智超;叶松;王颀;霍宗亮;: "基于一种NAND闪存页缓存器设计的C/F读取算法研究", 电子学报, vol. 11, no. 11, pages 1 - 7 *

Also Published As

Publication number Publication date
CN115469799B (zh) 2023-12-15

Similar Documents

Publication Publication Date Title
KR100634333B1 (ko) 멀티레벨 메모리를 제공하는 방법, 이 방법을 프로세서기반 시스템으로 하여금 수행하도록 하는 인스트럭션을저장하는 매체를 포함하는 제품 및 멀티레벨 메모리
US7855913B2 (en) Dynamically configurable MLC state assignment
US5963970A (en) Method and apparatus for tracking erase cycles utilizing active and inactive wear bar blocks having first and second count fields
US9251900B2 (en) Data scrambling based on transition characteristic of the data
CN107657982B (zh) 对多级非易失性存储器单元进行编程的方法和存储器装置
US10424383B1 (en) Decoding method and storage controller
US9122590B1 (en) Flash memory read performance
CN112420115B (zh) 一种动态随机存取存储器的故障检测方法
US20150092489A1 (en) Flash memory reference voltage detection with tracking of cross-points of cell voltage distributions using histograms
CN110837477B (zh) 一种基于寿命预测的存储系统损耗均衡方法及装置
WO2022099441A1 (zh) 一种存储介质的读取方法以及相关设备
CN115469799A (zh) 数据存储方法、存储装置及计算机可读存储装置
US9837145B2 (en) Multi-level flash storage device with minimal read latency
EP3404662B1 (en) A method and system for implementing a non-volatile counter using non-volatile memory
WO2005043589A2 (en) Method and system for enhancing the endurance of memory cells
CN118451404A (zh) 针对错误校正的关联计算
CN113419682B (zh) 一种数据处理方法、装置和计算机闪存设备
CN115470052A (zh) 存储芯片的坏块检测方法、检测装置及存储介质
CN113900581B (zh) 存储器装置及其读取方法
CN114625322A (zh) 固件分割管理方法及存储器存储系统
WO2023220976A1 (zh) 数据存储方法、存储装置及可读存储装置
CN113470728A (zh) 纠错能力测试方法、装置、可读存储介质及电子设备
JP3071435B2 (ja) 多ビット一致回路
CN110556150A (zh) 一种存储单元的编程方法、装置、电子设备及存储介质
US11462278B2 (en) Method and apparatus for managing seed value for data scrambling in NAND memory

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant