CN114341768B - 操作模式寄存器 - Google Patents

操作模式寄存器 Download PDF

Info

Publication number
CN114341768B
CN114341768B CN202080060490.8A CN202080060490A CN114341768B CN 114341768 B CN114341768 B CN 114341768B CN 202080060490 A CN202080060490 A CN 202080060490A CN 114341768 B CN114341768 B CN 114341768B
Authority
CN
China
Prior art keywords
memory device
memory
mode
mode register
power consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080060490.8A
Other languages
English (en)
Other versions
CN114341768A (zh
Inventor
A·特罗亚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114341768A publication Critical patent/CN114341768A/zh
Application granted granted Critical
Publication of CN114341768B publication Critical patent/CN114341768B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015—Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045—Read-write mode select circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Dram (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Memory System (AREA)

Abstract

本公开包含与修改存储器中的操作模式相关的设备及方法。实例设备可包含存储器阵列及耦合到所述存储器阵列的控制器，其中所述控制器包含寄存器，所述寄存器经配置以接收模式寄存器写入命令且写入指示其中所述设备相对于正常操作模式具有减少功耗的操作模式的值。

Description

操作模式寄存器
技术领域
本公开大体上涉及存储器装置，且更特定来说，涉及用于修改存储器中的操作模式的设备及方法。
背景技术
存储器装置通常提供为计算机或其它电子装置中的内部半导体集成电路。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器需要电力来维持其数据且包含随机存取存储器(RAM)、动态随机存取存储器(DRAM)及同步动态随机存取存储器(SDRAM)等。非易失性存储器可通过在未供电时保存所存储数据来提供持久性数据且可包含NAND快闪存储器、NOR快闪存储器、只读存储器(ROM)、电可擦除可编程ROM(EEPROM)、可擦除可编程ROM(EPROM)及电阻可变存储器，例如相变随机存取存储器(PCRAM)、电阻式随机存取存储器(RRAM)及磁阻式随机存取存储器(MRAM)等。
存储器还用作各种电子应用的易失性及非易失性数据存储装置。非易失性存储器可用于例如个人计算机、便携式记忆棒、数码相机、手机、例如MP3播放器的便携式音乐播放器、电影播放器及其它电子装置中。存储器单元可布置成阵列，其中阵列用于存储器装置中。
附图说明
图1A是根据本公开的数个实施例的呈包含具有人工智能(AI)加速器的存储器装置的计算系统的形式的设备的框图。
图1B是根据本公开的数个实施例的呈包含具有存储器装置(其具有人工智能(AI)加速器)的存储器系统的计算系统的形式的设备的框图。
图2是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器的框图。
图3A及3B是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器中的数个位的框图。
图4是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置的数个块的框图。
图5是说明根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置中的实例人工智能过程的流程图。
图6是说明根据本公开的数个实施例的用于修改存储器中的操作模式的实例方法的流程图。
具体实施方式
本公开包含与修改存储器中的操作模式相关的设备及方法。存储器装置的操作模式可包含减少功耗模式，其中存储器装置不执行刷新操作且存储器装置的命令接口仅接受将存储器装置置于增加功耗模式(例如正常操作模式)中的命令。实例设备可包含存储器阵列及耦合到存储器阵列的控制器，其中控制器包含寄存器，寄存器经配置以接收模式寄存器写入命令且写入指示其中设备相对于正常操作模式具有减少功耗的操作模式的值。
人工智能(AI)系统通常同时存取若干存储器组件，其会增加功耗。将存储器装置的操作模式修改为减少功耗模式可减少存储器装置的功耗且可减少系统(包含人工智能系统)的总功耗。
修改操作模式可包含通过响应于接收模式寄存器写入命令而将指示操作模式的值写入到控制器上的寄存器来减少存储器装置的功耗及/或增加功耗。控制器可进一步包含可被写入指示执行人工智能操作的值的不同寄存器。人工智能(AI)加速器可使用存储于存储器阵列中的数据来执行人工智能操作。
在本公开的以下详细描述中，参考构成本公开的一部分的附图，且附图中通过说明来展示可如何实践本公开的数个实施例。足够详细地描述这些实施例以使所属领域的一般技术人员能够实践本公开的实施例，且应理解，可利用其它实施例且可在不脱离本公开的范围的情况下进行过程、电及/或结构改变。如本文中使用，标示符“N”指示所标示的数个特定特征可包含于本公开的数个实施例中。
如本文中使用，“数个”某物可指代一或多个此类事物。举例来说，数个存储器装置可指代一或多个存储器装置。另外，本文中尤其关于图式中的参考元件符号使用的例如“N”及“X”的标示符指示所标示的数个特定特征可包含于本公开的数个实施例中。
本文中的图遵循编号惯例，其中首位或前几位数字对应于图式图号且剩余数字识别图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。将了解，本文中的各个实施例中展示的元件可经添加、交换及/或消除以提供本公开的数个额外实施例。另外，图中提供的元件的比例及相对尺度希望说明本公开的各个实施例且不用于意指限制。
图1A是根据本公开的数个实施例的呈包含存储器装置120的计算系统100的形式的设备的框图。如本文中使用，存储器装置120、存储器阵列125-1、…、125-N、存储器控制器122及/或AI加速器124也可单独被视为“设备”。
如图1A中说明，主机102可耦合到存储器装置120。主机102可为膝上型计算机、个人计算机、数码相机、数字记录及回放装置、移动电话、PDA、记忆卡读取器、接口集线器及其它主机系统，且可包含存储器存取装置，例如处理器。所属领域的一般技术人员将了解，“处理器”可意指一或多个处理器，例如并行处理系统、数个协处理器等。
主机102包含用于与存储器装置120通信的主机控制器108。主机控制器108可向存储器装置120发送命令。主机控制器108可与存储器装置120、存储器装置120上的存储器控制器122及/或存储器装置120上的AI加速器124通信以执行AI操作、读取数据、写入数据及/或擦除数据及其它操作。物理主机接口可提供用于在存储器装置120与具有物理主机接口的兼容接收器的主机102之间传递控制、地址、数据及其它信号的接口。举例来说，信号可在例如数据总线及/或地址总线的数个总线上传送于主机102与存储器装置120之间。主机102及存储器装置120可使用一或若干协议通信，包含可提供共享存储器资源的若干装置之间的相干性(例如高速缓存相干性)的一或若干标准化协议。在一些实例中，主机102及存储器装置120使用计算快速链路(CXL)、针对加速器的高速缓存相干互连(CCIX)、Gen-Z、开放相干加速器处理器接口(OpenCAPI)、JEDEC的LPDDRx、JEDEC的NVDIMM-P或外围组件互连快速(PCIe)或此类接口标准的某一组合通信。
存储器装置120可包含控制器122、AI加速器124及存储器阵列125-1、…、125-N。存储器装置120可为低功率双倍数据速率动态随机存取存储器(例如LPDDR5装置)及/或图形双倍数据速率动态随机存取存储器(例如GDDR6装置)及其它类型的装置。存储器阵列125-1、…、125-N可包含数个存储器单元，例如易失性存储器单元(例如DRAM存储器单元及其它类型的易失性存储器单元)及/或非易失性存储器单元(例如RRAM存储器单元及其它类型的非易失性存储器单元)。存储器装置120可向存储器阵列125-1、…、125-N读取及/或写入数据。存储器阵列125-1、…、125-N可存储在对存储器装置120执行的AI操作期间使用的数据。存储器阵列125-1、…、125-N可存储神经网络的输入、输出、权重矩阵及偏置信息及/或由AI加速器用于对存储器装置120执行AI操作的激活功能信息。
主机控制器108、存储器装置120上的存储器控制器122及/或AI加速器124可包含控制电路系统，例如硬件、固件及/或软件。在一或多个实施例中，主机控制器108、存储器控制器122及/或AI加速器124可为耦合到包含物理接口的印刷电路板的专用集成电路(ASIC)。此外，存储器装置120上的存储器控制器122可包含寄存器130。寄存器130可经编程以提供AI加速器执行AI操作的信息。寄存器130可包含任何数目个寄存器。寄存器130可由主机102、存储器控制器122及/或AI加速器124写入及/或读取。寄存器130可提供AI加速器124的输入、输出、神经网络及/或激活功能信息。寄存器130可包含用于选择存储器装置120的操作模式的模式寄存器131。举例来说，AI操作模式可通过将例如0xAA及/或0x2AA的字写入到寄存器131来选择，其抑制存取与存储器装置120的正常操作相关联的寄存器且允许存取与AI操作相关联的寄存器。此外，AI操作模式可使用签名选择，签名使用由存储于存储器装置120中的密钥认证的加密算法。寄存器130还可位于存储器阵列125-1、…、125-N中且可由控制器122存取。
AI加速器124可包含用于执行AI操作的硬件126及/或软件/固件128。硬件126可包含用于执行与AI操作相关联的逻辑运算的加法器/乘法器126。存储器控制器122及/或AI加速器124可从主机102接收命令以执行AI操作。存储器装置120可使用AI加速器124、存储器阵列125-1、…、125-N中的数据及寄存器130中的信息来执行来自主机102的命令中请求的AI操作。举例来说，存储器装置可向主机102报告例如AI操作的信息，例如结果及/或错误信息。可在不使用外部处理资源的情况下执行由AI加速器124执行的AI操作。
存储器阵列125-1、…、125-N可提供存储器系统的主存储器或可贯穿存储器系统用作额外存储器或存储装置。每一存储器阵列125-1、…、125-N可包含数个存储器单元块。存储单元块可用于存储在由存储器装置120执行的AI操作期间使用的数据。举例来说，存储器阵列125-1、…、125-N可包含DRAM存储器单元。实施例不限于特定类型的存储器装置。例如，存储器装置可包含RAM、ROM、DRAM、SDRAM、PCRAM、RRAM、3D XPoint及快闪存储器等。
图1A的实施例可包含未说明以免模糊本公开的实施例的额外电路系统。举例来说，存储器装置120可包含用于通过I/O电路系统锁存通过I/O连接提供的地址信号的地址电路系统。地址信号可由行解码器及列解码器接收及解码以存取存储器阵列125-1、…、125-N。所属领域的技术人员将了解，地址输入连接的数目可取决于存储器阵列125-1、…、125-N的密度及架构。
图1B是根据本公开的数个实施例的呈包含具有存储器装置(其具有人工智能(AI)加速器)的存储器系统的计算系统的形式的设备的框图。如本文中使用，存储器装置120-1、120-2、120-3、120-4及120-X、控制器105及/或存储器系统104也可单独被视为“设备”。
如图1B中说明，主机102可耦合到存储器系统104。主机102可为膝上型计算机、个人计算机、数码相机、数字记录及回放装置、移动电话、PDA、记忆卡读取器、接口集线器及其它主机系统，且可包含存储器存取装置，例如处理器。所属领域的一般技术人员将了解，“处理器”可意指一或多个处理器，例如并行处理系统、数个协处理器等。
主机102包含用于与存储器系统104通信的主机控制器108。主机控制器108可向存储器系统104发送命令。存储器系统104可包含控制器105及存储器装置120-1、120-2、120-3、120-4及120-X。存储器装置120-1、120-2、120-3、120-4及120-X可为上文结合图1A描述的存储器装置120且包含具有用于执行AI操作的硬件及/或软件/固件的AI加速器。主机控制器108可与控制器105及/或存储器装置120-1、120-2、120-3、120-4及120-X通信以执行AI操作、读取数据、写入数据及/或擦除数据及其它操作。物理主机接口可提供用于在存储器系统104与具有物理主机接口的兼容接收器的主机102之间传递控制、地址、数据及其它信号的接口。举例来说，信号可在例如数据总线及/或地址总线的数个总线上传送于主机102与存储器系统104之间。
存储器系统104可包含经由总线121耦合到存储器装置120-1、120-2、120-3及120-4的控制器105。总线121可经配置使得在操作存储器系统的存储器装置的一部分或全部时可消耗总线121的全带宽。举例来说，图1B中展示的四个存储器装置120-1、120-2、120-3及120-4中的两个存储器装置可经配置以在使用总线121的全带宽时操作。控制器105可在选择线117上发送命令，命令可选择存储器装置120-1及120-3用于在特定时段期间(例如同时)操作。控制器105可在选择线119上发送命令，命令可选择存储器装置120-2及120-X用于在特定时段期间(例如同时)操作。在数个实施例中，控制器105可经配置以在选择线117及119上发送命令以选择存储器装置120-1、120-2、120-3及120-4的任何组合。
在数个实施例中，选择线117上的命令可用于选择存储器装置120-1及120-3且选择线119上的命令可用于选择存储器装置120-2及120-4。在执行AI操作期间，可使用选定存储器装置。与AI操作相关联的数据可在总线121上复制及/或传送于选定存储器装置120-1、120-2、120-3及120-4之间。
选择线117可用于修改操作模式以使存储器装置120-1及120-3通电(例如，维持及/或恢复电源)及/或断电(例如，移除电源)，且选择线119可用于修改操作模式以使存储器装置120-2及120-4通电(例如正常操作模式及/或增加功耗模式)及/或断电(例如减少功耗模式)。存储器装置120-1、120-2、120-3及120-4中的一或多者可处于减少功耗模式以控制存储器系统104的功耗。在一些实例中，存储器装置120-1、120-2、120-3及120-4中的一或多者可处于减少功耗模式，其中一或多个存储器装置120-1、120-2、120-3及120-4相对于正常操作模式具有减少功耗以允许更多电力引导到处于正常操作模式及/或增加功耗模式的存储器装置120-1、120-2、120-3及120-4中的一或多者，其中一或多个存储器装置120-2、120-3及120-4相对于减少功耗模式具有增加功耗以执行AI操作。举例来说，主机控制器108及/或存储器系统控制器105可发送模式寄存器写入命令以将存储器装置120-1及120-3的操作模式修改为减少功耗模式以节省电力及/或发送模式寄存器写入命令以将存储器装置120-2及120-4的操作模式修改为正常操作模式及/或增加功耗模式以执行AI操作。在一些实例中，一或多个存储器装置120-1、120-2、120-3及120-4可通过移除电源来置于减少功耗模式。
存储器装置120-1、120-2、120-3及120-4中的一或多者的操作模式可修改为减少功耗模式，其中存储器装置120-1、120-2、120-3及120-4中的一或多者不执行刷新操作及/或命令接口仅接受将存储器装置120-1、120-2、120-3及120-4中的一或多者置于正常操作模式及/或增加功耗模式的命令。举例来说，可至少部分基于使一或多个存储器装置120-1、120-2、120-3及120-4能够接收模式寄存器写入或模式寄存器读取命令的最小功率电平来维持存储器装置的命令/地址总线(例如选择线117及119)的电源。在进入减少功耗模式之前，存储器装置120-1、120-2、120-3及120-4中的一或多者可向不同存储器装置发送数据。不同存储器装置可为存储器装置120-1、120-2、120-3及120-4中的一或多者及/或存储器装置120-X。存储器装置120-X可包含易失性及/或非易失性存储器。举例来说，存储器装置120-X可为非易失性存储器且可在存储器系统及/或存储器装置120-1、120-2、120-3及120-4中的一或多者断电时存储操作系统(OS)数据、应用程序及用户数据。
在数个实施例中，由存储器装置执行的应用程序可包含AI操作。响应于一或多个存储器装置120-1、120-2、120-3及120-4在执行AI操作时进入减少功耗模式，可暂停AI操作且可将来自AI操作的数据发送到存储器装置120-X及/或一或多个存储器装置120-1、120-2、120-3及120-4。当一或多个存储器装置120-1、120-2、120-3及120-4恢复到正常操作模式及/或增加功耗模式时，来自AI操作的数据可发回到一或多个存储器装置120-1、120-2、120-3及120-4且AI操作可从其暂停位置继续。
在一些实例中，可在一或多个存储器装置120-1、120-2、120-3及120-4进入减少功耗模式之前完成AI操作。一或多个存储器装置120-1、120-2、120-3及120-4可进入减少功耗模式，及/或除输出AI操作之外，一或多个存储器装置120-1、120-2、120-3及120-4可进入减少功耗模式。举例来说，可刷新输出直到从一或多个存储器装置120-1、120-2、120-3及120-4读取输出。一旦从一或多个存储器装置120-1、120-2、120-3及120-4读取输出，则包含输出的一或多个存储器装置120-1、120-2、120-3及120-4可进入减少功耗模式。
存储器装置120-1、120-2、120-3及120-4中的一或多者可向在执行人工智能(AI)操作的存储器装置120-1、120-2、120-3及120-4中的一或多者发送用于执行AI操作的AI数据。在一些实例中，响应于存储器装置120-1、120-2、120-3及120-4中的一或多者进入减少功耗模式，可将用于执行AI操作的AI数据发送到不同存储器装置以执行AI操作。举例来说，响应于存储器装置120-2进入减少功耗模式，可将AI操作及/或AI数据发送到存储器装置120-1以执行AI操作。响应于存储器装置120-2进入减少功耗模式，可将与AI数据无关的其它数据发送到不同存储器装置，例如存储器装置120-X。在一些实例中，响应于在执行AI操作的一或多个存储器装置120-1、120-2、120-3及120-4完成AI操作，处于减少功耗模式的存储器装置120-1、120-2、120-3及120-4中的一或多者可处于正常操作模式及/或增加功耗模式。
图2是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器的框图。寄存器230可为AI寄存器且包含输入信息、输出信息、神经网络信息及/或激活功能信息及其它类型的信息用于由存储器装置的AI加速器、控制器及/或存储器阵列(例如图1中的AI加速器124、存储器控制器122及/或存储器阵列125-1、…、125-N)使用。寄存器可基于来自主机、AI加速器及/或控制器(例如图1中的主机102、AI加速器124、存储器控制器122)的命令来读取及/或写入。
寄存器232-0可定义与存储器装置的AI模式相关联的参数。寄存器232-0中的位可起始AI操作，重新起始AI操作，指示寄存器中的内容有效，从寄存器清除内容，及/或从AI模式退出。
寄存器232-1、232-2、232-3、232-4及232-5可定义在AI操作中使用的输入大小、在AI操作中使用的输入数目及在AI操作中使用的输入的起始地址及结束地址。寄存器232-7、232-8、232-9、232-10及232-11可定义AI操作的输出大小、AI操作中的输出数目及AI操作的输出的起始地址及结束地址。
寄存器232-12可用于启用在AI操作期间使用的输入库、神经元库、输出库、偏置库、激活功能及临时库的使用。
寄存器232-13、232-14、232-15、232-16、232-17、232-18、232-19、232-20、232-21、232-22、232-23、232-24及232-25可用于定义在AI操作期间使用的神经网络。寄存器232-13、232-14、232-15、232-16、232-17、232-18、232-19、232-20、232-21、232-22、232-23、232-24及232-25可定义在AI操作期间使用的神经网络的神经元及/或层的大小、数目及位置。
寄存器232-26可启用AI加速器的调试/保持模式及在AI操作的层处观察到的输出。寄存器232-26可指示应在AI操作期间应用激活且AI操作可在AI操作中向前步进(例如，执行AI操作中的下一步骤)。寄存器232-26可指示层的输出所在的临时块有效。临时块中的数据可由存储器装置上的主机及/或控制器改变，使得随着AI操作向前步进，经改变数据可在AI操作中使用。寄存器232-27、232-28及232-29可定义其中调试/保持模式将停止AI操作、改变神经网络的内容及/或观察层的输出的层。
寄存器232-30、232-31、232-32及232-33可定义在AI操作中使用的临时库的大小及在AI操作中使用的临时库的起始地址及结束地址。寄存器232-30可定义在AI操作中使用的第一临时库的起始地址及结束地址，且寄存器232-33可定义在AI操作中使用的第一临时库的起始地址及结束地址。寄存器232-31及232-32可定义在AI操作中使用的临时库的大小。
寄存器232-34、232-35、232-36、232-37、232-38及232-39可与在AI操作中使用的激活功能相关联。寄存器232-34可启用激活功能块的使用，启用每一神经元的激活功能、每一层的激活功能的使用，且启用外部激活功能的使用。寄存器232-35可定义激活功能的位置的起始地址及结束地址。寄存器232-36、232-37、232-38及232-39可定义激活功能及/或自定义激活功能的输入(例如x轴)及输出(例如y轴)的分辨率。
寄存器232-40、232-41、232-42、232-43及232-44可定义在AI操作中使用的偏置值的大小、在AI操作中使用的偏置值的数目及在AI操作中使用的偏置值的起始地址及结束地址。
寄存器232-45可提供AI计算的状态信息且提供调试/保持模式信的息。寄存器232-45可启用调试/保持模式，指示AI加速器在执行AI操作，指示应使用AI加速器的全部能力，指示仅应进行AI操作的矩阵计算，及/或指示AI操作可进行到下一神经元及/或层。
寄存器232-46可提供有关AI操作的错误信息。寄存器232-46可指示在AI操作的序列中存在错误、在AI操作的算法中存在错误、在ECC无法校正的数据页中存在错误及/或在ECC能够校正的数据页中存在错误。
寄存器232-47可指示在AI操作中使用的激活功能。寄存器232-47可指示可在AI操作中使用数个预定义激活功能中的一者及/或可在AI操作中使用位于块中的自定义激活功能。
寄存器232-48、232-49及232-50可指示其中执行AI操作的神经元及/或层。如果错误在AI操作期间发生，那么寄存器232-48、232-49及232-50可指示其中发生错误的神经元及/或层。
寄存器232-51可修改存储器装置的操作模式。存储器装置控制器可经启用以通过在寄存器232-51中写入指示操作模式的值来修改操作模式。举例来说，操作模式可为减少功耗模式、增加功耗模式及/或正常操作模式。
图3A及3B是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置上的数个寄存器中的数个位的框图。每一寄存器332-0、…、332-50可包含用于指示与执行AI操作相关联的信息的数个位，位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7。
寄存器332-0可定义与存储器装置的AI模式相关联的参数。寄存器332-0的位334-5可为读取/写入位且可指示当编程为1b时，AI操作的详尽阐述可在开始时重新起始360。一旦AI操作重新起始，则寄存器332-0的位334-5可复位为0b。寄存器332-0的位334-4可为读取/写入位且可指示当编程为1b时，AI操作的详尽阐述可起始361。一旦AI操作起始，则寄存器332-0的位334-4可复位为0b。
寄存器332-0的位334-3可为读取/写入位且可指示AI寄存器的内容在编程为1b时有效362及在编程为0b时无效。寄存器332-0的位334-2可为读取/写入位且可指示AI寄存器的内容将在编程为1b时清除363。寄存器332-0的位334-1可为只读位且可指示AI加速器在使用中364且在编程为1b时执行AI操作。寄存器332-0的位334-0可为只写位且可指示当编程为1b时，存储器装置将退出365AI模式。
寄存器332-1、332-2、332-3、332-4及332-5可定义在AI操作中使用的输入大小、在AI操作中使用的输入数目及在AI操作中使用的输入的起始地址及结束地址。寄存器332-1及332-2的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义在AI操作中使用的输入的大小366。输入的大小可根据位的数目及/或输入的类型(例如浮点、整数及/或双精度及其它类型)指示输入的宽度。寄存器332-3及332-4的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可指示在AI操作中使用的输入的数目367。寄存器332-5的位334-4、334-5、334-6及334-7可指示在AI操作中使用的输入的存储器阵列中的块的起始地址368。寄存器332-5的位334-0、334-1、334-2及334-3可指示在AI操作中使用的输入的存储器阵列中的块的结束地址369。如果起始地址368及结束地址369是相同地址，那么针对AI操作仅指示一个输入块。
寄存器332-7、332-8、332-9、332-10及332-11可定义AI操作的输出大小、AI操作中的输出数目及AI操作的输出的起始地址及结束地址。寄存器332-7及332-8的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义在AI操作中使用的输出的大小370。输出的大小可根据位的数目及/或输出的类型(例如浮点、整数及/或双精度及其它类型)指示输出的宽度。寄存器332-9及332-10的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可指示在AI操作中使用的输出的数目371。寄存器332-11的位334-4、334-5、334-6及334-7可指示在AI操作中使用的输出的存储器阵列中的块的起始地址372。寄存器332-11的位334-0、334-1、334-2及334-3可指示在AI操作中使用的输出的存储器阵列中的块的结束地址373。如果起始地址372及结束地址373是相同地址，那么针对AI操作仅指示一个输出块。
寄存器332-12可用于启用在AI操作期间使用的输入库、神经元库、输出库、偏置库、激活功能及临时库的使用。寄存器332-12的位334-0可启用输入库380，寄存器332-12的位334-1可启用神经网络库379，寄存器332-12的位334-2可启用输出库378，寄存器332-12的位334-3可启用偏置库377，寄存器332-12的位334-4可启用激活功能库376，且寄存器332-12的位334-5及334-6可启用第一临时库375及第二临时库374。
寄存器332-13、332-14、332-15、332-16、332-17、332-18、332-19、332-20、332-21、332-22、332-23、332-24及332-25可用于定义在AI操作期间使用的神经网络。寄存器332-13及332-14的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义在AI操作中使用的矩阵中的行的数目381。寄存器332-15及332-16的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义在AI操作中使用的矩阵中的列的数目382。
寄存器332-17及332-18的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义在AI操作中使用的神经元的大小383。神经元的大小可根据位的数目及/或输入的类型(例如浮点、整数及/或双精度及其它类型)指示神经元的宽度。寄存器332-19、332-20及322-21的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可指示在AI操作中使用的神经网络的神经元的数目384。寄存器332-22的位334-4、334-5、334-6及334-7可指示在AI操作中使用的神经元的存储器阵列中的块的起始地址385。寄存器332-22的位334-0、334-1、334-2及334-3可指示在AI操作中使用的神经元的存储器阵列中的块的结束地址386。如果起始地址385及结束地址386是相同地址，那么针对AI操作仅指示一个神经元块。寄存器332-23、332-24及322-25的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可指示在AI操作中使用的神经网络的层的数目387。
寄存器332-26可启用AI加速器的调试/保持模式及在AI操作的层处观察到的输出。寄存器332-26的位334-0可指示AI加速器处于调试/保持模式且应在AI操作期间应用391激活功能。寄存器332-26的位334-1可指示AI操作可在AI操作中向前步进390(例如，执行AI操作中的下一步骤)。寄存器232-26的位334-2及位334-3可指示层的输出所在的临时块有效388及389。临时块中的数据可由存储器装置上的主机及/或控制器改变，使得随着AI操作向前步进，经改变数据可在AI操作中使用。
寄存器332-27、332-28及332-29的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义其中调试/保持模式将停止392AI操作且观察层的输出的层。
寄存器332-30、332-31、332-32及332-33可定义在AI操作中使用的临时库的大小及在AI操作中使用的临时库的起始地址及结束地址。寄存器332-30的位334-4、334-5、334-6及334-7可定义在AI操作中使用的第一临时库的起始地址393。寄存器332-30的位334-0、334-1、334-2及334-3可定义在AI操作中使用的第一临时库的结束地址394。寄存器332-31及332-32的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义在AI操作中使用的临时库的大小395。临时库的大小可根据位的数目及/或输入的类型(例如浮点、整数及/或双精度及其它类型)指示临时库的宽度。寄存器332-33的位334-4、334-5、334-6及334-7可定义在AI操作中使用的第二临时库的起始地址396。寄存器332-33的位334-0、334-1、334-2及334-3可定义在AI操作中使用的第二临时库的结束地址397。
寄存器332-34、332-35、332-36、332-37、332-38及332-39可与在AI操作中使用的激活功能相关联。寄存器332-34的位334-0可启用激活功能块3101的使用。寄存器332-34的位334-1可启用使AI保持于神经元3100处及针对每一神经元使用激活功能。寄存器332-34的位334-2可启用使AI保持于层399处及针对每一层使用激活功能。寄存器332-34的位334-3可启用外部激活功能398的使用。
寄存器332-35的位334-4、334-5、334-6及334-7可定义在AI操作中使用的激活功能库的起始地址3102。寄存器332-35的位334-0、334-1、334-2及334-3可定义在AI操作中使用的激活功能库的结束地址3103。寄存器332-36及332-37的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义激活功能的输入(例如x轴)3104的分辨率。寄存器332-38及332-39的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可针对自定义激活功能的给定x轴值定义激活功能的分辨率及/或输出(例如y轴)3105。
寄存器332-40、332-41、332-42、332-43及332-44可定义在AI操作中使用的偏置值的大小、在AI操作中使用的偏置值的数目及在AI操作中使用的偏置值的起始地址及结束地址。寄存器332-40及332-41的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可定义在AI操作中使用的偏置值的大小3106。偏置值的大小可根据位的数目及/或偏置值的类型(例如浮点、整数及/或双精度及其它类型)指示偏置值的宽度。寄存器332-42及332-43的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可指示在AI操作中使用的偏置值的数目3107。寄存器332-44的位334-4、334-5、334-6及334-7可指示在AI操作中使用的偏置值的存储器阵列中的块的起始地址3108。寄存器332-44的位334-0、334-1、334-2及334-3可指示在AI操作中使用的偏置值的存储器阵列中的块的结束地址3109。如果起始地址3108及结束地址3109是相同地址，那么针对AI操作仅指示一个偏置值块。
寄存器332-45可提供AI计算的状态信息且提供调试/保持模式的信息。寄存器332-45的位334-0可激活调试/保持模式3114。寄存器的位334-1可指示AI加速器忙碌3113且执行AI操作。寄存器332-45的位334-2可指示AI加速器在3112上及/或应使用AI加速器的全部能力。寄存器332-45的位334-3可指示仅应进行AI操作的矩阵计算3111。寄存器332-45的位334-4可指示AI操作可向前步进3110且进行到下一神经元及/或层。
寄存器332-46可提供有关AI操作的错误信息。寄存器332-46的位334-3可指示在AI操作的序列3115中存在错误。寄存器332-46的位334-2可指示在AI操作的算法3116中存在错误。寄存器332-46的位334-1可指示在ECC无法校正3117的数据页中存在错误。寄存器332-46的位334-0可指示在ECC能够校正3118的数据页中存在错误。
寄存器332-47可指示在AI操作中使用的激活功能。寄存器332-47的位334-0、334-1、334-2、334-3、334-4、334-5及334-6可指示可在AI操作中使用数个预定义激活功能3120中的一者。寄存器332-47的位334-7可指示可在AI操作中使用位于块中的自定义激活功能3119。
寄存器332-48、332-49及332-50可指示其中在执行AI操作的神经元及/或层。寄存器332-48、332-49及332-50的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可指示其中在执行AI操作的神经元及/或层的地址。如果错误在AI操作期间发生，那么寄存器332-48、332-49及332-50可指示其中发生错误的神经元及/或层。
寄存器332-51可修改存储器装置的操作模式。寄存器332-51的位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7可启用修改一或多个存储器装置的操作模式。举例来说，位334-0可经编程(例如，写入)为第一状态(例如第一值)以将第一存储器装置的操作模式修改为减少功耗模式及/或经编程为第二状态(例如第二值)以将第一存储器装置的操作模式修改为增加功耗模式及/或正常操作模式。在一些实例中，可使用位334-0、334-1、334-2、334-3、334-4、334-5、334-6及334-7中的一或多者对第一存储器装置指派二进制数以修改第一存储器装置的操作模式。举例来说，第一存储器装置可响应于位334-0、334-2、334-4及334-6编程为第一状态且位334-1、334-3、334-5及334-7编程为第二状态而置于减少功耗模式，及响应于位334-0、334-2、334-4及334-6编程为第二状态且位334-1、334-3、334-5及334-7编程为第一状态而置于增加功耗模式及/或正常操作模式。
存储器装置可从主机控制器及/或存储器系统控制器接收模式寄存器写入命令以修改存储器装置的操作模式。在一些实例中，当存储器装置处于减少功耗模式时，寄存器332-51可仅接受模式寄存器写入命令以将存储器装置置于增加功耗模式及/或正常操作模式。限制寄存器可接受的命令数目可减少由存储器装置在减少功耗模式中消耗的功率量。
图4是根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置的数个块的框图。输入块440是其中存储输入数据的存储器阵列中的块。输入块440中的数据可用作AI操作的输入。输入块440的地址可在寄存器5(例如图2中的寄存器232-5及图3A中的332-5)中指示。实施例不限于一个输入块，因为可存在多个输入块。数据输入块440可从主机发送到存储器装置。数据可伴随指示应使用数据对存储器装置执行AI操作的命令。
输出块442是其中存储来自AI操作的输出数据的存储器阵列中的块。输出块442中的数据可用于存储来自AI操作的输出且发送到主机。输出块442的地址可在寄存器11(例如图2中的寄存器232-11及图3A中的332-11)中指示。实施例不限于一个输出块，因为可存在多个输出块。
输出块442中的数据可在完成及/或保持AI操作之后发送到主机。临时块444-1及444-2可为其中在执行AI操作时临时存储数据的存储器阵列中的块。当AI操作通过用于AI操作的神经网络的神经元及层迭代时，数据可存储于临时块444-1及444-2中。临时块444-1及444-2的地址可在寄存器30及33(例如图2中的寄存器232-30及232-33及图3B中的332-30及332-33)中指示。实施例不限于两个临时块，因为可存在多个临时块。
激活功能块446是其中存储AI操作的激活功能的存储器阵列中的块。激活功能块446可存储由主机及/或AI加速器创建的预定义激活功能及/或自定义激活功能。激活功能块446的地址可在寄存器35(例如图2中的寄存器232-35及图3B中的332-35)中指示。实施例不限于一个激活功能块，因为可存在多个激活功能块。
偏置值块448是其中存储AI操作的偏置值的存储器阵列中的块。偏置值块448的地址可在寄存器44(例如图2中的寄存器232-44及图3B中的332-44)中指示。实施例不限于一个偏置值块，因为可存在多个偏置值块。
神经网络块450-1、450-2、450-3、450-4、450-5、450-6、450-7、450-8、450-9及450-10是其中存储AI操作的神经网络的存储器阵列中的块。神经网络块450-1、450-2、450-3、450-4、450-5、450-6、450-7、450-8、450-9及450-10可存储在AI操作使用的神经元及层的信息。神经网络块450-1、450-2、450-3、450-4、450-5、450-6、450-7、450-8、450-9及450-10的地址可在寄存器22(例如图2中的寄存器232-22及图3A中的332-22)中指示。
图5是说明根据本公开的数个实施例的具有人工智能(AI)加速器的存储器装置中的实例人工智能过程的流程图。响应于起始AI操作，AI加速器可将输入数据540及神经网络数据550分别写入到输入及神经网络块。AI加速器可使用输入数据540及神经网络数据550执行AI操作。结果可存储于临时库544-1及544-2中。临时库544-1及544-2可用于在执行矩阵计算时存储数据、添加偏置数据及/或在AI操作期间应用激活功能。
AI加速器可接收存储于临时库544-1及544-2中的AI操作的部分结果及偏置值数据548且使用AI操作的部分结果、偏置值数据548执行AI操作。结果可存储于临时库544-1及544-2中。
AI加速器可接收存储于临时库544-1及544-2中的AI操作的部分结果及激活功能数据546且使用AI操作的部分结果及激活功能数据546执行AI操作。结果可存储于输出库542中。
图6是说明根据本公开的数个实施例的用于修改存储器中的操作模式的实例方法的流程图。举例来说，图6中描述的方法可通过包含存储器装置(例如图1A及1B中展示的存储器装置120)的存储器系统执行。
在框6150，方法可包含在存储器装置处从存储器系统控制器接收模式寄存器写入命令。存储器系统控制器可发送命令以修改存储器装置的操作模式及/或执行AI操作。在一些实例中，存储器系统可发送命令以将存储器装置的操作模式修改为减少功耗模式、增加功耗模式或全功耗模式。
在框6152，方法可包含对存储器装置的模式寄存器写入指示其中存储器装置相对于正常操作模式具有减少功耗的操作模式的值。在一些实例中，当存储器装置具有减少功耗时，存储器装置不执行刷新操作且命令接口仅接受将存储器装置置于相对于减少功耗模式具有增加功耗的增加功耗模式及/或正常操作模式的命令。
在一些实例中，AI操作可在存储器装置进入减少功耗模式之前完成。整个存储器装置可进入减少功耗模式，及/或除来自AI操作的输出之外，存储器装置可进入减少功耗模式。举例来说，可刷新输出，直到从存储器装置读取输出。一旦从存储器装置读取输出，则整个存储器装置(包含输出)可进入减少功耗模式。
在框6154，方法可包含至少部分基于写入到模式寄存器的值从存储器装置的一或多个组件移除电源。在一些实例中，可维持对存储器装置的命令/地址总线的电源，且可从存储器装置的其它组件移除电源。命令/地址总线的电源可至少部分基于使存储器装置接收模式寄存器写入或模式寄存器读取命令的最小功率电平来维持。在数个实施例中，可维持对存储器装置的至少一个DRAM的电力，且从其移除电源的一或多个组件可包含存储器装置的另一DRAM。
尽管本文中已说明及描述特定实施例，但所属领域的一般技术人员将了解，经计算以实现相同结果的布置可代替所展示的特定实施例。本公开希望涵盖本公开的各个实施例的调适或变化。应了解，上文描述已以说明方式而非限制方式进行。所属领域的技术人员将在检阅上文描述之后明白上述实施例的组合及未在本文中明确描述的其它实施例。本公开的各个实施例的范围包含其中使用上述结构及方法的其它应用。因此，应参考所附权利要求书连同此权利要求书所授权的等效物的全范围来确定本公开的各个实施例的范围。
在以上具体实施方式中，为了简化本公开，将各种特征一起群组于单个实施例中。本公开的方法不应被解译为反映本公开的所公开实施例必须使用多于在每一权利要求中明确叙述的特征的特征的意图。确切来说，如所附权利要求书反映，发明标的物具有少于单个所公开实施例的非全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立作为单独实施例。

Claims (27)

1.一种设备，其包括：
存储器阵列；及
控制器，其耦合到所述存储器阵列，其中所述控制器包含：
第一寄存器，其经配置以：
接收模式寄存器写入命令；及
写入指示其中所述设备相对于正常操作模式具有减少功耗的操作模式的值；及
第二寄存器，其经配置以响应于写入指示其中所述设备相对于所述正常操作模式具有减少功耗的所述操作模式的所述值而写入指示将人工智能(AI)数据从第一存储器装置发送到第二存储器装置的值。
2.根据权利要求1所述的设备，其中当所述设备处于相对于所述正常操作模式具有减少功耗的减少功耗模式时，所述第一寄存器仅接受模式寄存器写入命令来修改所述设备的所述操作模式。
3.根据权利要求2所述的设备，其中不同模式寄存器写入命令用于将所述设备的所述操作模式修改为相对于所述减少功耗模式具有增加功耗的增加功耗模式。
4.根据权利要求2所述的设备，其中所述减少功耗模式使所述设备不能执行刷新操作。
5.根据权利要求1所述的设备，其进一步包含经配置以使用存储于所述存储器阵列中的数据来执行人工智能操作的人工智能(AI)加速器。
6.根据权利要求1所述的设备，其中所述控制器进一步包括第三寄存器，所述第三寄存器被写入特定值以使所述设备能够执行人工智能操作。
7.根据权利要求1所述的设备，其中所述设备是动态随机存取存储器(DRAM)。
8.一种系统，其包括：
存储器系统控制器；
第一存储器装置，其耦合到所述存储器系统控制器，其中所述第一存储器装置包含第一存储器阵列及第一存储器装置控制器，所述第一存储器装置控制器经配置以：
从所述存储器系统控制器接收第一模式寄存器写入命令；及
对所述第一存储器装置的第一模式寄存器写入指示其中所述第一存储器装置相对于正常操作模式具有减少功耗的操作模式的值；及
第二存储器装置，其耦合到所述存储器系统控制器，其中所述第二存储器装置包含第二存储器阵列及第二存储器装置控制器，所述第二存储器装置控制器经配置以：
从所述存储器系统控制器接收第二模式寄存器写入命令；及
对所述第二存储器装置的第二模式寄存器写入指示执行人工智能(AI)操作的值，其中在对所述第二存储器装置的所述第二模式寄存器写入之前，所述第一存储器装置的第三模式寄存器被写入指示将AI数据从第三存储器装置发送到所述第二存储器装置的值。
9.根据权利要求8所述的系统，其中所述第二存储器装置包含识别所述AI操作的输入在所述第二存储器阵列中的位置的第四寄存器。
10.根据权利要求8所述的系统，其中所述第二存储器装置包含识别所述AI操作的输出在所述第二存储器阵列中的位置的第五寄存器。
11.根据权利要求8所述的系统，其中所述第二存储器装置包含识别所述AI操作的状态的第六寄存器。
12.根据权利要求8所述的系统，其中所述第一存储器装置从所述存储器系统控制器接收第三模式寄存器写入命令。
13.根据权利要求12所述的系统，其中所述第一存储器装置控制器对所述第一模式寄存器写入指示其中所述第一存储器装置相对于减少功耗模式具有增加功耗的操作模式的值。
14.一种方法，其包括：
在第一存储器装置处从存储器系统控制器接收模式寄存器写入命令；
对所述第一存储器装置的模式寄存器写入指示其中所述第一存储器装置相对于正常操作模式具有减少功耗的操作模式的值；
至少部分基于写入到所述模式寄存器的所述值，对所述第一存储器装置的不同模式寄存器写入指示将人工智能(AI)数据从第二存储器装置发送到第三存储器装置的值；及
至少部分基于写入到所述模式寄存器的所述值，从所述第一存储器装置的一或多个组件移除电源。
15.根据权利要求14所述的方法，其进一步包括：
维持到所述第一存储器装置的命令/地址总线的电源；及
从所述第一存储器装置的其它组件移除所述电源。
16.根据权利要求15所述的方法，其中维持到所述命令/地址总线的所述电源至少部分基于所述第一存储器装置用以接收模式寄存器写入命令或模式寄存器读取命令的最小功率电平。
17.根据权利要求14所述的方法，其进一步包括：
维持到所述第一存储器装置的至少一个DRAM的电力，其中从其移除所述电源的所述一或多个组件包括所述第一存储器装置的另一个DRAM。
18.根据权利要求14所述的方法，其进一步包括：
至少部分基于写入到所述模式寄存器的所述值，将数据从一或多个DRAM或所述第一存储器装置传输到耦合到所述第一存储器装置的非易失性存储器阵列。
19.根据权利要求14所述的方法，其进一步包括：
在所述第一存储器装置处从所述存储器系统控制器接收不同模式寄存器写入命令；
对所述第一存储器装置的所述模式寄存器写入指示所述正常操作模式的不同值；及
至少部分基于写入到所述模式寄存器的所述不同值，使电源恢复到所述第一存储器装置的所述一或多个组件。
20.根据权利要求19所述的方法，其进一步包括在对所述模式寄存器写入所述不同值并且使所述电源恢复到所述第一存储器装置的所述一或多个组件之后，在所述第一存储器装置内执行人工智能(AI)操作。
21.根据权利要求14所述的方法，其进一步包括：
至少部分基于写入到所述模式寄存器的所述值，将数据从耦合到所述第一存储器装置的非易失性存储器阵列传输到所述第一存储器装置的DRAM。
22.一种方法，其包括：
从控制器发送第一模式寄存器写入命令及第二模式寄存器写入命令；
响应于第一存储器装置接收所述第一模式寄存器写入命令，对所述第一存储器装置的第一模式寄存器写入指示其中所述第一存储器装置相对于正常操作模式具有减少功耗的操作模式的值；
响应于第二存储器装置接收所述第二模式寄存器写入命令，对所述第二存储器装置的第二模式寄存器写入指示对所述第二存储器装置执行人工智能(AI)操作的值；及
在对所述第二存储器装置的所述第二模式寄存器写入之前，对所述第一存储器装置的第三模式寄存器写入指示将人工智能(AI)数据从第三存储器装置发送到所述第二存储器装置的值。
23.根据权利要求22所述的方法，其进一步包括在对所述第一存储器装置的所述第一模式寄存器写入之前，对所述第一存储器装置的第四模式寄存器写入指示将数据从所述第一存储器装置发送到第四存储器装置的值。
24.根据权利要求22所述的方法，其进一步包括对所述第二存储器装置的第五模式寄存器写入指示向所述控制器发送所述AI操作的结果的值。
25.根据权利要求22所述的方法，其进一步包括在所述第一存储器装置处从所述控制器接收第三模式寄存器写入命令。
26.根据权利要求25所述的方法，其进一步包括响应于所述第一存储器装置接收所述第三模式寄存器写入命令而对所述第一存储器装置的所述第一模式寄存器写入指示其中所述第一存储器装置相对于所述减少功耗具有增加功耗的操作模式的不同值。
27.根据权利要求25所述的方法，其进一步包括响应于所述第二存储器装置完成所述AI操作，在所述第一存储器装置处从所述控制器接收所述第三模式寄存器写入命令。
CN202080060490.8A 2019-08-29 2020-08-27 操作模式寄存器 Active CN114341768B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/554,877 2019-08-29
US16/554,877 US11487339B2 (en) 2019-08-29 2019-08-29 Operating mode register
PCT/US2020/048144 WO2021041633A1 (en) 2019-08-29 2020-08-27 Operating mode register

Publications (2)

Publication Number Publication Date
CN114341768A CN114341768A (zh) 2022-04-12
CN114341768B true CN114341768B (zh) 2023-03-31

Family

ID=74679121

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080060490.8A Active CN114341768B (zh) 2019-08-29 2020-08-27 操作模式寄存器

Country Status (5)

Country Link
US (2) US11487339B2 (zh)
EP (1) EP4022416A4 (zh)
KR (1) KR20220054633A (zh)
CN (1) CN114341768B (zh)
WO (1) WO2021041633A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11455232B2 (en) * 2019-08-28 2022-09-27 Micron Technology, Inc. Debug operations on artificial intelligence operations
US11487339B2 (en) * 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register
US11790974B2 (en) 2021-11-17 2023-10-17 Micron Technology, Inc. Apparatuses and methods for refresh compliance

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602999A (en) * 1970-12-28 1997-02-11 Hyatt; Gilbert P. Memory system having a plurality of memories, a plurality of detector circuits, and a delay circuit
WO2019129302A1 (zh) * 2017-12-30 2019-07-04 北京中科寒武纪科技有限公司 集成电路芯片装置及相关产品
CN109979516A (zh) * 2017-12-11 2019-07-05 海青智盈科技有限公司 用于人工智能处理的集成电路

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546472B2 (en) * 2000-12-29 2003-04-08 Hewlett-Packard Development Company, L.P. Fast suspend to disk
JP5041631B2 (ja) * 2001-06-15 2012-10-03 ルネサスエレクトロニクス株式会社 半導体記憶装置
US20030028711A1 (en) * 2001-07-30 2003-02-06 Woo Steven C. Monitoring in-use memory areas for power conservation
US6928590B2 (en) * 2001-12-14 2005-08-09 Matrix Semiconductor, Inc. Memory device and method for storing bits in non-adjacent storage locations in a memory array
US7249268B2 (en) * 2004-06-29 2007-07-24 Intel Corporation Method for performing performance optimization operations for a processor having a plurality of processor cores in response to a stall condition
US7490254B2 (en) * 2005-08-02 2009-02-10 Advanced Micro Devices, Inc. Increasing workload performance of one or more cores on multiple core processors
JP2007272573A (ja) * 2006-03-31 2007-10-18 Hitachi Ltd 低消費電力化メモリ管理方法及びメモリ管理プログラム
US20080056051A1 (en) * 2006-08-31 2008-03-06 Peter Mayer Memory with memory banks and mode registers and method of operating a memory
US20090150602A1 (en) * 2007-12-11 2009-06-11 Dell Products L.P. Memory power control
US7903495B2 (en) * 2008-03-31 2011-03-08 Intel Corporation Selectively controlled memory
US8918669B2 (en) * 2009-01-12 2014-12-23 Rambus Inc. Mesochronous signaling system with clock-stopped low power mode
JP5414350B2 (ja) * 2009-05-08 2014-02-12 キヤノン株式会社 メモリ制御回路、及び、その制御方法
US8799553B2 (en) * 2010-04-13 2014-08-05 Apple Inc. Memory controller mapping on-the-fly
WO2011154775A1 (en) 2010-06-11 2011-12-15 Freescale Semiconductor, Inc. Memory unit, information processing device, and method
WO2013003029A2 (en) * 2011-06-29 2013-01-03 Rambus Inc. Multi-element memory device with power control for individual elements
KR101894469B1 (ko) * 2012-02-24 2018-10-04 에스케이하이닉스 주식회사 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
US9240229B1 (en) * 2012-03-15 2016-01-19 Gsi Technology, Inc. Systems and methods involving control-I/O buffer enable circuits and/or features of saving power in standby mode
US20160139649A1 (en) * 2012-10-16 2016-05-19 Moon J. Kim Performance-adjustable memory module
JP6030987B2 (ja) * 2013-04-02 2016-11-24 ルネサスエレクトロニクス株式会社 メモリ制御回路
US9436600B2 (en) 2013-06-11 2016-09-06 Svic No. 28 New Technology Business Investment L.L.P. Non-volatile memory storage for multi-channel memory system
US9261935B2 (en) * 2013-07-01 2016-02-16 Advanced Micro Devices, Inc. Allocating power to compute units based on energy efficiency
US9921980B2 (en) * 2013-08-12 2018-03-20 Micron Technology, Inc. Apparatuses and methods for configuring I/Os of memory for hybrid memory modules
KR102174818B1 (ko) 2014-04-07 2020-11-06 에스케이하이닉스 주식회사 휘발성 메모리, 이를 포함하는 메모리 모듈 및 메모리 모듈의 동작 방법
US8929169B1 (en) * 2014-05-13 2015-01-06 Sandisk Technologies Inc. Power management for nonvolatile memory array
KR102289001B1 (ko) * 2014-06-09 2021-08-13 삼성전자주식회사 솔리드 스테이드 드라이브 및 그것의 동작 방법
US9575527B2 (en) * 2014-09-16 2017-02-21 Micron Technology, Inc. Power delivery circuitry
US11157800B2 (en) 2015-07-24 2021-10-26 Brainchip, Inc. Neural processor based accelerator system and method
US10521154B2 (en) * 2015-08-21 2019-12-31 Adesto Technologies Corporation Automatic switch to single SPI mode when entering UDPD
KR102389232B1 (ko) * 2015-10-16 2022-04-22 에스케이하이닉스 주식회사 메모리 장치 및 이를 포함하는 시스템
US9898218B2 (en) * 2016-02-05 2018-02-20 International Business Machines Corporation Memory system with switchable operating bands
US10242719B2 (en) * 2016-04-08 2019-03-26 Samsung Electronics Co., Ltd. Power management of a memory device by dynamically changing supply voltage
US10468087B2 (en) * 2016-07-28 2019-11-05 Micron Technology, Inc. Apparatuses and methods for operations in a self-refresh state
US20190065243A1 (en) * 2016-09-19 2019-02-28 Advanced Micro Devices, Inc. Dynamic memory power capping with criticality awareness
US11216722B2 (en) 2016-12-31 2022-01-04 Intel Corporation Hardware accelerator template and design framework for implementing recurrent neural networks
US11157064B2 (en) 2017-09-28 2021-10-26 Intel Corporation Techniques to dynamically enable and disable accelerator devices in compute environments
US10509846B2 (en) 2017-12-13 2019-12-17 Intel Corporation Accelerator for processing data
US10304501B1 (en) 2017-12-20 2019-05-28 International Business Machines Corporation Implementing DRAM refresh power optimization during long idle mode
US11237972B2 (en) 2017-12-29 2022-02-01 Advanced Micro Devices, Inc. Method and apparatus for controlling cache line storage in cache memory
US11373088B2 (en) 2017-12-30 2022-06-28 Intel Corporation Machine learning accelerator mechanism
US10713045B2 (en) 2018-01-08 2020-07-14 Atlazo, Inc. Compact arithmetic accelerator for data processing devices, systems and methods
US10564692B2 (en) * 2018-03-27 2020-02-18 Windbond Electronics Corp. Memory device and power reduction method of the same memory device
US11320883B2 (en) * 2018-09-28 2022-05-03 Intel Corporation Multi-die stacks with power management
US10990524B2 (en) * 2018-10-11 2021-04-27 Powerchip Semiconductor Manufacturing Corporation Memory with processing in memory architecture and operating method thereof
KR102558408B1 (ko) * 2018-11-05 2023-07-24 에스케이하이닉스 주식회사 파워 게이팅 시스템 및 이를 포함하는 메모리 시스템
CN111679783A (zh) * 2019-03-11 2020-09-18 澜起科技股份有限公司 存储器控制器
US11036642B2 (en) * 2019-04-26 2021-06-15 Intel Corporation Architectural enhancements for computing systems having artificial intelligence logic disposed locally to memory
US10854245B1 (en) * 2019-07-17 2020-12-01 Intel Corporation Techniques to adapt DC bias of voltage regulators for memory devices as a function of bandwidth demand
US11256318B2 (en) * 2019-08-09 2022-02-22 Intel Corporation Techniques for memory access in a reduced power state
US11487339B2 (en) * 2019-08-29 2022-11-01 Micron Technology, Inc. Operating mode register

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5602999A (en) * 1970-12-28 1997-02-11 Hyatt; Gilbert P. Memory system having a plurality of memories, a plurality of detector circuits, and a delay circuit
CN109979516A (zh) * 2017-12-11 2019-07-05 海青智盈科技有限公司 用于人工智能处理的集成电路
WO2019129302A1 (zh) * 2017-12-30 2019-07-04 北京中科寒武纪科技有限公司 集成电路芯片装置及相关产品

Also Published As

Publication number Publication date
KR20220054633A (ko) 2022-05-03
EP4022416A4 (en) 2023-10-25
WO2021041633A1 (en) 2021-03-04
US20210064114A1 (en) 2021-03-04
US20230052624A1 (en) 2023-02-16
CN114341768A (zh) 2022-04-12
EP4022416A1 (en) 2022-07-06
US11487339B2 (en) 2022-11-01

Similar Documents

Publication Publication Date Title
CN114341768B (zh) 操作模式寄存器
US10268540B2 (en) Data storage device and operating method thereof
US11550678B2 (en) Memory management
CN114341981B (zh) 具有人工智能模式的存储器
KR20190017223A (ko) 메모리 컨트롤러, 메모리 시스템 및 메모리 컨트롤러를 포함하는 어플리케이션 프로세서
US11854661B2 (en) Copy data in a memory system with artificial intelligence mode
US20220284932A1 (en) Conditional write back scheme for memory
CN114286977A (zh) 人工智能加速器
CN114341983A (zh) 用于人工智能操作的激活函数
CN112447249B (zh) 人工智能操作的调试操作
US11341038B2 (en) Data movement operations in non-volatile memory
EP4022525A1 (en) Transfer data in a memory system with artificial intelligence mode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant