CN114339091B - 一种像素单元及其时序控制方法 - Google Patents

一种像素单元及其时序控制方法 Download PDF

Info

Publication number
CN114339091B
CN114339091B CN202111604045.6A CN202111604045A CN114339091B CN 114339091 B CN114339091 B CN 114339091B CN 202111604045 A CN202111604045 A CN 202111604045A CN 114339091 B CN114339091 B CN 114339091B
Authority
CN
China
Prior art keywords
node
transistor
tube
overflow
charge storage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111604045.6A
Other languages
English (en)
Other versions
CN114339091A (zh
Inventor
周阳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Weijing Electronic Technology Co ltd
Original Assignee
Shanghai Weijing Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Weijing Electronic Technology Co ltd filed Critical Shanghai Weijing Electronic Technology Co ltd
Priority to CN202111604045.6A priority Critical patent/CN114339091B/zh
Publication of CN114339091A publication Critical patent/CN114339091A/zh
Application granted granted Critical
Publication of CN114339091B publication Critical patent/CN114339091B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明公开了一种像素单元及其时序控制方法,包括:光电二极管的阴极连接电荷传输管的一端,以及抗溢流管的一端,光电二极管的阳极接地,电荷传输管的另一端连接双转换增益调节晶体管,抗溢流管的另一端连接溢出电荷存储管;溢出电荷存储管的另一端连接复位晶体管的一端,溢出电荷存储管用于将光电二极管饱和范围外的电荷传输到第二节点;双转换增益调节晶体管的一端为第一节点,双转换增益调节晶体管的另一端与溢出电荷存储管的另一端连接;复位晶体管的另一端连接电源电压,用于将像素单元复位;以及输出单元,用于放大电压并输出放大电压。该结构能够通过收集曝光时间段的溢出电荷和光生电荷,三帧合成实现高动态范围,以适应复杂光照场景。

Description

一种像素单元及其时序控制方法
技术领域
本发明涉及半导体图像感测技术领域,尤其涉及一种像素单元及其时序控制方法。
背景技术
目前,随着工艺技术能力的发展,CMOS有源像素传感器(CMOS active pixelsensor,CMOSAPS)以其集成度高、体积小、功耗低等优点,已经成为图像传感器领域的优先选择。但目前CMOS APS采用电荷积分的方式,为兼顾像元尺寸、灵敏度及噪声指标,动态范围(dynamic range,DR)必然受到有限的满阱容量限制。一般的有源像素传感器(activepixel sensor,APS)只有70dB的动态范围,人类眼睛则高达200dB,而一般户外场景则高达100dB,特别是现在应用于自动驾驶车载摄像头,其所需的动态范围会高达120dB(例如晴天从隧道口驶出时,隧道内两壁墙面和隧道外路面由于照度差异)。因此要提高CMOSAPS的应用领域,必然要扩展其动态范围。
目前,现有主要采用时间间断法扩展其动态范围,时间间断法本质是以间断的时间曝光,因曝光时间不同产生多变灵敏度的多帧图像,然后通过特异算法进行数据拟合,以实现时域上的高动态,但是,该方法因要求不同的曝光环境下采用不同的曝光时长,所以并不适用于对时延要求严苛的应用场景,如智能驾驶场景。
发明内容
本发明实施例提供一种的像素单元及其时序控制方法,用以在曝光时间不变的情况下,通过收集曝光时间段的溢出电荷和光生电荷,三帧合成实现高动态范围,以适应复杂光照场景。
第一方面,本发明提供一种像素单元,该像素单元包括:光电二极管的阴极连接电荷传输管的一端,以及抗溢流管的一端,所述光电二极管的阳极接地,所述光电二极管用于响应于光信号而生成电荷;电荷传输管的另一端连接所述双转换增益调节晶体管,所述电荷传输管,用于将所述光电二极管的电荷传输到第一节点;抗溢流管的另一端连接所述溢出电荷存储管;所述抗溢流管用于将所述光电二极管饱和范围外的电荷溢出到第三节点;溢出电荷存储管的另一端连接复位晶体管的一端,所述溢出电荷存储管用于将所述光电二极管饱和范围外的电荷传输到第二节点;双转换增益调节晶体管的一端为所述第一节点,所述双转换增益调节晶体管的另一端与所述溢出电荷存储管的另一端连接,用于通过打开或关断所述第一节点和所述第二节点之间的通路来控制对所述光电二极管的转换增益;复位晶体管的另一端连接电源电压,用于将像素单元复位;以及输出单元,用于放大电压并输出放大电压。
本发明提供的像素单元的有益效果在于:该结构能够收集光电二极管的溢出电荷,以在曝光时间不变的情况下,通过收集曝光时间段的溢出电荷和光生电荷,三帧合成实现高动态范围,以适应复杂光照场景。
可选地,该像素单元还包括第一电容,所述第一电容的一端与所述第二节点连接,所述第一电容的另一端接地。其有益效果在于:能够降低所述光电二极管的低转化增益,扩大所述像素单元的动态范围。
可选地,该像素单元还包括第二电容,所述第二电容的一端与所述第三节点连接,所述第二电容的另一端接地。其有益效果在于:能够降低所述光电二极管的低转化增益,扩大所述像素单元的动态范围。
可选地,所述输出单元包括源跟随管SF和选通晶体管,所述选通晶体管通过所述源跟随管SF与电源连接;
所述源跟随管SF一端接电源电压,所述源跟随管SF的栅极连接第一节点,所述源跟随管SF的另一端与所述选通晶体管的一端连接,所述源跟随管SF用于将所述第一节点处的电压放大;
所述选通晶体管用于选择是否输出所述源跟随管SF放大的电压。
可选地,所述像素单元还包括驱动电路,所述驱动电路用于驱动所述电荷传输管TG、抗溢流管AB、溢出电荷存储管CSG双转换增益调节晶体管DCG、复位晶体管RT和选通晶体管SEL。
可选地,所述驱动电路与所述电荷传输管TG的栅极、双转换增益调节晶体管DCG的栅极、抗溢流管AB的栅极和溢出电荷存储管CSG的栅极均连接,以及与复位晶体管RT和选通晶体管SEL的栅极均连接。
第二方面,本发明还提供了一种图像传感器,包括上述第一方面任意一种可能的像素单元构成的像素阵列。其有益效果可以参见上述描述。
第三方面,本发明提供一种像素单元的时序控制方法,该方法包括:从T1时刻开始的第一时段,打开复位管RT、溢出电荷存储管CSG、抗溢流管AB、电荷传输管TG和双转换增益调节晶体管DCG,复位光电二极管PD、第一节点、第二节点和第三节点;
从T2时刻开始的第二时段,保持复位管RT和双转换增益调节晶体管DCG仍处于打开状态,关断溢出电荷存储管CSG和电荷传输管TG,弱关断抗溢流管AB,使第一节点和第二节点仍处于复位状态;并开始曝光;
从T3时刻开始的第三时段,使第三节点与第二节点和第一节点相连,读取第三节点、第二节点和第一节点所在寄生电容存储的电荷;
从T4时刻开始的第四时段,分别读出在高增益下光电二极管PD中存储的电荷,以及在低增益下光电二极管PD中存储的电荷。
可选地,在曝光时段,从T2时刻开始的第二时段,所述方法还包括:
控制溢出电荷存储管CSG周期性打开或关闭,当溢出电荷存储管CSG打开时,将第三节点与第一节点连接,以周期性地复位第三节点;在曝光时段的结束阶段,维持电荷存储管CSG处于关断状态。
可选地,从T3时刻开始的第三时段,使第三节点与第二节点和第一节点相连,读取第三节点、第二节点和第一节点所在寄生电容存储的电荷,包括:
在T3时刻,关断复位管RT和抗溢流管AB、打开溢出电荷存储管CSG,以及保持双转换增益调节晶体管DCG仍处于打开状态、保持电荷传输管TG仍处于关断状态,使第三节点与第二节点、第一节点相连;控制源跟随管SF输入低电压,开启选通晶体管SEL,读取强光信号电压V2_HDR;
在T5时刻,打开复位管RT,复位第一节点、第二节点和第三节点中电荷;
在T6时刻,关闭复位管RT管,再开启选通晶体管SEL,读取第一节点、第二节点和第三节点中电荷为空时的强光信号电压V1_HDR;
其中第三节点、第二节点和第一节点中的存储的电荷对应的电位等于V1_HDR减去V2_HDR。
本发明提供的像素单元的时序控制方法可以在像素单元被强光或超强光照射时,在曝光时间不变的情况下,有效地收集从光电转换部溢出的电荷,从而收集是所有曝光时间段的光生电子。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简要介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种像元单元的电路结构示意图;
图2为本发明实施例提供的一种像素单元的时序控制方法流程示意图;
图3为本发明实施例提供的单位像素的电路操作的时序波形示意图;
图4为本发明实施例提供的一种单位像素在复位时的势垒图;
图5为本发明实施例提供的一种单位像素在普通光强时的势垒图;
图6为本发明实施例提供的一种单位像素在超强光强时的势垒图;
图7为本发明实施例提供的一种单位像素在读取V2_HDR时的势垒示意图;
图8为本发明实施例提供的一种单位像素在读取V1_HDR时的势垒示意图;
图9为本发明实施例提供的一种单位像素在复位HDR电子时的势垒示意图;
图10为本发明实施例提供的一种单位像素在复位LCG两帧时的势垒示意图;
图11为本发明实施例提供的一种单位像素在读取LCG_V1时的势垒示意图;
图12为本发明实施例提供的一种单位像素在读取HCG_V1时的势垒示意图;
图13为本发明实施例提供的一种单位像素在读取HCG_V2时的势垒示意图;
图14为本发明实施例提供的一种单位像素在读取LCG_V2时的势垒示意图;
图15为本发明实施例提供的一种单位像素在读取LCG_V2时的势垒示意图;
图16为本发明实施例提供的一种单位像素三帧输出电压值随光强变化曲线示意图;
图17为本发明实施例提供的一种单位像素三帧输出电子值随光强变化曲线示意图;
图18为本发明实施例提供的另一种单位像素的电路操作的时序波形示意图。
具体实施方式
为使本发明的内容更加清楚易懂,以下结合说明书附图,对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例,本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
需要说明的是,在下述的具体实施方式中,在详述本发明的实施方式时,为了清楚地表示本发明的结构以便于说明,特对附图中的结构不依照一般比例绘图,并进行了局部放大、变形及简化处理,因此,应避免以此作为对本发明的限定来加以理解。
本发明实施例提供一种图像传感器,包括至少一个像素单元构成的像素阵列。参见图1,像素单元包括光电二极管(Photo Diode,PD)、电荷传输管(Transfer Gate,TG)、复位管(Reset,RT)、抗溢流管(anti-blooming gates,AB)、双转换增益调节晶体管(DualConversion Gain,DCG)和溢出电荷存储管(Charge Storage Gate,CSG)和输出单元。
一种可能的实施方式中,如图1所示,输出单元包括源跟随管(Source Follower,SF)、选通晶体管(Select,SEL)。
具体来说,光电二极管PD的阴极连接电荷传输管TG的一端,以及抗溢流管AB的一端,所述光电二极管PD的阳极接地VSS,所述光电二极管用于响应于光信号而生成电荷。
电荷传输管TG的另一端连接所述双转换增益调节晶体管DCG,所述电荷传输管TG,用于将所述光电二极管的电荷传输到第一节点A。
抗溢流管AB的另一端连接所述溢出电荷存储管CSG;所述抗溢流管AB用于将所述光电二极管饱和范围外的电荷溢出到第三节点C。
溢出电荷存储管CSG的另一端连接复位晶体管RT的一端,所述溢出电荷存储管CSG用于将所述光电二极管饱和范围外的电荷传输到第二节点B。
双转换增益调节晶体管DCG的一端为所述第一节点A,所述双转换增益调节晶体管DCG的另一端与所述溢出电荷存储管CSG的另一端连接,用于通过打开或关断所述第一节点A和所述第二节点B之间的通路来控制对所述光电二极管PD的转换增益;
复位晶体管RT的另一端连接电源电压VDD,用于将像素单元复位。
所述选通晶体管SEL通过所述源跟随管SF与电源连接。
所述源跟随管SF一端接电源电压VDD,所述源跟随管SF的栅极连接第一节点A,所述源跟随管SF的另一端与所述选通晶体管的一端连接,所述源跟随管SF用于将所述第一节点A处的电压放大。
所述选通晶体管用于选择是否输出所述源跟随管SF放大的电压Vout。
一些可选实施例中,上述像素单元还包括第一电容C1和第二电容C2。且所述第一电容的电容量小于所述第二电容的电容量。所述第一电容的一端与所述第二节点B连接,所述第一电容的另一端接地VSS。所述第二电容的一端与所述第三节点C连接,所述第二电容的另一端接地VSS。
一些可选实施例中,上述像素单元还包括驱动电路,所述驱动电路用于驱动所述电荷传输管TG、抗溢流管AB、溢出电荷存储管CSG双转换增益调节晶体管DCG、复位晶体管RT和选通晶体管SEL。可选地,所述驱动电路与所述电荷传输管TG的栅极、双转换增益调节晶体管DCG的栅极、抗溢流管AB的栅极和溢出电荷存储管CSG的栅极均连接,以及与复位晶体管RT和选通晶体管SEL的栅极均连接。
值得说明的是,电荷传输管TG、抗溢流管AB、溢出电荷存储管CSG双转换增益调节晶体管DCG、复位晶体管RT、源跟随管SF和选通晶体管SEL可以为为NMOS管或PMOS管。本申请中任意一个晶体管的一端为源极,另一端为漏极,或者任意一个晶体管的一端为漏极,另一端为源极。
本实施中,上述像素单元中,电荷传输管TG、双转换增益调节晶体管DCG和源跟随管SF三个MOS管的栅氧、源漏有源区之间的浮动扩散区(Floating Diode,FD)被称为第一浮动扩散区FD1。复位管RT、双转换增益调节晶体管DCG和溢出电荷存储管CSG这三个MOS管之间的栅氧、源漏有源区区之间的浮动扩散区被称为第二浮动扩散区FD2。抗溢流管AB和溢出电荷存储管CSG这两个MOS管的栅氧、源漏有源区区之间的浮动扩散区被称为第三浮动扩散区FD3。
基于上述像素单元,下面进一步结合图2示出了一种像素单元的时序控制方法流程示意图,包括如下步骤。
S201,从T1时刻开始的第一时段,打开复位管RT、溢出电荷存储管CSG、抗溢流管AB、电荷传输管TG和双转换增益调节晶体管DCG,复位光电二极管PD、第一节点、第二节点和第三节点。
结合图2所示的时序波形图来说,在复位(Reset)阶段,复位管RT、溢出电荷存储管CGS、抗溢流管AB、电荷传输管TG和双转换增益调节晶体管DCG均打开。例如电势为2.5V至3.5V,复位光电二极管PD、第一节点、第二节点和第三节点的状态,这四部分原始电荷均会被清空,该阶段单位像素在复位时的势垒图如图4所示。该步骤主要是将像元复位以清除各处残余电子,能够保证构成整个图像传感器的所有像元都处于一致的原始状态。以便在接下来的曝光时,不同位置的像元感生的电荷完全是由于光源而新生的,最后在信号处理时采用相关双采样(Correlated Double Sampling,CDS)被计算出来。
S202,从T2时刻开始的第二时段,保持复位管RT和双转换增益调节晶体管DCG仍处于打开状态,关断溢出电荷存储管CSG和电荷传输管TG,弱关断抗溢流管AB,使第一节点和第二节点仍处于复位状态;并曝光。
该步骤中,保持复位管RT和双转换增益调节晶体管DCG仍处于打开状态,使FD1和FD2仍处于复位状态,这两个寄生电容中的噪声的电子一直被清除,这样能保证后续读取时降低读出噪声。同时电荷传输管TG和溢出电荷存储管CSG关断电压(例如:-2.5至-3.5V),抗溢流管AB弱关断电压(例如:-1.3V至-2.3V),该步骤可以通过保证抗溢流管AB关态电压高于电荷传输管TG关态电压,实现在强光或者超强光下,电荷溢出至第三节点,同时由于均采用较低负压,不会导致暗电流的增大。
值得说明的是,弱关断指的是抗溢流管AB的负压大于电荷传输管TG的负压,使抗溢流管AB的势垒比电荷传输管TG的势垒低。
S203,从T3时刻开始的第三时段,使第三节点与第二节点和第一节点相连,读取第三节点、第二节点和第一节点所在寄生电容存储的电荷。
该步骤中,像素单元开始曝光,由于光电二极管PD采用特殊半导体PN结技术,在光线下的光生伏特效应会在光电二极管PD表面积累电子,光伏特效应指的是:PN结本征吸收光子后会产生光生电子和光生空穴,这两者会在PN结内建电场中分开,从而形成光生伏特电压和光生电流的现象。
具体来说,该步骤,在读取阶段,在T3时刻,关断复位管RT和抗溢流管AB、打开溢出电荷存储管CSG,以及保持双转换增益调节晶体管DCG仍处于打开状态、保持电荷传输管TG仍处于关断状态,使第三节点与第二节点、第一节点相连;控制源跟随管SF输入低电压,开启选通晶体管SEL,读取强光信号电压V2_HDR;在T5时刻,打开复位管RT,复位第一节点、第二节点和第三节点中电荷;在T6时刻,关闭复位管RT管,再开启选通晶体管SEL,读取第一节点、第二节点和第三节点中电荷为空时的强光信号电压V1_HDR;其中第三节点、第二节点和第一节点中的存储的电荷对应的电位等于V1_HDR减去V2_HDR。
也就是说,在实际不同场景光强应用时,弱光强下,感生电荷速度慢,随着曝光时间增加,光电二极管PD内电荷不会溢出,如附图5所示。在强光下,极短的曝光时间,电荷积累很快,光电二极管PD内电荷存储满,由于抗溢流管AB关态电压高于电荷传输管TG关态电压,相对处于弱开启状态,电子会优先从抗溢流管AB溢出电荷,此时溢出电荷存储管CSG关断,第三节点对应的第三浮动扩散区FD3会存储溢出电荷,如附图6所示。
一种可能的实现方案中,如图18所示,当处于更强光环境或者曝光时间过长时,由于第三浮动扩散区FD3的存储容量也有限,从T2时刻开始的第二时段,可以控制溢出电荷存储管CSG管受时钟信号控制周期性打开或关闭,如在T_total时间段内进行阶梯式打开(例如:2.5V至3.5V)来将第三节点与第一节点连接,以复位第三节点,在曝光最后时间阶段T_finnal维持很短时间的关状态,此时第三浮动扩散区FD3存储的是最后有效曝光时间的电荷,最终合成时通过算法推出实际产生真实产生的电子,补回被阶梯开启复位的电子;Vout_HDR乘以真实时间曝光比值k,真实时间曝光比值k=最后关断时间T_final除以总曝光时间T_total,如图18所示。
S204,从T4时刻开始的第四时段,分别读出在高增益下光电二极管PD中存储的电荷,以及在低增益下光电二极管PD中存储的电荷。
该步骤主要是先读出PD中高增益HCG(High Conversion Gain)和低增益LCG(LOWConversion Gain)这两帧的空状态,然后再分别读出高增益HCG(High Conversion Gain)和低增益LCG(LOW Conversion Gain)这两帧的电荷状态。因为使用了双转换增益调节晶体管DCG管和第一电荷存储电容Cap1,所以可以读出几倍灵敏度比值的两帧。
具体来说,如图9所示,关闭溢出电荷存储管CSG,打开复位管RT,再次复位第一节点和第一节点;然后关断复位管RT,如图10所示,再开启选通晶体管SEL读取V1_LCG,如图11所示,此时读取的是只有FD1和FD2相连的空状态。然后,关闭双转换增益调节晶体管DCG,再开启一次选通晶体管SEL,只读出第一节点对应的第一浮动扩散区FD1的空状态,读取的是V1_HCG,如图12所示。
接着,读取高增益HCG和低增益LCG的电荷状态,首先开启电荷传输管TG管,光电二极管PD中电子流入第一节点对应的第一浮动扩散区FD1点,再打开选通晶体管SEL,读取的是光电二极管PD电荷在第一浮动扩散区FD1小电容中的的电势V2_HCG,如图13所示;然后开启双转换增益调节晶体管DCG,电荷流至第一节点对应的浮动扩散区FD1和第二节点对应的浮动扩散区FD2,开启选通晶体管SEL,读取的是光电二极管PD电荷在第一浮动扩散区FD1和第二浮动扩散区FD2大电容中的的电势V2_LCG,如图14所示。
最后,当S204执行完成后,从T7时刻开始的之后时段,类似时序开始时段,复位管RT、溢出电荷存储管CSG、抗溢流管AB、电荷传输管TG和双转换增益调节晶体管DCG打开,清空光电二极管PD、第一节点对应的第一浮动扩散区FD1、第二节点对应的第二浮动扩散区FD2和第三节点对应的浮动扩散区FD3中的电荷,将像素单元归于复位状态,如图15所示。
在一种可能的实施方式中,基于以上时序的三帧电压测试值在电路中进行信号运算,由于选通晶体管SEL输出能力,最终每一帧的最大电压均会被限定至Vmax。由于采用相同的源跟随管SF管来进行三帧采用不同电容产生电势的读取,形成如图16所示的随着不同光量的分立曲线。然后将三帧输出电压值除以转化增益,得到不同光量对应输出电子的分立曲线图,如图17所示,其中转化增益使用经验公式{CG=q/(FD对应电容值),q为常量1.6021*1019C,CG单位为μV/e-},通过时序获知HCG采用第一浮动扩散区FD1,LCG采用电容第一浮动扩散区FD1和第二浮动扩散区FD2,最低灵敏度一帧高动态范围成像High DynamicRange Imaging,HDR)采用第一浮动扩散区FD1、第二浮动扩散区FD2和第三浮动扩散区FD3的总容值。
综上,本发明的优点在于提供一种基于PD电荷溢出模式像元结构,单帧曝光实现高动态三帧图像合成。其溢出模式第三帧基于现有成熟的抗溢流管,通过电荷储藏管阶段开启,通过最终关断时间计算,可以推算出实际生成的指数级的电子,相比现有技术,动态范围能扩展几十倍,能够适应更复杂的光照场景,如智能驾驶车辆经过隧道或者被远光灯照射时,车载摄像头的动态范围得到足够的扩展,增强了驾驶安全性。
以上所述的仅为本发明的优选实施例,所述实施例并非用以限制本发明的专利保护范围,因此凡是运用本发明的说明书及附图内容所作的等同结构变化,同理均应包含在本发明的保护范围内。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。
对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (10)

1.一种像素单元,其特征在于,包括:
光电二极管PD的阴极连接电荷传输管TG的一端,以及抗溢流管AB的一端,所述光电二极管PD的阳极接地,所述光电二极管PD用于响应于光信号而生成电荷;
电荷传输管TG的另一端连接双转换增益调节晶体管DCG,所述电荷传输管TG,用于将所述光电二极管PD的电荷传输到第一节点A;
抗溢流管AB的另一端连接溢出电荷存储管CSG;所述抗溢流管AB用于将所述光电二极管PD饱和范围外的电荷溢出到第三节点C;
溢出电荷存储管CSG的另一端连接复位晶体管RT的一端,所述溢出电荷存储管CSG用于将所述光电二极管PD饱和范围外的电荷传输到第二节点B;
双转换增益调节晶体管DCG的一端为所述第一节点A,所述双转换增益调节晶体管DCG的另一端与所述溢出电荷存储管CSG的另一端连接,用于通过打开或关断所述第一节点A和所述第二节点B之间的通路来控制对所述光电二极管PD的转换增益;
复位晶体管RT的另一端连接电源电压,用于将像素单元复位;以及
输出单元,用于放大电压并输出放大电压。
2.根据权利要求1所述的像素单元,其特征在于,还包括第一电容,所述第一电容的一端与所述第二节点B连接,所述第一电容的另一端接地。
3.根据权利要求2所述的像素单元,其特征在于,还包括第二电容,所述第二电容的一端与所述第三节点C连接,所述第二电容的另一端接地。
4.根据权利要求1至3任一项所述的像素单元,其特征在于,所述输出单元包括源跟随管SF和选通晶体管SEL,所述选通晶体管SEL通过所述源跟随管SF与电源连接;
所述源跟随管SF一端接电源电压,所述源跟随管SF的栅极连接第一节点A,所述源跟随管SF的另一端与所述选通晶体管的一端连接,所述源跟随管SF用于将所述第一节点A处的电压放大;
所述选通晶体管用于选择是否输出所述源跟随管SF放大的电压。
5.根据权利要求4所述的像素单元,其特征在于,还包括驱动电路,所述驱动电路用于驱动所述电荷传输管TG、抗溢流管AB、溢出电荷存储管CSG双转换增益调节晶体管DCG、复位晶体管RT和选通晶体管SEL。
6.根据权利要求5所述的像素单元,其特征在于,所述驱动电路与所述电荷传输管TG的栅极、双转换增益调节晶体管DCG的栅极、抗溢流管AB的栅极和溢出电荷存储管CSG的栅极均连接,以及与复位晶体管RT和选通晶体管SEL的栅极均连接。
7.一种图像传感器,其特征在于,包括如权利要求1至6任意一项所述的像素单元构成的像素阵列。
8.一种像素单元的时序控制方法,应用于如权利要求1至6任意一项所述的像素单元,其特征在于,所述时序控制方法包括:
从T1时刻开始的第一时段,打开复位管RT、溢出电荷存储管CSG、抗溢流管AB、电荷传输管TG和双转换增益调节晶体管DCG,复位光电二极管PD、第一节点A、第二节点B和第三节点C;
从T2时刻开始的第二时段,保持复位管RT和双转换增益调节晶体管DCG仍处于打开状态,关断溢出电荷存储管CSG和电荷传输管TG,弱关断抗溢流管AB,使第一节点A和第二节点B仍处于复位状态;并曝光;
从T3时刻开始的第三时段,使第三节点C与第二节点B和第一节点A相连,读取第三节点C、第二节点B和第一节点A所在寄生电容存储的电荷;
从T4时刻开始的第四时段,分别读出在高增益下光电二极管PD中存储的电荷,以及在低增益下光电二极管PD中存储的电荷。
9.根据权利要求8所述的时序控制方法,其特征在于,从T2时刻开始的第二时段,所述方法还包括:
控制溢出电荷存储管CSG周期性打开或关闭,当溢出电荷存储管CSG打开时,将第三节点C与第一节点A连接,以周期性地复位第三节点C;在曝光时段的结束阶段,维持电荷存储管CSG处于关断状态。
10.根据权利要求8所述的时序控制方法,其特征在于,从T3时刻开始的第三时段,使第三节点C与第二节点B和第一节点A相连,读取第三节点C、第二节点B和第一节点A所在寄生电容存储的电荷,包括:
在T3时刻,关断复位管RT和抗溢流管AB、打开溢出电荷存储管CSG,以及保持双转换增益调节晶体管DCG仍处于打开状态、保持电荷传输管TG仍处于关断状态,使第三节点C与第二节点B、第一节点A相连;控制源跟随管SF输入低电压,开启选通晶体管SEL,读取强光信号电压V2_HDR;
在T5时刻,打开复位管RT,复位第一节点A、第二节点B和第三节点C中电荷;
在T6时刻,关闭复位管RT管,再开启选通晶体管SEL,读取第一节点A、第二节点B和第三节点C中电荷为空时的强光信号电压V1_HDR;
其中第三节点C、第二节点B和第一节点A中的存储的电荷对应的电位等于V1_HDR减去V2_HDR。
CN202111604045.6A 2021-12-24 2021-12-24 一种像素单元及其时序控制方法 Active CN114339091B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111604045.6A CN114339091B (zh) 2021-12-24 2021-12-24 一种像素单元及其时序控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111604045.6A CN114339091B (zh) 2021-12-24 2021-12-24 一种像素单元及其时序控制方法

Publications (2)

Publication Number Publication Date
CN114339091A CN114339091A (zh) 2022-04-12
CN114339091B true CN114339091B (zh) 2024-02-09

Family

ID=81013562

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111604045.6A Active CN114339091B (zh) 2021-12-24 2021-12-24 一种像素单元及其时序控制方法

Country Status (1)

Country Link
CN (1) CN114339091B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108322677A (zh) * 2018-03-01 2018-07-24 上海晔芯电子科技有限公司 支持多种曝光模式的hdr图像传感器像素结构及成像系统
DE202018105975U1 (de) * 2017-10-24 2018-11-27 Semiconductor Components Industries, Llc Hochdynamik-Bildsensoren mit Minderung von Flackern und festen Störmustern
CN109286763A (zh) * 2017-07-19 2019-01-29 恒景科技股份有限公司 图像传感器及其操作方法
CN112291493A (zh) * 2019-07-22 2021-01-29 半导体元件工业有限责任公司 用于生成高动态范围图像的成像系统和方法
CN113206963A (zh) * 2020-01-30 2021-08-03 半导体元件工业有限责任公司 具有多个光电二极管的高动态范围成像像素

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10404928B2 (en) * 2017-07-06 2019-09-03 Himax Imaging Limited Image sensor and a method of operating the same
US10560649B2 (en) * 2018-02-20 2020-02-11 Semiconductor Components Industries, Llc Imaging systems having dual storage gate overflow capabilities

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109286763A (zh) * 2017-07-19 2019-01-29 恒景科技股份有限公司 图像传感器及其操作方法
DE202018105975U1 (de) * 2017-10-24 2018-11-27 Semiconductor Components Industries, Llc Hochdynamik-Bildsensoren mit Minderung von Flackern und festen Störmustern
CN108322677A (zh) * 2018-03-01 2018-07-24 上海晔芯电子科技有限公司 支持多种曝光模式的hdr图像传感器像素结构及成像系统
CN112291493A (zh) * 2019-07-22 2021-01-29 半导体元件工业有限责任公司 用于生成高动态范围图像的成像系统和方法
CN113206963A (zh) * 2020-01-30 2021-08-03 半导体元件工业有限责任公司 具有多个光电二极管的高动态范围成像像素

Also Published As

Publication number Publication date
CN114339091A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
US9819882B2 (en) Global shutter high dynamic range sensor
KR101437912B1 (ko) 이미지 센서의 구동 방법
CN109819184B (zh) 图像传感器及减少图像传感器固定图像噪声的方法
TWI533698B (zh) 具有圖元內記憶體的高動態範圍圖像感測器
CN102685403B (zh) 扩展tdi-cmos图像传感器动态范围的方法
US7502060B2 (en) Solid-state imaging device providing wide dynamic range and high low-illuminance sensitivity
JP5012188B2 (ja) 固体撮像装置
KR20010112648A (ko) 이미지 센서
JP2000023044A (ja) 撮像装置
JP4770618B2 (ja) 固体撮像装置
CN109819183B (zh) 一种提高动态范围的像素结构与驱动方式
CN112004037B (zh) 图像传感器像素结构
CN111757026B (zh) 图像传感器像素结构
CN102547164B (zh) 图像处理装置和图像处理方法
US11006064B2 (en) CMOS image sensor and method of operating pixel array by CMOS image sensor
JP2006148328A (ja) 固体撮像装置
CN111741244B (zh) 图像传感器像素结构
CN110708481B (zh) 一种基于差异复位的去除固定模式噪声方法
CN114339091B (zh) 一种像素单元及其时序控制方法
JP2006217421A (ja) 固体撮像装置
CN110971844B (zh) 一种扩展cmos图像传感器像素满阱容量的电路
CN114640808B (zh) 基于复位晶体管复用技术的高动态范围图像传感器像素单元
CN113840103B (zh) 一种高动态范围的图像传感器
CN111935427B (zh) Cmos图像传感器、像素单元及其控制方法
US20240205564A1 (en) Active pixel circuit, image sensor, and electronic device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant