CN114337764A - 一种基于多相dft数字信道化接收机的普适性方法及系统 - Google Patents

Abstract

本发明公开了一种基于多相DFT数字信道化接收机的普适性方法及系统，根据利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出，并按照频谱序列进行均分，得到各均分子信道的输出信号，同时对各均分子信道的输出信号进行多倍系数抽取滤波以及多倍零值内插滤波，得到二次滤波的输出信号，并进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号，并根据不同子信道的混频频率构建数字信道化结构；本发明构建的数字信道化算法模型具有普适性，在现代化战场上可以应对不同的信号类型以及信道化分方式没有过多的约束限制，可与现有的数字信道化接收机模型的高效结构相结合，从而将其转换成适应不同场景的接收机模型。

Description

一种基于多相DFT数字信道化接收机的普适性方法及系统

技术领域

本发明涉及信道化接收机领域，具体涉及一种基于多相DFT数字信道化接收机的普适性方法及系统。

背景技术

随着电子与信息科学技术的迅猛发展，电子对抗在现代信息化战场中扮演着越来越不可或缺的角色，对战争的结果起着决定性的影响。电子对抗系统主要由电子支援措施和电子干扰措施两大部分组成。而接收机作为各种电子对抗系统中的最重要的组成部分，有重要的研究价值。

信道化接收机的研究在近几年也取得了巨大的成就，现有技术中提出了一种适用于线性调频信号的基于分数阶傅里叶变换的数字信道化接收机方案；现有研究人员深入研究了一种基于多相滤波的新型算法，并在此基础上实现了基于软件无线电平台的多通道接收机。以上的信道化接收机方案都是基于特定场景下的，然而，在现代化战场中，信号密度大、形式复杂，在这样日益复杂的电磁环境下，目前的信道化接收机模型不能很好地适应战场上的变化，从而导致信息接收有误或延迟。

发明内容

针对现有技术中的上述不足，本发明提供了一种基于多相DFT数字信道化接收机的普适性方法及系统，解决了现有的数字信道化模型中基于某种特定类型的信号(实数信号或复数信号)或者某种特定的信道划分方式都是按照奇型划分或偶型划分而单一设计，在错综复杂的电子对抗战场中难以适应的问题。

为了达到上述发明目的，本发明采用的技术方案为：

一方面，本发明提供一种基于多相DFT数字信道化接收机的普适性方法，包括以下步骤：

S1、利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出；

S2、对原始数字信道的子信道输出信号按照频谱序列进行均分，得到各均分子信道的输出信号；

S3、对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；

S4、对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；

S5、对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号；

S6、根据不同子信道的混频频率构建数字信道化结构。

优选地，步骤S2中各均分子信道的输出信号表示为：

其中，y_k(m)为第k个均分子信道的输出信号，K为各均分后频谱段的段长，p为各均分后频谱段中段内数据点的序号，r为常数项参数，ω_k为第k个子信道的混频频率，D为抽取因子，e为常数，j为虚数参量，h_LP(.)为低通滤波器，x(.)为输入信号，m为经过抽取因子D后被抽取的时间序列。

优选地，步骤S3的具体方法：

根据公式：

对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；其中，h_p(.)为低通滤波器h_LP(.)的K路多相分支，F为并行信道数与抽取因子间的系数，x_p(.)为第p个分段对应的输入信号，h_p(i)为低通滤波器h_LP(.)的K路多相分支中第i个分支。

优选地，步骤S4的具体方法为：

根据公式：

对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；其中，y_k(m)*为二次滤波的输出信号，l为总的分段的个数。

优选地，步骤S5中优化后的输出信号表示为：

其中，y_k(m)’为优化后的输出信号，s_p(m)为对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换的方法函数。

另一方面，本发明提供一种基于普适性算法的多路并行数字接收机系统，包括：

原始数字信道输出模块，用于利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出；

均分子信道输出模块，用于对原始数字信道的子信道输出信号按照频谱序列进行均分，得到各均分子信道的输出信号；

多倍系数抽取滤波模块，用于对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；

多倍零值内插滤波模块，用于对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；

优化输出模块，用于对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号；

数字信道化结构构建模块，用于根据不同子信道的混频频率构建数字信道化结构。

优选地，均分子信道输出模块中第k个均分子信道的输出信号表示为：

其中，y_k(m)为第k个均分子信道的输出信号，K为各均分后频谱段的段长，p为各均分后频谱段中段内数据点的序号，r为常数项参数，ω_k为第k个子信道的混频频率，D为抽取因子，e为常数，j为虚数参量，h_LP(.)为低通滤波器，x(.)为输入信号，mD为经过抽取因子D后被抽取的时间序列。

优选地，多倍系数抽取滤波模块中得到的初次滤波后的输出信号，表示为：

其中，y_k1(m)为初次滤波后的输出信号，h_p(.)为低通滤波器h_LP(.)的K路多相分支，F为并行信道数与抽取因子间的系数，x_p(.)为第p个分段对应的输入信号，h_p(i)为低通滤波器h_LP(.)的K路多相分支中第i个分支。

优选地，多倍零值内插滤波模块得到的二次滤波的输出信号，表示为：

其中，y_k2(m)为二次滤波的输出信号，l为总的分段的个数。

优选地，优化输出模块得到的优化后的输出信号，表示为：

其中，y_k3(m)为优化后的输出信号，s_p(m)为对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换的方法函数。

本发明具有以下有益效果：

根据利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出，并按照频谱序列进行均分，得到各均分子信道的输出信号，同时对各均分子信道的输出信号进行多倍系数抽取滤波以及多倍零值内插滤波，得到二次滤波的输出信号，并进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号，并根据不同子信道的混频频率构建数字信道化结构；本发明得到数字信道化算法模型具有普适性，在现代化战场上可以应对不同的信号类型以及信道化分方式没有过多的约束限制，可与现有的数字信道化接收机模型的高效结构相结合，从而将其转换成适应不同场景的接收机模型，解决了现有的数字信道化模型中基于某种特定类型的信号(实数信号或复数信号)或者某种特定的信道划分方式(奇型划分或偶型划分)而单一设计，在错综复杂的电子对抗战场中难以适应的问题。

附图说明

图1为本发明提供的一种基于多相DFT数字信道化接收机的普适性方法的步骤流程图；

图2为本发明实施例所示提供的K＝D复数信号奇型划分的数字信道化高效结构；

图3为本发明实施例所示提供K＝2D复数信号偶型划分的数字信道化高效结构；

图4为本发明提供的一种应用普适性方法的多路并行数字接收机的结构示意图；

图5为本发明实施例提供的多路并行数字接收机的数字信道化模块模型的结构示意图；

图6为本发明实施例提供的64路并行数字接收机总模型的结构示意图；

图7为本发明实施例提供的基于多相DFT的数字信道化结构的建模及仿真实验的测试输入信号；图7(a)为真实输入信号，图7(b)为输入信号频谱；

图8为本发明实施例提供的基于多相DFT的数字信道化结构的建模及仿真实验的数字信道化仿真结果；图8(a)为输出信号谱；图8(b)为不同信道下时间顺序的数字信道化仿真结果；

图9为本发明实施例提供的64路并行多路DDC的FPGA仿真测试的输出结果。

具体实施方式

下面对本发明的具体实施方式进行描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

一方面，如图1所示，本发明提供了一种基于多相DFT数字信道化接收机的普适性算法，包括以下步骤：

S1、利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出；

可选的，信道化过程可用一组数字滤波器与数据抽取器来表示，假设并行通道数为K，抽取因子为D，且满足K＝F·D(F＞0)，其中K、D、F均为整数；

假设现有的原始数字信道化模型的抗混叠滤波器h_LP(n)为低通FIR滤波器的相应函数，则第k个子信道的输出可以表示为：

其中，n为输入信号的时间序列，m为经过抽取因子D后被抽取的时间序列，x(mD-i)表示信号x(i)经过翻转和平移m个时间单位之后的结果，y_k(m)为输入信号

经过抗混叠低通FIR滤波器的输出。

S2、对原始数字信道的子信道输出信号按照频谱序列进行均分，得到各均分子信道的输出信号；

优选地，，步骤S2中各均分子信道的输出信号表示为：

其中，y_k(m)为第k个均分子信道的输出信号，K为各均分后频谱段的段长，p为各均分后频谱段中段内数据点的序号，r为常数项参数，ω_k为第k个子信道的混频频率，D为抽取因子，e为常数，j为虚数参量，h_LP(.)为低通滤波器，x(.)为输入信号，m为经过抽取因子D后被抽取的时间序列。

可选的，将频谱序列进行均分段，每个均分的段长为K，r为分段的序号，p为表示每一个分段的段内数据点的序号，并满足：i＝rK+p，其中，r∈(-∞,∞)，p∈(0,K-1)，将其带入原始数字信道化模型的第k个子信道的输出，得到各均分子信道的输出信号。

S3、对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；

步骤S3的具体方法：

根据公式：

对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；其中，h_p(.)为低通滤波器h_LP(.)的K路多相分支，F为并行信道数与抽取因子间的系数，x_p(.)为第p个分段对应的输入信号，h_p(i)为低通滤波器h_LP(.)的K路多相分支中第i个分支。

可选的，本发明实施中，定义x_p(m)＝x(mD-p)，h_p(m)＝h_LP(mK+p)，同时，令K＝FD，i＝r，l＝iF＝rF；其中，h_p(i)是h_LP(n)的K路多相分支，即h_p(i)表示由h_LP(n)经过K倍系数抽取得到的多相分支滤波器。

S4、对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；

优选地，步骤S4的具体方法为：

根据公式：

对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；其中，y_k(m)*为二次滤波的输出信号其中，l为总的分段的个数，满足l＝iF。

S5、对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号；

优选地，步骤S5中优化后的输出信号表示为：

其中，y_k(m)’为优化后的输出信号，s_p(m)为对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换的方法函数。

可选的，令g_p(l)＝h_p(l/F)，则有如下定义：

表示为：序列x(m)经过D倍抽取后得到的新序列x_p(m)与旋转因子

相乘以后的结果再通过滤波器g_p(m)滤波，其中，滤波器g_p(m)是原型低通滤波器经过K倍系数抽取以后再经过F倍零值内插得到的多相分支滤波器；将该定义式带入二次滤波的输出信号中，可以得到优化后的输出信号。

对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换，是由于抗混叠滤波器处于抽取器之前，抽取丢弃掉的数据也参与了滤波器运算，且丢弃掉的数据远多于保留的数据。

S6、根据不同子信道的混频频率构建数字信道化结构。

可选的，ω_k为各个子信道的混频频率，其中子信道满足：k＝0,1,2,…,K-1；数字信道化的信道划分根据信号的类型主要分为复数信号的信道划分和实数信号的信道化分，以上两种信号的信道均匀划分方式有奇型划分和偶型划分两种方式，因此在本发明实施例的算法研究和系统模型设计过程中ω_k可有四种不同的取值：

1)复数信号信道偶型划分时：

2)复数信号信道奇型划分时：

3)实数信号信道偶型划分时：

4)实数信号信道奇型划分时：

得到优化后的输出信号后，在不同场景下应用不同的子信道的混频频率ω_k带入，就可以得到该应用场景下的数字信道化的高效结构；

实际中，以复数信号奇型划分为例，此时的ω_k＝(2k+1)π/K，假设K＝D，即F＝1，则ω_k＝(2k+1)π/D，g_p(l)＝h_p(l)＝h_LP(lD+p)，此时第k个子信道的输出表达式为：

表示为第k个子信道的第m个输出数据可以表示为对原始序列经过多相滤波器运算后得到的新序列

作第m次K点IDFT顺序运算结果的第k个输出数据点；

本发明实施中可通过由以上推导过程和公式作支撑，可以得到不同信道化分方式下的数字信道化的高效结构。

如图2、图3所示，分别为本发明实施例所示提供的K＝D复数信号奇型划分的数字信道化高效结构以及K＝2D复数信号偶型划分的数字信道化高效结构。

另一方面，如图4所示，本发明提供了一种应用普适性方法的多路并行数字接收机，包括：

原始数字信道输出模块，用于利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出；

均分子信道输出模块，用于对原始数字信道的子信道输出信号按照频谱序列进行均分，得到各均分子信道的输出信号；

优选地，均分子信道输出模块中第k个均分子信道的输出信号表示为：

其中，y_k(m)为第k个均分子信道的输出信号，K为各均分后频谱段的段长，p为各均分后频谱段中段内数据点的序号，r为常数项参数，ω_k为第k个子信道的混频频率，D为抽取因子，e为常数，j为虚数参量，h_LP(.)为低通滤波器，x(.)为输入信号，mD为经过抽取因子D后被抽取的时间序列。

多倍系数抽取滤波模块，用于对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；

优选地，多倍系数抽取滤波模块中得到的初次滤波后的输出信号，表示为：

其中，y_k1(m)为初次滤波后的输出信号，h_p(.)为低通滤波器h_LP(.)的K路多相分支，F为并行信道数与抽取因子间的系数，x_p(.)为第p个分段对应的输入信号，h_p(i)为低通滤波器h_LP(.)的K路多相分支中第i个分支。

多倍零值内插滤波模块，用于对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；

优选地，多倍零值内插滤波模块得到的二次滤波的输出信号，表示为：

其中，y_k2(m)为二次滤波的输出信号，l为总的分段的个数。

优化输出模块，用于对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号；

优选地，优化输出模块得到的优化后的输出信号，表示为：

其中，y_k3(m)为优化后的输出信号，s_p(m)为对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换的方法函数。

数字信道化结构构建模块，用于根据不同子信道的混频频率构建数字信道化结构。

本发明实施例提供的一种应用普适性方法的多路并行数字接收机具有上述一种基于多相DFT数字信道化接收机的普适性方法的有益效果。

可选的，本发明实施例基于多相DFT数字信道化接收机的普适性方法构建了一个多路并行数字接收机的数字信道化模块模型，其结构示意图如图5所示，包括：依次连接基于普适性算法的数字信道化模块、信道选择模块、混频器模块、抽取器模块与FIR滤波模块；

基于普适性算法的数字信道化模块，用于将信号频段均分为多个信道，同时将得到的子信道搬移到零频，并传输给信道选择模块；

信道选择模块，用于选择数字信道化模块传输的子信号，得到选择后子信号；

可选的，本实施例中56路数字信道化完成以后，根据上位机下发的64路DDC的频率控制字来选择64路DDC对应的子信道，其本质为多路选择器。

混频器模块，用于将选择后子信号中目标信号搬移到零频处，得到混频后子信号；

可选的，本实施例中的混频器模块利用CORDIC(坐标旋转数字计算机)算法来实现，抽取与FIR滤波模块选择CIC(级联积分梳状滤波器)+HB(半带滤波器)+FIR的架构来实现。

抽取器模块，用于对混频后子信号进行信号抽取；

FIR滤波模块，用于对抽取后的子信号进行FIR滤波。

其中，数字信道化模块的主要功能是将整个频段均匀分成若干子信道，然后将每个子信道都搬移到零频，以方便后续的数字信号处理。本实施例中设计的数字信道化为256个子信道，每个子信道对输入信号进行128倍抽取，系统工作时钟与ADC的采样率均为102.4MHz。经过数字信道化以后，每一个子信道的输出数据率变为原来的1/128。由于后续处理模块所处理的数据均为某一个确定的子信道内的窄带信号，多以极大地减小了后续处理模块的压力。这样，通过数字信道化的处理，就将宽带信号的处理转变成了若干窄带信号的处理。

其中，基于应用普适性算法的数字信道化模块包括多相分支滤波器子模块、并串转换子模块、数据缓存子模块、离散傅里叶反变换子模块以及多个分别与多相分支滤波器模块对应连接的串并转换子模块和一个与离散傅里叶反变换模块；

可选的，本发明实施例中以复数信号偶型划分为例，设计了256个子信道的64路多路并行数字接收机；如图6所示，包括数字信道化模块、信道选择模块、混频器模块、抽取器模块与FIR滤波模块：数字信道化模块共使用了三个串并转换模块，在第1，2个串并转化模块中，由于偶数子信道的数据在进入多相滤波器之前需要乘以(-1)^m，这就意味着对于第1，3，5，…，255子信道的第0，2，4，…个点的原始数据需要取相反数。

多相分支滤波器子模块，用于接收并行数据并进行FIR滤波，将滤波后信息传递给并串行转换子模块；

可选的，多相分支滤波器的每一个多相分支都是通过对原型低通滤波器的系数进行抽取而得到的，其本质还是一个FIR滤波器。多相分支FIR滤波器的串行结构本质为MAC(Multiple Accumulation Cell)，其阶数决定其累加的次数，同时还可以利用其系数的对称性进一步减小运算量。

并串转换子模块，用于接收滤波后信息，并将并行数据转换为串行数据，并传递给数据缓存子模块；

可选的，并串转换的目的是使并行的256路数据信号按照先后顺序合并成一路串行的数据流信号，对于该并串转换模块而言，输入的数据信号为256路，输出的数据信号只有1路。本发明实施例中采用的是一个简单的256个状态的状态机来实现此子模块。

数据缓存子模块，用于缓存并串转换模块传输的串行数据，并将串行数据传递给离散傅里叶反变换子模块；

离散傅里叶反变换模块，用于读取并串转换模块缓存的串行数据，并进行离散傅里叶变换，并将离散傅里叶变换后的串行数据传递给串并转换子模块。

可选的，该数据缓存子模块的主要功能是将并串转换的串行数据缓存起来，当FIFO内的数据超过256个时，则允许IDFT模块访问读取FIFO中的数据。IDFT模块每一次从数据缓存FIFO中读取一帧数据，然后完成256点IDFT运算。本发明实施例中利用Xilinx IPcore FFT核v9.0实现IDFT运算，其傅里叶变换长度为256。

本发明实施例中对构建的接收机模型进行仿真实验，以验证其可行性；

1)基于多相DFT的数字信道化结构的建模及仿真

随机取多频的复数信号，测试输入信号为多频信号，频点分别为2.495MHz、46MHz、77.61MHz、99.88MHz，测试输入信号，如图7所示；其数字信道化仿真结果如图8所示，仿真结果表明该多频点测试信号经过数字信道化处理以后分别位于第7、116、195及251个子信道，该仿真结果符合预期。

2)64路并行多路DDC的FPGA仿真测试

如图6所示，本发明构建了64路并行数字接收机总模型，接收到的数字信号经过基于多相DFT的数字信道化模块完成了信号的大倍数抽取，解决了“抗混叠低通滤波器与数据抽取位置互换”问题，这样可以使抽取过程中丢掉的数据(通常这一部分数据比实际需要处理的数据多得多)不参与抗混叠FIR低通滤波器的乘累加运算，使得系统的运算量大大地减小，在信道化完成以后进入信道选择模块，之后进入混频、抽取与滤波部分，其中混频器的功能是将该路DDC的目标信号搬移到零频(数字信道化完成以后，子信道内非中心频点的信号并未被混频到零频)，而抽取与滤波则根据需要完成信号带宽及采样率的变换；

为了能够看见预期的输出波形(正弦波)，混频模块在进行混频的时候，混频频率与频率控制字有1kHz的频偏，以避免输出波形因为处于绝对零频的缘故而成为常数，随机选择5，13，28，60路DDC，其输出结果如图9所示，由测试结果可以知道，通过下发频率控制字控制信道选择模块选择目标DDC所对应的子信道数据，然后进一步混频滤波得到的输出波形符合预期；由于混频完成以后，信号与零频有1kHz的频偏，所以所测试的4路DDC的输出正弦波周期是一致的。

本发明是参照根据本发明实施例的方法、设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

本发明中应用了具体实施例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

本领域的普通技术人员将会意识到，这里所述的实施例是为了帮助读者理解本发明的原理，应被理解为本发明的保护范围并不局限于这样的特别陈述和实施例。本领域的普通技术人员可以根据本发明公开的这些技术启示做出各种不脱离本发明实质的其它各种具体变形和组合，这些变形和组合仍然在本发明的保护范围内。

Claims (10)

1.一种基于多相DFT数字信道化接收机的普适性方法，其特征在于，包括以下步骤：

S1、利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出；

S2、对原始数字信道的子信道输出信号按照频谱序列进行均分，得到各均分子信道的输出信号；

S3、对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；

S4、对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；

S5、对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号；

S6、根据不同子信道的混频频率构建数字信道化结构。

2.根据权利要求1所述的基于多相DFT数字信道化接收机的普适性方法，其特征在于，步骤S2中各均分子信道的输出信号表示为：

其中，y_k(m)为第k个均分子信道的输出信号，K为各均分后频谱段的段长，p为各均分后频谱段中段内数据点的序号，r为常数项参数，ω_k为第k个子信道的混频频率，D为抽取因子，e为常数，j为虚数参量，h_LP(.)为低通滤波器，x(.)为输入信号，mD为经过抽取因子D后被抽取的时间序列。

3.根据权利要求2所述的基于多相DFT数字信道化接收机的普适性方法，其特征在于，步骤S3的具体方法：

根据公式：

对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号y_k1(m)；其中，h_p(.)为低通滤波器h_LP(.)的K路多相分支，F为并行信道数与抽取因子间的系数，x_p(.)为第p个分段对应的输入信号，h_p(i)为低通滤波器h_LP(.)的K路多相分支中第i个分支。

4.根据权利要求3所述的基于多相DFT数字信道化接收机的普适性方法，其特征在于，步骤S4的具体方法为：

根据公式：

对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号y_k2(m)；其中，l为总的分段的个数。

5.根据权利要求4所述的基于多相DFT数字信道化接收机的普适性方法，其特征在于，步骤S5中优化后的输出信号表示为：

其中，y_kd(m)为优化后的输出信号，s_p(m)为对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换的方法函数。

6.一种基于普适性算法的多路并行数字接收机系统，其特征在于，包括：

原始数字信道输出模块，用于利用抗混频率低通滤波器提取输入信号，得到原始数字信道的子信道输出；

均分子信道输出模块，用于对原始数字信道的子信道输出信号按照频谱序列进行均分，得到各均分子信道的输出信号；

多倍系数抽取滤波模块，用于对各均分子信道的输出信号进行多倍系数抽取滤波，得到初次滤波后的输出信号；

多倍零值内插滤波模块，用于对初次滤波后的输出信号进行多倍零值内插滤波，得到二次滤波的输出信号；

优化输出模块，用于对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换，得到优化后的输出信号；

数字信道化结构构建模块，用于根据不同子信道的混频频率构建数字信道化结构。

7.根据权利要求6所述的基于普适性算法的多路并行数字接收机系统，其特征在于，均分子信道输出模块中第k个均分子信道的输出信号表示为：

其中，y_k(m)为第k个均分子信道的输出信号，K为各均分后频谱段的段长，p为各均分后频谱段中段内数据点的序号，r为常数项参数，ω_k为第k个子信道的混频频率，D为抽取因子，e为常数，j为虚数参量，h_LP(.)为低通滤波器，x(.)为输入信号，mD为经过抽取因子D后被抽取的时间序列。

8.根据权利要求7所述的基于普适性算法的多路并行数字接收机系统，其特征在于，多倍系数抽取滤波模块中得到的初次滤波后的输出信号，表示为：

其中，y_k1(m)为初次滤波后的输出信号，h_p(.)为低通滤波器h_LP(.)的K路多相分支，F为并行信道数与抽取因子间的系数，x_p(.)为第p个分段对应的输入信号，h_p(i)为低通滤波器h_LP(.)的K路多相分支中第i个分支。

9.根据权利要求8所述的基于普适性算法的多路并行数字接收机系统，其特征在于，多倍零值内插滤波模块得到的二次滤波的输出信号，表示为：

其中，y_k2(m)为二次滤波的输出信号，l为总的分段的个数。

10.根据权利要求9所述的基于普适性算法的多路并行数字接收机系统，其特征在于，优化输出模块得到的优化后的输出信号，表示为：

其中，y_k3(m)为优化后的输出信号，s_p(m)为对二次滤波的输出信号进行抗混叠低通滤波与数据抽取位置互换的方法函数。

Images