CN114337725B - 非相干直接序列扩频信号位同步方法、装置、设备及介质 - Google Patents

非相干直接序列扩频信号位同步方法、装置、设备及介质 Download PDF

Info

Publication number
CN114337725B
CN114337725B CN202210250259.6A CN202210250259A CN114337725B CN 114337725 B CN114337725 B CN 114337725B CN 202210250259 A CN202210250259 A CN 202210250259A CN 114337725 B CN114337725 B CN 114337725B
Authority
CN
China
Prior art keywords
data
symbol data
determining
symbol
coherent integration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210250259.6A
Other languages
English (en)
Other versions
CN114337725A (zh
Inventor
吴严鑫
王帅
方金辉
闵紫薇
刘泽宇
曾亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN202210250259.6A priority Critical patent/CN114337725B/zh
Publication of CN114337725A publication Critical patent/CN114337725A/zh
Application granted granted Critical
Publication of CN114337725B publication Critical patent/CN114337725B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明提供一种非相干直接序列扩频信号位同步方法、装置、设备及介质，包括：对获取的待位同步处理数据进行解扩处理，将解扩后的待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，根据相干积分结果确定出鉴相误差，并输入位同步环中，将位同步环的输出结果确定为下一个符号积分区间的调整量；重复上述三个操作，调整待位同步处理数据的数据符号的目标积分区间，确认目标积分区间与真实数据符号区间相同，本发明提供的方法能够实现一定范围内任意符号速率的非相干直扩信号的位同步处理，操作简单，降低硬件开发成本，提升了用户体验。

Description

非相干直接序列扩频信号位同步方法、装置、设备及介质
技术领域
本发明涉及通信技术领域，尤其涉及一种非相干直接序列扩频信号位同步方法、装置、设备及介质。
背景技术
直接序列扩频技术是目前卫星通信系统中的关键技术之一，其可以根据信息序列与伪随机序列的相干性分为相干直接序列扩频与非相干直接序列扩频。
在传统的相干直接序列扩频技术中，信息序列与伪随机序列间有严格的相位关系，即每个数据符号对应整周期的伪随机码，在捕获跟踪模块中确定相干直接序列扩频信号的伪码相位后，数据符号的位置也随之确定，无需通过特殊手段来确定每个符号的积分区间；而对于非相干直接序列扩频技术，由于信息数据速率与码片速率呈非整数倍关系，一个伪码周期可能跨越多个数据符号，这种非相干特性赋予了非相干直接序列扩频技术信息速率可变的优势，但同时也带来了解扩后需要进行位同步的问题，即完成伪码跟踪后，需要进一步确定每个数据符号所对应码片的始末位置，以进行符号能量的积累。
现有技术中，对非相干直接序列扩频技术的研究主要聚焦于对非相干扩频信号的捕获跟踪上，通过相干积分前的预处理或变换相干积分清零时刻，来消除捕获时伪码周期内数据位跳变的影响，而后利用基于FFT/IFFT的时频域捕获算法计算出正确的码相位与频偏，并进一步完成后续的跟踪。但对于完成伪码跟踪后的位同步环节，现今的非相干直接序列扩频同步技术尚未提出较为系统性的方案，导致数据信号处理结果不够准确，用户体验较差。
发明内容
本发明提供一种非相干直接序列扩频信号位同步方法、装置、设备及介质用以解决现有技术中对于非相干直接序列扩频信号在完成跟踪处理后未进行位同步处理，导致数据信号处理结果不够准确，用户体验较差的技术问题，本发明以实现通过非相干直接序列扩频信号的位同步处理，降低硬件开发成本，提高信号处理的准确性以及提升了用户体验为目的。
第一方面，本发明提供一种非相干直接序列扩频信号位同步方法，包括：
步骤101：获取待位同步处理数据；其中，所述待位同步处理数据是指完成伪码跟踪后的数据；
步骤102：对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；
步骤103：根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；
步骤104：重复上述步骤101-步骤103的操作，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
进一步，根据本发明提供的非相干直接序列扩频信号位同步方法，所述根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量，包括：
获取所述超前路信号的相干积分结果的模平方以及所述滞后路信号的相干积分结果的模平方；
根据所述超前路信号的相干积分结果的模平方与所述滞后路信号的相干积分结果的模平方，确定鉴相误差；
将所述鉴相误差输入预设好参数的环路滤波器中，确定环路滤波器调整压控振荡器的输出结果为下一个符号积分区间的调整量。
进一步，根据本发明提供的非相干直接序列扩频信号位同步方法，所述对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，包括：
对所述待位同步处理数据进行解扩处理，确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数；
根据特定信息速率下每段单符号数据所对应的码片数确定出每段单符号数据的相干积分的参考区间；
根据所述参考区间将所述每段单符号数据划分为两个半符号数据。
进一步，根据本发明提供的非相干直接序列扩频信号位同步方法，所述确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数，包括：
根据所述待位同步处理数据的过采样倍数、码片速率以及符号速率之间的关系确定出所述每段单符号数据的码片数。
进一步，根据本发明提供的非相干直接序列扩频信号位同步方法，所述根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括：
根据第一半符号数据的积分区间确定所述第一半符号数据输入存储到超前路存储器中，并将第一半符号数据与同步处理后的伪码进行相干积分处理，得到超前路信号的相干积分结果；
或，
根据第一半符号数据的积分区间确定所述第一半符号数据输入存储到滞后路存储器中，并将第一半符号数据与同步处理后的伪码进行相干积分处理，得到滞后路信号的相干积分结果；
其中，所述第一半符号数据为所述两个半符号数据中的任意一个半符号数据。
进一步，根据本发明提供的非相干直接序列扩频信号位同步方法，所述根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括：
根据第一半符号数据对应的积分区间，将所述第一半符号数据的实部数据分别存储到第一超前路存储器和第一滞后路存储器中，所述第一半符号数据的虚部数据分别存储到第二超前路存储器和第二滞后路存储器中，并确定出各个存储器的存储地址；
根据所述各个存储器的存储地址以及所述第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果。
进一步，根据本发明提供的非相干直接序列扩频信号位同步方法，所述根据所述各个存储器的存储地址以及所述第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括：
根据第一超前路存储器中的实部数据和第一超前路存储器的存储地址及索引信息、第二超前路存储器中的虚部数据和第二超前路存储器的存储地址及索引信息，确定出超前路信号的相干积分结果；
根据第一滞后路存储器中的实部数据和第一滞后路存储器的存储地址及索引信息、第二滞后路存储器中的虚部数据和第二滞后路存储器的存储地址及索引信息，确定出滞后路信号的相干积分结果。
第二方面，本发明还提供一种非相干直接序列扩频信号位同步装置，包括：
获取模块，用于获取待位同步处理数据；其中，所述待位同步处理数据是指完成伪码跟踪后的数据；
解扩与积分计算模块，用于对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；
调整量计算模块，用于根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；
调整模块，用于重复上述所述获取模块、所述解扩与积分计算模块以及所述调整量计算模块的功能，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
第三方面，本发明还提供一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上述任一种所述非相干直接序列扩频信号位同步方法的步骤。
第四方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现如上述任一种所述非相干直接序列扩频信号位同步方法的步骤。
第五方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括计算机可执行指令，所述指令在被执行时用于实现如上任一项所述非相干直接序列扩频信号位同步方法的步骤。
本发明提供一种非相干直接序列扩频信号位同步方法、装置、设备及介质，包括：对获取的待位同步处理数据进行解扩处理，并将解扩后的待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，根据相干积分结果确定出鉴相误差，并输入位同步环中，将位同步环的输出结果确定为下一个符号积分区间的调整量；重复上述三个步骤的操作，调整待位同步处理数据的数据符号的目标积分区间，确认目标积分区间与真实数据符号区间相同，本发明提供的方法能够实现一定范围内任意符号速率的非相干直扩信号的位同步处理，操作简单，提高了数据信号处理的准确性，降低硬件开发成本，提升了用户体验。
附图说明
为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明提供的非相干直接序列扩频信号位同步方法的流程示意图；
图2是本发明提供的调整量确定的流程示意图；
图3是本发明提供的非相干直接序列扩频信号积分参考位置确定的示意图；
图4是本发明提供的非相干直接序列扩频信号位同步方法的整体流程示意图；
图5是本发明提供的非相干直接序列扩频信号积分结果的示意图；
图6是本发明提供的非相干直接序列扩频信号装置的结构示意图；
图7是本发明提供的电子设备的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1为本发明提供的非相干直接序列扩频信号位同步方法的流程示意图，如图1所示，本发明提供的非相干直接序列扩频信号位同步方法，具体包括以下步骤：
步骤101：获取待位同步处理数据；其中，所述待位同步处理数据是指完成伪码跟踪后的数据。
在本实施例中，需要获取待位同步处理数据，该待位同步处理数据为完成伪码跟踪处理后的数据。其中，在数据通信系统中，位同步处理的是数据信号，数据信号是以码元形式逐个地被发送和接收的，并且要求发送方和接收方的时钟要有一个稳定而可靠的同步关系。
步骤102：对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果。
在本实施例中，需要对上述步骤获取的待位同步处理数据进行解扩处理，然后对解扩处理后的每段单符号数据进行划分处理，将每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果。需要说明的是，本实施例中，需要根据上段单符号数据确定的调整量以及当前单符号数据对应的码片数来确定出当前单符号数据的积分参考区间，并将其划分为两个半符号数据长度的积分参考区间，分别将两个半符号数据信号记为超前路信号和滞后路信号。
需要说明的是，本实施例中划分的单符号数据的积分参考区间指的是未进行位同步调整时每个符号数据的起始位置信息，需要根据全符号长度（所对应的码片数）计算得出。
在本实施例中，还需要根据确定的两个半符号数据对应的积分区间以及同步处理后的伪码进行相干积分处理，确定出超前路信号的相干积分结果和滞后路信号的相干积分结果。其中，积分区间是根据通过对码片数确定的积分参考区间进行调整得到的。具体的处理过程见下述实施例，在此不作详细介绍。
步骤103：根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量。
在本实施例中，需要根据超前路信号的相干积分结果和滞后路信号的相干积分结果计算确定出鉴相误差，然后将得到的鉴相误差输入位同步环中，将位同步环的输出结果确定为下一个符号的积分区间的调整量，其中，鉴相是指将相位差的变化转换成输出电压的变化，也就是调相的逆变换，一种实现调相波解调的过程。
需要说明的是，本实施例中，鉴相误差是根据超前路信号的相干积分结果和滞后路信号的相干积分结果进行相减得到的，在其他实施例中可以是通过其他的计算方式确定，在此不作具体限定。
步骤104：重复上述步骤101-步骤103的操作，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
在本实施例中，需要不断重复上述操作，调整待位同步处理数据的数据符号的目标积分区间，使得该目标积分区间与真实数据符号区间相等，需要说明的是，通过不断的纠正数据符号的目标积分区间，最终使得数据符号的目标积分区间的位置与真实数据符号区间的位置对齐，保证了每个数据符号的准确性。
根据本发明提供的非相干直接序列扩频信号位同步方法，通过对获取的待位同步处理数据进行解扩处理，并将解扩后的待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，根据相干积分结果确定出鉴相误差，并输入位同步环中，将位同步环的输出结果确定为下一个符号积分区间的调整量；重复上述三个步骤的操作，调整待位同步处理数据的数据符号的目标积分区间，确认目标积分区间与真实数据符号区间相同，本发明提供的方法能够实现一定范围内任意符号速率的非相干直扩信号的位同步处理，操作简单，提高了数据信号处理的准确性，降低硬件开发成本，提升了用户体验。
基于上述任一实施例，在本实施例中，所述根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量，包括：
获取所述超前路信号的相干积分结果的模平方以及所述滞后路信号的相干积分结果的模平方；
根据所述超前路信号的相干积分结果的模平方与所述滞后路信号的相干积分结果的模平方，确定鉴相误差；
将所述鉴相误差输入预设好参数的环路滤波器中，确定环路滤波器调整压控振荡器的输出结果为下一个符号积分区间的调整量。
在本实施例中，需要获取超前路信号与滞后路信号的相干积分结果的模平方，然后将超前路信号的相干积分结果的模平方与滞后路信号的相干积分结果的模平方相减，将得到的结果差确定为鉴相误差，然后将鉴相误差输入预设好参数的环路滤波器中，确定环路滤波器调整压控振荡器的输出结果为下一个符号积分区间的调整量。
其中，超前路信号的相干积分结果的模平方是由实部的相干积分结果的平方加上虚部的相干积分结果的平方组成的；滞后路信号的相干积分结果的模平方是由滞后路实部的相干积分结果的平方加上虚部的相干积分结果的平方组成的。具体的计算公式如下：
Figure 193163DEST_PATH_IMAGE001
（1）
Figure 745367DEST_PATH_IMAGE002
（2）
其中，
Figure 400339DEST_PATH_IMAGE003
表示超前路信号的相干积分结果的模平方，
Figure 747007DEST_PATH_IMAGE004
表示滞后路信号的相 干积分结果的模平方，
Figure 221851DEST_PATH_IMAGE005
与
Figure 312166DEST_PATH_IMAGE006
分别表示数据信号实部的超前路信号的相干积 分结果与滞后路信号的相干积分结果，
Figure 556066DEST_PATH_IMAGE007
与
Figure 73635DEST_PATH_IMAGE008
分别表示数据信号虚部的超前 路信号的相干积分结果与滞后路信号的相干积分结果。
需要说明的是，根据超前路信号的相干积分结果的模平方与滞后路信号的相干积 分结果的模平方，确定两者的模平方之差为鉴相误差
Figure 35775DEST_PATH_IMAGE009
，具体的计算公式如下：
Figure 929781DEST_PATH_IMAGE010
（3）
需要说明的是，本实施例中需要预先设置环路滤波器参数，如
Figure 28187DEST_PATH_IMAGE011
，
Figure 716658DEST_PATH_IMAGE012
， 将鉴相误差
Figure 166094DEST_PATH_IMAGE009
送入环路滤波器，本实施例中环路滤波器优选的是二阶环路滤波器，具体如图 2所示，根据环路滤波器的输出结果调整压控振荡器的输出
Figure 598212DEST_PATH_IMAGE013
，得到单符号数据的积分区间 的调整量。若
Figure 816704DEST_PATH_IMAGE013
为正值，对于正确的积分区间需要在积分参考区间位置的基础上向后调整， 确定出目标积分区间；若
Figure 959233DEST_PATH_IMAGE013
为负值，则正确的积分区间应在积分参考区间位置的基础上向 前调整，确定出目标积分区间，然后，将码片数对应的调整量根据存储器深度与
Figure 630385DEST_PATH_IMAGE014
转换为调 整量地址
Figure 866195DEST_PATH_IMAGE015
与调整量索引
Figure 204772DEST_PATH_IMAGE016
，具体的计算公式如下：
Figure 235045DEST_PATH_IMAGE017
（4）
Figure 393494DEST_PATH_IMAGE018
（5）
需要说明的是，若积分区间的调整量超出半个符号所对应的码片数，则限定该调整量为半符号码片数，且方向保持不变。
在本实施例中，将待同步处理数据信号的实部的超前路信号与滞后路信号的相干积分结果相加处理，根据相加后的结果确定出实部的位同步结果，同样，将待同步处理数据信号的虚部的超前路信号与滞后路信号的相干积分结果相加处理，根据相加后的结果确定出虚部的位同步输出结果。具体的计算公式如下：
Figure 167415DEST_PATH_IMAGE019
（6）
Figure 360499DEST_PATH_IMAGE020
（7）
其中，
Figure 561673DEST_PATH_IMAGE021
与
Figure 472997DEST_PATH_IMAGE022
分别为数据信号的实部的位同步输出结果与虚部的位同步 输出结果。
根据本发明提供的非相干直接序列扩频信号位同步方法，通过获取超前路信号的相干积分结果的模平方以及滞后路信号的相干积分结果的模平方，根据超前路信号的相干积分结果的模平方与滞后路信号的相干积分结果的模平方，确定鉴相误差，然后将鉴相误差输入预设好参数的环路滤波器中，确定环路滤波器调整压控振荡器的输出结果为下一个符号积分区间的调整量。能够提高数据信号处理的准确性，降低硬件开发成本，提升用户体验。
基于上述任一实施例，在本实施例中，所述对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，包括：
对所述待位同步处理数据进行解扩处理，确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数；
根据特定信息速率下每段单符号数据所对应的码片数确定出每段单符号数据的相干积分的积分参考区间；
根据所述积分参考区间将所述每段单符号数据划分为两个半符号数据。
在本实施例中，需要对获取的待位同步处理数据进行解扩处理，然后确定出待位同步处理数据中的每段单符号数据的码片数，然后根据特定信息速率下每段单符号数据所对应的码片数确定出每段单符号数据的相干积分的积分参考区间，然后根据该积分参考区间将每段单符号数据划分为两个半符号数据，其中，单符号数据是指全符号长度的数据，全符号长度是指每个符号所对应的码片数，半符号数据则是具有一半码片数的数据，假设一个符号数据占640个码片，则半符号数据占320个码片。
根据本发明提供的非相干直接序列扩频信号位同步方法，通过对待位同步处理数据进行解扩处理，确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数，根据特定信息速率下每段单符号数据所对应的码片数确定出每段单符号数据的相干积分的积分参考区间，根据积分参考区间将每段单符号数据划分为两个半符号数据。能够提高数据信号处理的准确性，降低硬件开发成本，提升用户体验。
基于上述任一实施例，在本实施例中，所述确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数，包括：
根据所述待位同步处理数据的过采样倍数、码片速率以及符号速率之间的关系确定出所述每段单符号数据的码片数。
在本实施例中，需要确定待位同步处理数据的过采样倍数
Figure 785030DEST_PATH_IMAGE023
、码片速率以 及符号速率，然后根据三者之间的关系计算出每个数据符号所对应的码片数，计算公式为：
Figure 832620DEST_PATH_IMAGE024
（8）
其中，
Figure 470275DEST_PATH_IMAGE025
表示每个数据符号所对应的码片数，
Figure 603316DEST_PATH_IMAGE026
表示过采样倍数，
Figure 719040DEST_PATH_IMAGE027
是表示码片速率，
Figure 626996DEST_PATH_IMAGE028
表示符号速率。
举例说明，假如确定的待位同步处理数据中的符号速率为1.024M、码片速率81.88M，8倍上的过采样倍数，则每个数据符号对应的码片数为81.88*8/1.024=639.6875，约640个码片，即码片数为640。
需要说明的是，需要将计算结果分为整数部分
Figure 169973DEST_PATH_IMAGE029
与小数部分
Figure 790310DEST_PATH_IMAGE030
进行存储，把一个数据符号对应的码片数存成整数部分与小数部分能够在计 算积分区间时更准确地算出结果。如根据上述计算公式得到639.6875，则整数部分为639， 小数部分为6875，每次计算时小数部分的寄存器加上6875，满10000则整数部分加1，整数部 分再加上639。
在本实施例中，还需要根据得到的每个半符号数据对应的码片数计算半符号数据对应的码片所占的地址数，为方便计算，将半符号数据对应的码片数限制为整数倍地址数，计算公式为：
Figure 709724DEST_PATH_IMAGE031
（9）
其中，
Figure 466328DEST_PATH_IMAGE032
表示半符号数据对应的码片数所占的地址数，
Figure 445785DEST_PATH_IMAGE014
表示每个存储器地 址下所储存的待位同步处理数据的数据数，
Figure 553418DEST_PATH_IMAGE033
表示模运算，
Figure 276524DEST_PATH_IMAGE034
表示向下取整。
根据本发明提供的非相干直接序列扩频信号位同步方法，通过根据待位同步处理数据的过采样倍数、码片速率以及符号速率之间的关系确定出每段单符号数据的码片数。能够提高数据信号处理的准确性，降低硬件开发成本，提升用户体验。
基于上述任一实施例，在本实施例中，所述根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括：
根据第一半符号数据的积分区间确定所述第一半符号数据输入存储到超前路存储器中，并将第一半符号数据与同步处理后的伪码进行相干积分处理，得到超前路信号的相干积分结果；
且，
根据第一半符号数据的积分区间确定所述第一半符号数据输入存储到滞后路存储器中，并将第一半符号数据与同步处理后的伪码进行相干积分处理，得到滞后路信号的相干积分结果；
其中，所述第一半符号数据为所述两个半符号数据中的任意一个半符号数据。
在本实施例中，需要根据两个半符号数据各自对应的积分区间确定半符号数据所对应的存储器，具体需要将待位同步处理数据中的第一半符号数据输入存储到超前路存储器中，或者，将第一半符号数据的积分区间确定第一半符号数据输入存储到滞后路存储器中。需要说明的是，具体的存储方式见下述实施例，在此不作详细介绍。
在本实施例中，还需要将待位同步处理数据与同步后的伪码相乘处理以完成解 扩，然后根据伪码同步后输出数据的输入形式，确定解扩后待位同步处理数据的存储方式， 将待位同步处理数据的实部与虚部均分别用存储器进行存储，将各个存储器中存储的半符 号数据与伪码进行相乘，然后再将相乘结果相加，即得到超前路信号的相干积分结果和滞 后路信号的相干积分结果。若待位同步处理数据的形式为
Figure 887634DEST_PATH_IMAGE014
路并行输入，则将该数据进行拼 接存储，每个存储器地址对应
Figure 37992DEST_PATH_IMAGE014
个输入数据；若输入数据形式为串行输入，则每个存储器地 址对应1个输入数据。存储器的深度设置为最低符号速率下每个符号对应码片所占地址数 的2.5倍以上，当存储地址达到存储器尾地址时重新返回首地址继续存储。
需要说明的是，需要根据当前缓存数据的写入位置对后续模块的使能信号进行控制。当写入地址到达当前符号的积分参考区间的结束位置时，控制积分参考区间位置计算模块计算下一个符号数据的结束位置（首符号下收到缓存信号时，使能积分参考位置计算模块计算首符号的积分参考区间的结束位置）。
根据本发明提供的非相干直接序列扩频信号位同步方法，通过对第一半符号数据能够提高数据信号处理的准确性，降低硬件开发成本，提升用户体验。
基于上述任一实施例，在本实施例中，所述根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括:
根据第一半符号数据对应的积分区间，将所述第一半符号数据的实部数据分别存储到第一超前路存储器和第一滞后路存储器中，所述第一半符号数据的虚部数据分别存储到第二超前路存储器和第二滞后路存储器中，并确定出各个存储器的存储地址；
根据所述各个存储器的存储地址以及所述第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果。
在本实施例中，需要将第一半符号数据的实部数据和虚部数据存储到对应的超前路存储器和滞后路存储器中，具体是将第一半符号数据的实部数据分别存储到第一超前路存储器和第一滞后路存储器中，将第一半符号数据的虚部数据分别存储到第二超前路存储器和第二滞后路存储器中，并确定出各个存储器的存储地址，然后根据各个存储器的存储地址以及第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果。
具体可以表示为：超前路存储器1用于存储第一半符号数据的实部数据，滞后路存储2用于存储第一半符号数据的实部数据，超前路存储器3用于存储第一半符号数据的虚部数据，滞后路存储4用于存储第一半符号数据的虚部数据。需要说明的是，超前路存储器1与滞后路2存储器所存储的内容是完全一致的，均是第一半符号数据的实部数据。之所以要分成两个存储器来存储，是因为用一个存储器无法同时读出不同地址下的内容。
举例说明，确定每个地址下存储4个码片，以全符号数据的码片数为640片为例，第一半符号符号数据的码片数则为320，超前路信号的起始位置为第1个码片，滞后路信号的起点为第321个码片，超前路存储器1和滞后路存储器2这2个存储器存储的是第一半符号数据的实部数据，但需要从第一个存储器的第1个地址下的第一个数开始取超前路信号，从第二个存储器的第81个地址下的第一个数开始取滞后路信号。
根据本发明提供的非相干直接序列扩频信号位同步方法，通过对第一半符号数据的实部数据与虚部数据分别存储到对应的存储器中，能够提高数据信号处理的准确性，降低硬件开发成本，提升用户体验。
基于上述任一实施例，在本实施例中，所述根据所述各个存储器的存储地址以及所述第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括：
根据第一超前路存储器中的实部数据和第一超前路存储器的存储地址及索引信息、第二超前路存储器中的虚部数据和第二超前路存储器的存储地址及索引信息，确定出超前路信号的相干积分结果；
根据第一滞后路存储器中的实部数据和第一滞后路存储器的存储地址及索引信息、第二滞后路存储器中的虚部数据和第二滞后路存储器的存储地址及索引信息，确定出滞后路信号的相干积分结果。
在本实施例中，需要根据各个存储器中存储的数据以及各个存储器的存储地址以及对应的索引信息，确定出超前路信号的相干积分结果和滞后路信号的相干积分结果。
需要说明的是，根据当前符号数据的整部部分
Figure 367343DEST_PATH_IMAGE035
与小数部分
Figure 362980DEST_PATH_IMAGE036
对
Figure 94176DEST_PATH_IMAGE037
与
Figure 415436DEST_PATH_IMAGE038
进行预加，然后设置小数部分的溢出条件，当小数部分满足溢出条件时， 整数部分加一，得到当前符号数据的积分参考区间的结束位置，并将上个符号的
Figure 966503DEST_PATH_IMAGE037
近 似作为当前符号数据的积分参考区间的起始位置，记为
Figure 291131DEST_PATH_IMAGE039
；而后对当前符号数据的积 分参考区间的起始位置进行地址化调整，结合
Figure 876833DEST_PATH_IMAGE014
以及存储器的深度计算得出符号数据对应 的存储器地址以及该地址下的索引信息，将存储器地址以及该地址下的索引信息确定超前 路信号的积分参考地址与积分参考索引，具体计算公式如下：
Figure 103415DEST_PATH_IMAGE040
（10）
Figure 672936DEST_PATH_IMAGE041
（11）
其中，
Figure 275956DEST_PATH_IMAGE042
为超前路信号的积分参考区间的起始位置所对应的存储器地址，
Figure 981744DEST_PATH_IMAGE043
为超前路信号的积分参考区间的起始位置在存储器地址下对应的索引信息，
Figure 644807DEST_PATH_IMAGE033
表示模运算。
其中，如图3所示，滞后路信号的积分参考区间的起始位置为超前路信号的积分参考区间的起始位置向后延迟半个符号得到的，因此，滞后路信号的积分参考地址与积分参考索引为：
Figure 170466DEST_PATH_IMAGE044
（12）
Figure 577176DEST_PATH_IMAGE045
（13）
其中，
Figure 403050DEST_PATH_IMAGE046
为滞后路信号的积分参考区间的起始位置所对应的存储器地址，
Figure 971434DEST_PATH_IMAGE047
为滞后路信号的积分参考区间的起始位置在存储器地址下对应的索引信息，
Figure 249969DEST_PATH_IMAGE033
表示模运算。
在本实施例中，需要根据积分参考位置计算模块输出的第一半符号数据的积分参考区间的起始位置，以及积分位置调整量计算模块输出的积分起点调整量，确定超前路信号与滞后路信号的目标积分区间的起始位置，具体计算公式如下：
Figure 460371DEST_PATH_IMAGE048
（14）
Figure 875171DEST_PATH_IMAGE049
（15）
Figure 614457DEST_PATH_IMAGE050
（16）
Figure 386147DEST_PATH_IMAGE051
（17）
其中，根据上述得到的目标积分区间的起始位置，分别确定出半符号数据信号的 实部与虚部的超前路信号的积分值与滞后路信号的积分值。超前路信号与滞后路信号的积 分区间长度均为半个符号数据所对应的码片数，即从目标积分区间的起始位置开始，根据 目标积分区间的起始位置所对应的存储器地址及索引信息，对后续
Figure 134660DEST_PATH_IMAGE032
个地址下的
Figure 669547DEST_PATH_IMAGE052
个数据进行积分处理，然后将符号数据的实部的超前路信号的积分结果与滞 后路信号的积分结果分别记为
Figure 845313DEST_PATH_IMAGE005
与
Figure 832861DEST_PATH_IMAGE006
，将符号数据的虚部的超前路信号的积分 结果与滞后路信号的积分结果记为
Figure 119486DEST_PATH_IMAGE007
与
Figure 774458DEST_PATH_IMAGE008
，在相干积分处理结束后，驱动积分 位置调整量计算模块则开始进行下一个符号目标积分区间的调整量。
根据本发明提供的非相干直接序列扩频信号位同步方法，通过根据存储器的地址信息以及地址下的索引信息确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，能够提高数据信号处理的准确性，降低硬件开发成本，提升用户体验。
基于上述任一实施例，在本实施例中，确定待位同步处理数据的码片速率为 81.88Mcps，伪码跟踪模块输出的实部数据与虚部数据分别分四路并行输出的方式进入位 同步模块，过采样倍数为8，数据符号速率为1.024Msps。 首先，确定全符号对应的码片数与 半符号对应的码片数的，根据码片速率、符号速率与过采样倍数之间的关系计算出每个符 号数据所对应的码片数，通过上述公式（8）计算每个符号数据所对应的码片数为639.6875， 将整数部分与小数部分分开存储，整数部分
Figure 121126DEST_PATH_IMAGE035
为639，小数部分保留小数点后四位并 扩大10000倍，即小数部分
Figure 330390DEST_PATH_IMAGE036
为6875。需要说明的是，需要计算半符号数据对应码片 所占的地址数，确定
Figure 420706DEST_PATH_IMAGE032
为79。
需要说明的是，如图4所示，需要将待位同步处理数据与同步后的伪码相乘以完成 解扩，解扩后的数据形式与待位同步处理数据保持一致。由于数据的输入方式为4路并行输 入，故对同一时钟下输入的四个数据进行数据拼接，后续通过
Figure 930185DEST_PATH_IMAGE053
对其进行索引。对于待位 同步处理数据的实部数据与虚部数据，对应实部超前路、实部滞后路、虚部超前路、虚部滞 后路，共计四个存储器，然后根据最低符号速率，每个存储器的深度设置为512。
其中，在位同步模块的输入数据有效后，立刻拉高积分参考位置计算模块的使能信号，以接收首符号参考结束位置，当存储器的写地址到达目标符号数据的积分参考区间的结束位置时，拉高积分参考位置计算模块的使能信号来控制其计算下一个符号积分参考区间的结束位置以及当前符号目标积分区间的起始位置（首符号的目标积分区间的起始位置即存储器首地址）。同时，拉高积分模块的使能信号使其开始目标符号数据的相干积分的计算。
需要说明的是，设置存储器
Figure 447754DEST_PATH_IMAGE037
与
Figure 409894DEST_PATH_IMAGE038
，当使能信号到达后，根据整部部分
Figure 303900DEST_PATH_IMAGE035
与
Figure 685464DEST_PATH_IMAGE054
对
Figure 373934DEST_PATH_IMAGE037
与
Figure 557791DEST_PATH_IMAGE038
进行预加。然后对小数部分扩大10000倍，设 置溢出门限为10000，即当存储器
Figure 989909DEST_PATH_IMAGE038
中的数达到10000时，对存储器
Figure 208401DEST_PATH_IMAGE038
进行模 10000运算处理并对存储器
Figure 67772DEST_PATH_IMAGE037
加1。而后根据存储器
Figure 738925DEST_PATH_IMAGE038
以5000为门限对整数部分 进行四舍五入运算，确定出目标符号数据的积分参考区间的结束位置
Figure 974734DEST_PATH_IMAGE037
与上一个符号 数据的积分参考区间的结束位置
Figure 47733DEST_PATH_IMAGE055
，并根据上述公式得到
Figure 78005DEST_PATH_IMAGE042
与
Figure 236454DEST_PATH_IMAGE043
。
需要说明的是，在得到超前路信号的积分参考地址与对应的索引信息后，根据上述计算公式确定出滞后路信号的积分参考地址与对应的索引信息。
需要说明的是，本实施例中还包括积分计算模块，当积分计算模块收到来自数据存储模块的使能信号时，目标符号的积分参考位置与调整量均已计算完毕，根据上述公式（14）-（17）计算出超前路信号与滞后路信号的目标积分区间的起始位置的地址信息及索引信息。然后将得到的目标积分区间的起始位置定为起点，以半个符号数据所对应的地址数为积分区间长度，对区间内每个索引下的数据进行相干积分，得到符号数据的实部超前路、实部滞后路、虚部超前路、虚部滞后路的相干积分结果，相干积分处理完毕后拉高积分位置调整模块与位同步结果输出模块的使能信号计算下一个符号数据的积分区间的调整量与目标符号数据的位同步输出。
其中，积分位置调整模块在完成上一个符号数据的相干积分处理后开始工作（首 符号下不工作），得到上轮相干积分处理结果后，根据上述公式（1）与（2）分别计算出超前路 信号的模平方值与滞后路信号的模平方值，然后将超前路信号与滞后路信号的模平方相 减，得到上一个符号数据的鉴相误差
Figure 275954DEST_PATH_IMAGE009
。同时，设置环路滤波器参数，为方便硬件实现，设置 环路滤波器参数
Figure 469038DEST_PATH_IMAGE056
，
Figure 670213DEST_PATH_IMAGE057
，将鉴相误差
Figure 50378DEST_PATH_IMAGE009
送入环路滤波器，并根据环路滤波器输出对 压控振荡器的输出
Figure 899429DEST_PATH_IMAGE058
进行调整，得到新的
Figure 947019DEST_PATH_IMAGE013
。根据
Figure 319095DEST_PATH_IMAGE013
的值计算积分参考位置的调整量，根 据上述公式（4）与式（5）计算出积分参考区间的调整量所对应的地址数
Figure 452136DEST_PATH_IMAGE015
与索引数
Figure 567859DEST_PATH_IMAGE016
。
需要说明的是，当积分计算模块完成相干积分后，位同步结果输出模块开始计算位同步输出，根据上述公式（6）与（7），将待位同步处理数据的实部与虚部对应的超前路信号与滞后路信号的相干积分结果相加，即可分别得到待位同步处理数据的实部与虚部的位同步结果，如图5所示，本发明提供的位同步方法计算结果的误码率曲线，通过与标准误码率曲线的对比可知，本发明提供的位同步方法的同步损失极小，性能较佳。
图6为本发明提供的一种非相干直接序列扩频信号位同步装置，如图6所示，本发明提供的非相干直接序列扩频信号位同步装置，包括：
获取模块601，用于获取待位同步处理数据；其中，所述待位同步处理数据是指完成伪码跟踪后的数据；
解扩与积分计算模块602，用于对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；
调整量计算模块603，用于根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；
调整模块604，用于重复上述所述获取模块、所述解扩与积分计算模块以及所述调整量计算模块的功能，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
根据本发明提供的非相干直接序列扩频信号位同步装置，通过对获取的待位同步处理数据进行解扩处理，并将解扩后的待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，根据相干积分结果确定出鉴相误差，并输入位同步环中，将位同步环的输出结果确定为下一个符号积分区间的调整量；重复上述模块的功能，调整待位同步处理数据的数据符号的目标积分区间，确认目标积分区间与真实数据符号区间相同，本发明提供的装置能够实现一定范围内任意符号速率的非相干直扩信号的位同步处理，操作简单，提高了数据信号处理的准确性，降低硬件开发成本，提升了用户体验。
由于本发明实施例所述装置与上述实施例所述方法的原理相同，对于更加详细的解释内容在此不再赘述。
图7为本发明实施例中提供的电子设备实体结构示意图，如图7所示，本发明提供一种电子设备，包括：处理器(processor)701、存储器(memory)702和总线703；
其中，处理器701、存储器702通过总线703完成相互间的通信；
处理器701用于调用存储器702中的程序指令，以执行上述各方法实施例中所提供的方法，例如包括：步骤101：获取待位同步处理数据；其中，所述待位同步数据是指完成伪码跟踪后的数据；步骤102：对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；步骤103：根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；步骤104：重复上述步骤101-步骤103的操作，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
此外，上述的存储器703中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-Only Memory）、随机存取存储器（RAM，Random Access Memory）、磁碟或者光盘等各种可以存储程序代码的介质。
另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法所提供的方法，该方法包括：步骤101：获取待位同步处理数据；其中，所述待位同步数据是指完成伪码跟踪后的数据；步骤102：对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；步骤103：根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；步骤104：重复上述步骤101-步骤103的操作，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各提供的方法，该方法包括：步骤101：获取待位同步处理数据；其中，所述待位同步数据是指完成伪码跟踪后的数据；步骤102：对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；步骤103：根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；步骤104：重复上述步骤101-步骤103的操作，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。
通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (7)

1.一种非相干直接序列扩频信号位同步方法，其特征在于，包括：
步骤101：获取待位同步处理数据；其中，所述待位同步处理数据是指完成伪码跟踪后的数据；
步骤102：对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；其中，所述对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，包括：对所述待位同步处理数据进行解扩处理，确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数；根据特定信息速率下每段单符号数据所对应的码片数确定出每段单符号数据的相干积分的积分参考区间；根据所述积分参考区间将所述每段单符号数据划分为两个半符号数据；
其中，所述确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数，包括：根据所述待位同步处理数据的过采样倍数、码片速率以及符号速率之间的关系确定出所述每段单符号数据的码片数；
其中，所述根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括:
根据第一半符号数据对应的积分区间，将所述第一半符号数据的实部数据分别存储到第一超前路存储器和第一滞后路存储器中，所述第一半符号数据的虚部数据分别存储到第二超前路存储器和第二滞后路存储器中，并确定出各个存储器的存储地址；
根据所述各个存储器的存储地址以及所述第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；
步骤103：根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；
步骤104：重复上述步骤101-步骤103的操作，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
2.根据权利要求1所述的非相干直接序列扩频信号位同步方法，其特征在于，所述根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量，包括：
获取所述超前路信号的相干积分结果的模平方以及所述滞后路信号的相干积分结果的模平方；
根据所述超前路信号的相干积分结果的模平方与所述滞后路信号的相干积分结果的模平方，确定鉴相误差；
将所述鉴相误差输入预设好参数的环路滤波器中，确定环路滤波器调整压控振荡器的输出结果为下一个符号积分区间的调整量。
3.根据权利要求1所述的非相干直接序列扩频信号位同步方法，其特征在于，所述根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括：
根据第一半符号数据的积分区间确定所述第一半符号数据输入存储到超前路存储器中，并将第一半符号数据与同步处理后的伪码进行相干积分处理，得到超前路信号的相干积分结果；
或，
根据第一半符号数据的积分区间确定所述第一半符号数据输入存储到滞后路存储器中，并将第一半符号数据与同步处理后的伪码进行相干积分处理，得到滞后路信号的相干积分结果；
其中，所述第一半符号数据为所述两个半符号数据中的任意一个半符号数据。
4.根据权利要求1所述的非相干直接序列扩频信号位同步方法，其特征在于，所述根据所述各个存储器的存储地址以及所述第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括：
根据第一超前路存储器中的实部数据和第一超前路存储器的存储地址及索引信息、第二超前路存储器中的虚部数据和第二超前路存储器的存储地址及索引信息，确定出超前路信号的相干积分结果；
根据第一滞后路存储器中的实部数据和第一滞后路存储器的存储地址及索引信息、第二滞后路存储器中的虚部数据和第二滞后路存储器的存储地址及索引信息，确定出滞后路信号的相干积分结果。
5.一种非相干直接序列扩频信号位同步装置，其特征在于，包括：
获取模块，用于获取待位同步处理数据；其中，所述待位同步处理数据是指完成伪码跟踪后的数据；
解扩与积分计算模块，用于对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；其中，所述对所述待位同步处理数据进行解扩处理，并将解扩后的所述待位同步处理数据中的每段单符号数据划分为两个半符号数据，包括：对所述待位同步处理数据进行解扩处理，确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数；根据特定信息速率下每段单符号数据所对应的码片数确定出每段单符号数据的相干积分的积分参考区间；根据所述积分参考区间将所述每段单符号数据划分为两个半符号数据；
其中，所述确定解扩处理后的待位同步处理数据中的每段单符号数据的码片数，包括：根据所述待位同步处理数据的过采样倍数、码片速率以及符号速率之间的关系确定出所述每段单符号数据的码片数；
其中，所述根据两个半符号数据各自对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果，包括:
根据第一半符号数据对应的积分区间，将所述第一半符号数据的实部数据分别存储到第一超前路存储器和第一滞后路存储器中，所述第一半符号数据的虚部数据分别存储到第二超前路存储器和第二滞后路存储器中，并确定出各个存储器的存储地址；
根据所述各个存储器的存储地址以及所述第一半符号数据对应的积分区间确定出超前路信号的相干积分结果和滞后路信号的相干积分结果；
调整量计算模块，用于根据所述超前路信号的相干积分结果与所述滞后路信号的相干积分结果确定鉴相误差，将所述鉴相误差输入位同步环中，确定所述位同步环的输出结果为下一个符号积分区间的调整量；
调整模块，用于重复上述所述获取模块、所述解扩与积分计算模块以及所述调整量计算模块的功能，调整所述待位同步处理数据的数据符号的目标积分区间，确认所述目标积分区间与真实数据符号区间相同。
6.一种电子设备，其特征在于，包括：处理器、存储器和总线，其中，
所述处理器和所述存储器通过所述总线完成相互间的通信；
所述存储器存储有可被所述处理器执行的程序指令，所述处理器调用所述程序指令能够执行如权利要求1至4中任一项所述非相干直接序列扩频信号位同步方法的步骤。
7.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令使所述计算机执行如权利要求1至4中任一项所述非相干直接序列扩频信号位同步方法的步骤。
CN202210250259.6A 2022-03-15 2022-03-15 非相干直接序列扩频信号位同步方法、装置、设备及介质 Active CN114337725B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210250259.6A CN114337725B (zh) 2022-03-15 2022-03-15 非相干直接序列扩频信号位同步方法、装置、设备及介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210250259.6A CN114337725B (zh) 2022-03-15 2022-03-15 非相干直接序列扩频信号位同步方法、装置、设备及介质

Publications (2)

Publication Number Publication Date
CN114337725A CN114337725A (zh) 2022-04-12
CN114337725B true CN114337725B (zh) 2022-05-27

Family

ID=81033984

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210250259.6A Active CN114337725B (zh) 2022-03-15 2022-03-15 非相干直接序列扩频信号位同步方法、装置、设备及介质

Country Status (1)

Country Link
CN (1) CN114337725B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115296697A (zh) * 2022-06-29 2022-11-04 航天恒星科技有限公司 一种基于非相干扩频的早迟门位同步装置及方法
CN118041433B (zh) * 2024-04-15 2024-07-09 深圳疆泰科技有限公司 基于卫星无线电定位系统的数据传输方法及装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113885057A (zh) * 2021-09-26 2022-01-04 深圳市微联星智科技有限公司 基于相干-非相干扩频调制的卫星物联网信号处理方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4435822A (en) * 1982-05-19 1984-03-06 Sperry Corporation Coherent spread spectrum receiving apparatus
KR19990016053A (ko) * 1997-08-12 1999-03-05 정선종 다중 반송파 직접 시퀀스 확산 스펙트럼 통신 시스템의코드 동기 장치
CN106154294B (zh) * 2016-06-22 2019-04-26 北京邮电大学 一种载波跟踪电路和载波跟踪方法
CN107359901B (zh) * 2017-08-03 2019-05-07 中国电子科技集团公司第五十四研究所 一种用于卫星信道非相干扩频调制的同步定时装置及方法
CN109743074A (zh) * 2018-11-28 2019-05-10 北京睿信丰科技有限公司 非均匀扩频的伪码同步方法及伪码同步装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113885057A (zh) * 2021-09-26 2022-01-04 深圳市微联星智科技有限公司 基于相干-非相干扩频调制的卫星物联网信号处理方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
G.Wetzker.Incoherent acquisition of DSSS signals in presence of Doppler shifts.《IEEE》.1996, *

Also Published As

Publication number Publication date
CN114337725A (zh) 2022-04-12

Similar Documents

Publication Publication Date Title
CN114337725B (zh) 非相干直接序列扩频信号位同步方法、装置、设备及介质
JP4617618B2 (ja) スペクトラム拡散信号の拡散符号同期検出方法および装置
US8867588B2 (en) Chirp data channel synchronisation
CN106487494B (zh) 信号同步的方法和信号同步的装置
CN101116280A (zh) 同步设备和用于产生同步信号的设备
TWI587642B (zh) A synchronization estimation method and a receiving device
AU2005315883B2 (en) Apparatus and method for determining a correlation value
CN104641610A (zh) 用于估计频率误差的方法和装置
JP3296341B2 (ja) 相関器
CN201152895Y (zh) 一种gps信号相关器
Svatoň et al. Pre-and post-correlation method for acquisition of new GNSS signals with secondary code
JP2949578B2 (ja) コード分割多重接続の受信システムの初期同期方法
JP2895399B2 (ja) 同期追従方法
CN115765786A (zh) 一种非相关扩频伪码同步的fpga实现方法
KR100250451B1 (ko) 코드 동기 획득을 위한 병렬 탐색 방식 하드웨어의 구조
KR100205054B1 (ko) 씨디엠에이시스템의 데이터 복조시 피엔코드 동기획득 방법 및 장치
JP2895398B2 (ja) 同期捕捉方法
JP3719175B2 (ja) 同期追跡回路
CN108768447B (zh) 码环路快速捕获后稳定跟踪方法及跟踪装置
US7177347B2 (en) Synchronicity detection device
CN110690955B (zh) 定时估计方法、装置、计算机可读存储介质及电子设备
KR101043689B1 (ko) Ｇｐｓ를 위한 초기 동기 신호의 획득 방법 및 장치
JP2000165292A (ja) 同期捕捉回路
CN115065380B (zh) 伪码同步方法、装置、电子设备和存储介质
CN117676795B (zh) 同步方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant