CN114337654A - 一种晶体振荡器电路 - Google Patents

Abstract

本发明公开了一种晶体振荡器电路，包括：振荡器驱动模块、一阶滤波模块和幅度检测与电流偏置调整模块；振荡器驱动模块分别与一阶滤波模块和幅度检测与电流偏置调整模块连接，用于驱动晶体振荡器；一阶滤波模块分别与振荡器驱动模块和幅度检测与电流偏置调整模块，用于滤掉晶体振荡器第一连接端的交流信号；幅度检测与电流偏置调整模块分别与一阶滤波模块和振荡器驱动模块连接，用于检测晶体振荡器的震荡幅度及动态调整振荡器驱动模块的偏置电流。本发明的初始时刻驱动器偏置电流较大，保证了足够的驱动能力。随着震荡信号逐渐上升，偏置电流逐渐下降，实现自动增益控制，电路功耗也逐渐下降，同时该晶体震荡器电路驱动能力强，应用场景广泛。

Description

一种晶体振荡器电路

技术领域

本发明属于电子电路技术领域，更具体地，涉及一种晶体振荡器电路。

背景技术

晶体振荡器在现代无线通信芯片系统中得到广泛应用，其中低功耗晶体振荡器电路已经成为物联网、可穿戴设备等应用场景中必不可少的组件之一。为了降低晶体振荡器电路的功耗，常见方法是减小振荡器电路偏置电流，但是方法具有实现技术难度低，成本低等优点，但是电路本身所能提供的驱动能力不强，应用场景有限。

因此，特别需要一种驱动能力强，应用场景广泛且功耗低的晶体振荡器电路。

发明内容

本发明的目的是提出一种驱动能力强，应用场景广泛且功耗低的晶体振荡器电路。

为了实现上述目的，本发明提供一种晶体振荡器电路，包括：振荡器驱动模块、一阶滤波模块和幅度检测与电流偏置调整模块；所述振荡器驱动模块与晶体振荡器的第一连接端和第二连接端连接，用于驱动所述晶体振荡器；所述一阶滤波模块与所述振荡器驱动模块连接，用于滤掉所述晶体振荡器所述第一连接端的交流信号；所述幅度检测与电流偏置调整模块分别与所述一阶滤波模块和振荡器驱动模块连接，用于检测所述晶体振荡器的震荡幅度及动态调整所述振荡器驱动模块的偏置电流。

优选的，所述振荡器驱动模块包括第一PMOS管、第一NMOS管和第一电阻；所述第一PMOS管的源极与电源正极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极和第一电阻的一端连接；所述第一NMOS管的漏极分别与第一PMOS管的漏极和第一电阻的一端连接，所述第一NMOS管的栅极与所述第一电阻的另一端连接，所述第一NMOS管的源极与电源负极连接；所述第一电阻的一端分别与所述第一PMOS管的漏极和所述第一NMOS管的漏极连接，所述第一电阻的另一端与所述第一NMOS管的栅极连接。

优选的，所述一阶滤波模块包括第二电阻和第一电容，所述第二电阻的一端分别与所述第一电阻的另一端和所述第一NMOS管的栅极连接，所述第二电阻的另一端与所述第一电容的一端连接，所述第一电容的另一端与电源负极连接。

优选的，所述幅度检测与电流偏置调整模块包括电流偏置调整单元和幅度检测单元，所述电流偏置调整单元分别与所述幅度检测单元和振荡器驱动模块连接，所述幅度检测单元分别与所述电流偏置调整单元和一阶滤波单元连接。

优选的，所述电流偏置调整单元包括：第二PMOS管和第三PMOS管，所述幅度检测单元包括第二NMOS管和第三NMOS管；所述第二PMOS管的源极与所述电源正极连接，所述第二PMOS管的漏极分别与所述第二PMOS管的栅极、所述第一PMOS管的栅极和所述第二NMOS管的漏极连接，所述第二PMOS管的栅极分别与所述第二PMOS管的漏极、所述第二NMOS管的漏极和第一PMOS管的栅极连接；所述第三PMOS管的源极与所述电源正极连接，所述第三PMOS管的漏极分别与所述第三PMOS管的栅极和所述第三NMOS管的漏极连接，所述第三PMOS管的栅极分别与所述第三PMOS管的漏极和所述第三NMOS管的漏极连接。

优选的，所述幅度检测单元还包括第二电容和电流源；所述第二NMOS管的漏极分别与第二PMOS管的栅极、漏极和第一PMOS管的栅极连接，所述第二NMOS管的栅极分别与所述第二电阻的另一端和所述第一电容的一端连接，所述第二NMOS管的源极分别与第二电容的一端、电流源的正极和第三NMOS管的源极连接；所述第三NMOS管的漏极分别与第三PMOS管的栅极、漏极连接，所述第三NMOS管的栅极分别与所述第二电阻的一端、所述第一电阻的另一端和所述第一NMOS管的栅极连接，所述第三NMOS管的源极分别与第二电容的一端、电流源的正极和第二NMOS管的连接；所述电流源的负极与电源负极连接，所述第二电容的另一端与电源负极连接。

优选的，所述第二电阻的一端、所述第一电阻的另一端、所述第一NMOS管的栅极和所述第三NMOS管的栅极的连接处与所述晶体振荡器第一连接端连接；所述第一电阻的一端、所述第一PMOS管的漏极和所述第一NMOS管的漏极的连接处与所述晶体振荡器第二连接端连接。

优选的，所述第二NMOS管和第三NMOS管的尺寸相等，所述第二PMOS管和第三PMOS管的尺寸相等。

优选的，所述第一PMOS管的尺寸与所述第二PMOS管的尺寸的比值大于预设倍数。

优选的，所述第一PMOS管和第二PMOS管为镜像关系。

本发明的有益效果在于：本发明的晶体振荡器电路初始时刻驱动器偏置电流较大，保证了足够的驱动能力。随着震荡信号逐渐上升，偏置电流逐渐下降，实现自动增益控制，电路功耗也逐渐下降，同时该晶体震荡器电路驱动能力强，应用场景广泛。

本发明的装置具有其它的特性和优点，这些特性和优点从并入本文中的附图和随后的具体实施例中将是显而易见的，或者将在并入本文中的附图和随后的具体实施例中进行详细陈述，这些附图和具体实施例共同用于解释本发明的特定原理。

附图说明

通过结合附图对本发明示例性实施方式进行更详细的描述，本发明的上述以及其它目的、特征和优势将变得更加明显，其中，在本发明示例性实施方式中，相同的参考标号通常代表相同部件。

图1示出了根据本发明的一个晶体振荡器电路的电路原理图。

图2示出了根据本发明的一个晶体振荡器电路与外部晶体振荡器的完整电路结构图。

图3示出了根据本发明的一个晶体振荡器电路的晶体振荡器工作时内部信号波形。

附图标记说明：

102、振荡器驱动模块；104、一阶滤波模块；106、幅度检测与电流偏置调整模块；PM0、第一PMOS管；PM1、第二PMOS管；PM2、第三PMOS管；NM0、第一NMOS管；NM1、第二NMOS管；NM2、第三NMOS管；RF、第一电阻；R0、第二电阻；C0、第一电容；C1、第二电容；Ibias、电流源；VDD、电源正极；GND、电源负极；XTAL_I、晶体振荡器第一连接端；XTAL_IO、晶体振荡器第二连接端。

具体实施方式

下面将更详细地描述本发明的优选实施方式。虽然以下描述了本发明的优选实施方式，然而应该理解，可以以各种形式实现本发明而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了使本发明更加透彻和完整，并且能够将本发明的范围完整地传达给本领域的技术人员。

根据本发明的一种晶体振荡器电路，包括：振荡器驱动模块、一阶滤波模块和幅度检测与电流偏置调整模块；振荡器驱动模块与晶体振荡器的第一连接端和第二连接端连接，用于驱动晶体振荡器；一阶滤波模块与振荡器驱动模块连接，用于滤掉晶体振荡器所述第一连接端的交流信号；幅度检测与电流偏置调整模块分别与一阶滤波模块和振荡器驱动模块连接，用于检测晶体振荡器的震荡幅度及动态调整振荡器驱动模块的偏置电流。

具体的，驱动晶体振荡器的振荡器驱动模块在最初时刻偏置电流较大，随着时间的增加，幅度检测与电流偏置调整模块检测的外部晶体振荡器的幅值逐渐增大，进而偏置电流逐渐减小，振荡器驱动能力逐渐下降，导致震荡幅度增速减慢，直到达到一个平衡点，震荡幅度不在增加，偏置电流不再下降，驱动能力不再下降，实现自动增益控制。

根据示例性的实施方式，晶体振荡器电路初始时刻驱动器偏置电流较大，保证了足够的驱动能力。随着震荡信号逐渐上升，偏置电流逐渐下降，实现自动增益控制，电路功耗也逐渐下降，同时该晶体震荡器电路驱动能力强，应用场景广泛。

作为优选方案，振荡器驱动模块包括第一PMOS管、第一NMOS管和第一电阻；第一PMOS管的源极与电源正极连接，第一PMOS管的漏极与第一NMOS管的漏极和第一电阻的一端连接；第一NMOS管的漏极分别与第一PMOS管的漏极和第一电阻的一端连接，第一NMOS管的栅极与第一电阻的另一端连接，第一NMOS管的源极与电源负极连接；第一电阻的一端分别与第一PMOS管的漏极和第一NMOS管的漏极连接，第一电阻的另一端与第一NMOS管的栅极连接。

具体的，振荡器驱动电路驱动外部的晶体振荡器震荡。

作为优选方案，一阶滤波模块包括第二电阻和第一电容，第二电阻的一端分别与第一电阻的另一端和第一NMOS管的栅极连接，第二电阻的另一端与第一电容的一端连接，第一电容的另一端与电源负极连接。

具体的，晶体振荡器第一连接端的信号经过一阶滤波后，基本只包含直流信号。

作为优选方案，幅度检测与电流偏置调整模块包括电流偏置调整单元和幅度检测单元，电流偏置调整单元分别与幅度检测单元和振荡器驱动模块连接，幅度检测单元分别与电流偏置调整单元和一阶滤波单元连接。

具体的，电流偏置调整单元与振荡器驱动模块连接，调整振荡器驱动模块的电流。幅度检测单元检测外部的晶体振荡器的振幅。

作为优选方案，电流偏置调整单元包括：第二PMOS管和第三PMOS管，幅度检测单元包括第二NMOS管和第三NMOS管；第二PMOS管的源极与电源正极连接，第二PMOS管的漏极分别与第二PMOS管的栅极、第一PMOS管的栅极和第二NMOS管的漏极连接，第二PMOS管的栅极分别与第二PMOS管的漏极、第二NMOS管的漏极和第一PMOS管的栅极连接；第三PMOS管的源极与电源正极连接，第三PMOS管的漏极分别与第三PMOS管的栅极和第三NMOS管的漏极连接，第三PMOS管的栅极分别与第三PMOS管的漏极和第三NMOS管的漏极连接。

具体的，振荡器驱动电路的初始驱动电流为N*Ibias/2，初始时刻驱动器偏置电流较大，保证了足够的驱动能力，随着时间增加，晶体震荡幅度逐渐增大，体现为晶体振荡器第一连接端与晶体振荡器第二连接端上的正弦波幅度不断增强；随着晶体震荡幅度逐渐增大，晶体振荡器第一连接端的直流电平逐渐下降。第三NMOS管的栅极、第二电阻的一端、第一电阻的另一端和第一NMOS管的栅极连接处的电压为XTAL_I_FLT，因为XTAL_I_FLT为晶体振荡器第一连接端滤波后信号，基本只包含晶体振荡器第一连接端的直流信号，所以XTAL_I_FLT电平也是逐渐下降。

因为第二电容较大，电流源较小，第三NMOS管的源极、第二电容的一端、电流源的正极和第二NMOS管连接处的电压为VS，VS基本等于晶体振荡器第一连接端的峰值电压减去第三NMOS管的vgs。因此，与震荡初始时相比，VS电压下降幅度较小；因为XTAL_I_FLT下降较多，VS下降较少，流过第二NMOS管(第二PMOS管)的电流逐渐下降；由于第一PMOS管与第二PMOS管为镜像关系，所以电流I0也逐渐下降。偏置电流逐渐下降，电路功耗也逐渐下降，电流I0逐渐下降，振荡器驱动能力逐渐下降，导致震荡幅度增速减慢，直到达到一个平衡点，震荡幅度不在增加，偏置电流不再下降，驱动能力不再下降，实现自动增益控制。

作为优选方案，幅度检测单元还包括第二电容和电流源；第二NMOS管的漏极分别与第二PMOS管的栅极、漏极和第一PMOS管的栅极连接，第二NMOS管的栅极分别与第二电阻的另一端和第一电容的一端连接，第二NMOS管的源极分别与第二电容的一端、电流源的正极和第三NMOS管的源极连接；第三NMOS管的漏极分别与第三PMOS管的栅极、漏极连接，第三NMOS管的栅极分别与第二电阻的一端、第一电阻的另一端和第一NMOS管的栅极连接，第三NMOS管的源极分别与第二电容的一端、电流源的正极和第二NMOS管的连接；电流源的负极与电源负极连接，第二电容的另一端与电源负极连接。

具体的，第二NMOS管，第三NMOS管，电流源，第二电容构成震荡幅度检测电路。第三NMOS管栅极电压为XTAL_I，是一个直流逐渐下降，但震荡信号幅度逐渐上升的信号。因为第二电容较大，电流源的电流较小，电流源正极的电压VS基本等于XTAL_I的峰值电压减去第三NMOS管的vgs。因此，与震荡初始时相比，VS电压下降幅度较小。

作为优选方案，第二电阻的一端、第一电阻的另一端、第一NMOS管的栅极和第三NMOS管的栅极的连接处与晶体振荡器第一连接端连接；第一电阻的一端、第一PMOS管的漏极和第一NMOS管的漏极的连接处与晶体振荡器第二连接端连接。

具体的，晶体振荡器第一连接端和晶体振荡器第二连接端分别接外部的晶体振荡器，获取晶体振荡器的振幅。

作为优选方案，第二NMOS管和第三NMOS管的尺寸相等，第二PMOS管和第三PMOS管的尺寸相等。

作为优选方案，第一PMOS管的尺寸与第二PMOS管的尺寸的比值大于预设倍数。

作为优选方案，第一PMOS管和第二PMOS管为镜像关系。

实施例

图1示出了根据本发明的一个晶体振荡器电路的电路原理图。图2示出了根据本发明的一个晶体振荡器电路与外部晶体振荡器的完整电路结构图。图3示出了根据本发明的一个晶体振荡器电路的晶体振荡器工作时内部信号波形。

结合图1、图2和图3所示，该晶体振荡器电路，包括：振荡器驱动模块102、一阶滤波模块104和幅度检测与电流偏置调整模块106；振荡器驱动模块102与晶体振荡器的第一连接端和第二连接端连接，用于驱动晶体振荡器；一阶滤波模块104与振荡器驱动模块106连接，用于滤掉晶体振荡器第一连接端的交流信号；幅度检测与电流偏置调整模块106分别与一阶滤波模块104和振荡器驱动模块102连接，用于检测晶体振荡器的震荡幅度及动态调整振荡器驱动模块102的偏置电流。

其中，振荡器驱动模块102包括第一PMOS管PM0、第一NMOS管NM0和第一电阻RF；第一PMOS管PM0的源极与电源正极VDD连接，第一PMOS管PM0的漏极与第一NMOS管NM0的漏极和第一电阻RF的一端连接；第一NMOS管NM0的漏极分别与第一PMOS管PM0的漏极和第一电阻RF的一端连接，第一NMOS管NM0的栅极与第一电阻RF的另一端连接，第一NMOS管NM0的源极与电源负极GND连接；第一电阻RF的一端分别与第一PMOS管PM0的漏极和第一NMOS管NM0的漏极连接，第一电阻RF的另一端与第一NMOS管NM0的栅极连接。

其中，一阶滤波模块104包括第二电阻R0和第一电容C0，第二电阻R0的一端分别与第一电阻RF的另一端和第一NMOS管NM0的栅极连接，第二电阻R0的另一端与第一电容C0的一端连接，第一电容C0的另一端与电源负极GND连接。

其中，幅度检测与电流偏置调整模块106包括电流偏置调整单元和幅度检测单元，电流偏置调整单元分别与幅度检测单元和振荡器驱动模块102连接，幅度检测单元分别与电流偏置调整单元和一阶滤波单元连接。

其中，电流偏置调整单元包括：第二PMOS管PM1和第三PMOS管PM2，幅度检测单元包括第二NMOS管NM1和第三NMOS管NM2；第二PMOS管PM1的源极与电源正极VDD连接，第二PMOS管PM1的漏极分别与第二PMOS管PM1的栅极、第一PMOS管PM0的栅极和第二NMOS管NM1的漏极连接，第二PMOS管PM1的栅极分别与第二PMOS管PM1的漏极、第二NMOS管NM1的漏极和第一PMOS管PM0的栅极连接；第三PMOS管PM2的源极与电源正极VDD连接，第三PMOS管PM2的漏极分别与第三PMOS管PM2的栅极和第三NMOS管NM2的漏极连接，第三PMOS管PM2的栅极分别与第三PMOS管PM2的漏极和第三NMOS管NM2的漏极连接。

其中，幅度检测单元还包括第二电容C1和电流源Ibias；第二NMOS管NM1的漏极分别与第二PMOS管PM1的栅极、漏极和第一PMOS管PM0的栅极连接，第二NMOS管NM1的栅极分别与第二电阻R0的另一端和第一电容C0的一端连接，第二NMOS管NM1的源极分别与第二电容C1的一端、电流源Ibias的正极和第三NMOS管NM2的源极连接；第三NMOS管NM2的漏极分别与第三PMOS管PM2的栅极、漏极连接，第三NMOS管NM2的栅极分别与第二电阻R0的一端、第一电阻RF的另一端和第一NMOS管NM0的栅极连接，第三NMOS管NM2的源极分别与第二电容C1的一端、电流源Ibias的正极和第二NMOS管NM1的连接；电流源Ibias的负极与电源负极GND连接，第二电容C1的另一端与电源负极GND连接。

其中，第二电阻R0的一端、第一电阻RF的另一端、第一NMOS管NM0的栅极和第三NMOS管NM2的栅极的连接处与晶体振荡器第一连接端XTAL_I连接；第一电阻RF的一端、第一PMOS管PM0的漏极和第一NMOS管NM0的漏极的连接处与晶体振荡器第二连接端XTAL_IO连接。

其中，第二NMOS管NM1和第三NMOS管NM2的尺寸相等，第二PMOS管PM1和第三PMOS管PM2的尺寸相等。

其中，第一PMOS管PM0的尺寸与第二PMOS管PM1的尺寸的比值大于预设倍数。

其中，第一PMOS管PM0和第二PMOS管PM1为镜像关系。

电路结构如下：

A.PM0与NM0，RF构成振荡器驱动电路。

B.R0与C0构成一阶滤波电路，用于提取晶体振荡器第一连接端XTAL_I信号中的直流电平。

C.NM1，PM1，NM2，PM2，C1，Ibias，PM0构成幅度检测与电流偏置调节电路，用于检测振荡器震荡幅度并动态调整振荡器驱动电路偏置电流，实现增益自动控制。

电路工作原理如下：

a.在振荡器工作开始时候，XTAL_I与XTAL_IO信号振荡幅度非常小，约等于0；

b.此时XTAL_I与XTAL_I_FLT电平相等，都为一个直流电压；

c.加入此时NM1/NM2尺寸相等，PM1/PM2尺寸相等，那么流过PM1的电流(I1)等于Ibias/2；

d.假如PM0尺寸为PM1的N倍，那么流过PM0(以及NM0)的电流为N*Ibias/2。该数值即为振荡器驱动电路的初始驱动电流；

e.随着时间增加，晶体震荡幅度逐渐增大，体现为XTAL_I与XTAL_IO上边正弦波幅度不断增强；

f.随着晶体震荡幅度逐渐增大，XTAL_I的直流电平逐渐下降。

g.因为XTAL_I_FLT为XTAL_I滤波后信号，基本只包含XTAL_I的直流信号，所以XTAL_I_FLT电平也是逐渐下降。

h.NM2，NM1，Ibias，C1构成震荡幅度检测电路。NM2栅电压为XTAL_I，也即一个直流逐渐下降，但震荡信号幅度逐渐上升的信号。因为C1较大，Ibias较小，第三NMOS管的源极、第二电容的一端、电流源的正极和第二NMOS管连接处的电压为VS，VS基本等于XTAL_I的峰值电压减去NM2的vgs。因此，与震荡初始时相比，VS电压下降幅度较小；

i.第三NMOS管的栅极、第二电阻的一端、第一电阻的另一端和第一NMOS管的栅极连接处的电压为XTAL_I_FLT，因为XTAL_I_FLT下降较多，VS下降较少，流过NM1(PM1)的电流I1逐渐下降；

j.PM0与PM1为镜像关系，所以电流I0也逐渐下降。

k.电流I0逐渐下降，振荡器驱动驱动能力逐渐下降，导致震荡幅度增速减慢，直到达到一个平衡点，震荡幅度不在增加，偏置电流不再下降，驱动能力不再下降。

在一个本实施例中，R0，RF选为5Mohm，C0，C1分别为5pF，10pF，Ibias选为20nA。NM1/NM2尺寸相同，PM1/PM2尺寸相同，PM0为PM1的50倍，因此，PM1的电流为500nA.晶体振荡器选择为32.768kHz晶振，外部电容CL1，CL2同为20pF。

震荡开始，PM0，NM0的初始偏置电流为500nA，保证了足够的驱动强度。此时XTAL_I，XTAL_IO震荡幅度都很小，然后逐渐增大。震荡幅度增大过程中，XTAL_I_FLT逐渐减小，而VS信号下降幅度则相对较小，因此流过NM1的电流(I1)逐渐下降，而I0为I1的比例镜像，I0也逐渐下降。直至达到稳态为止。由图3可见，电路稳定时，XTAL_I端的震荡幅度大约在130mv，而偏置电流I0则下降至180nA左右。

以上已经描述了本发明的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。

Claims (10)

1.一种晶体振荡器电路，其特征在于，包括：振荡器驱动模块、一阶滤波模块和幅度检测与电流偏置调整模块；

所述振荡器驱动模块与晶体振荡器的第一连接端和第二连接端连接，用于驱动所述晶体振荡器；

所述一阶滤波模块与所述振荡器驱动模块连接，用于滤掉所述晶体振荡器所述第一连接端的交流信号；

所述幅度检测与电流偏置调整模块分别与所述一阶滤波模块和振荡器驱动模块连接，用于检测所述晶体振荡器的震荡幅度及动态调整所述振荡器驱动模块的偏置电流。

2.根据权利要求1所述的晶体振荡器电路，其特征在于，所述振荡器驱动模块包括第一PMOS管、第一NMOS管和第一电阻；

所述第一PMOS管的源极与电源正极连接，所述第一PMOS管的漏极与所述第一NMOS管的漏极和第一电阻的一端连接；

所述第一NMOS管的漏极分别与第一PMOS管的漏极和第一电阻的一端连接，所述第一NMOS管的栅极与所述第一电阻的另一端连接，所述第一NMOS管的源极与电源负极连接；

所述第一电阻的一端分别与所述第一PMOS管的漏极和所述第一NMOS管的漏极连接，所述第一电阻的另一端与所述第一NMOS管的栅极连接。

3.根据权利要求2所述的晶体振荡器电路，其特征在于，所述一阶滤波模块包括第二电阻和第一电容，所述第二电阻的一端分别与所述第一电阻的另一端和所述第一NMOS管的栅极连接，所述第二电阻的另一端与所述第一电容的一端连接，所述第一电容的另一端与电源负极连接。

4.根据权利要求3所述的晶体振荡器电路，其特征在于，所述幅度检测与电流偏置调整模块包括电流偏置调整单元和幅度检测单元，所述电流偏置调整单元分别与所述幅度检测单元和振荡器驱动模块连接，所述幅度检测单元分别与所述电流偏置调整单元和一阶滤波单元连接。

5.根据权利要求4所述的晶体振荡器电路，其特征在于，所述电流偏置调整单元包括：第二PMOS管和第三PMOS管，所述幅度检测单元包括第二NMOS管和第三NMOS管；

所述第二PMOS管的源极与所述电源正极连接，所述第二PMOS管的漏极分别与所述第二PMOS管的栅极、所述第一PMOS管的栅极和所述第二NMOS管的漏极连接，所述第二PMOS管的栅极分别与所述第二PMOS管的漏极、所述第二NMOS管的漏极和第一PMOS管的栅极连接；

所述第三PMOS管的源极与所述电源正极连接，所述第三PMOS管的漏极分别与所述第三PMOS管的栅极和所述第三NMOS管的漏极连接，所述第三PMOS管的栅极分别与所述第三PMOS管的漏极和所述第三NMOS管的漏极连接。

6.根据权利要求5所述的晶体振荡器电路，其特征在于，所述幅度检测单元还包括第二电容和电流源；

所述第二NMOS管的漏极分别与第二PMOS管的栅极、漏极和第一PMOS管的栅极连接，所述第二NMOS管的栅极分别与所述第二电阻的另一端和所述第一电容的一端连接，所述第二NMOS管的源极分别与第二电容的一端、电流源的正极和第三NMOS管的源极连接；

所述第三NMOS管的漏极分别与第三PMOS管的栅极、漏极连接，所述第三NMOS管的栅极分别与所述第二电阻的一端、所述第一电阻的另一端和所述第一NMOS管的栅极连接，所述第三NMOS管的源极分别与第二电容的一端、电流源的正极和第二NMOS管的连接；

所述电流源的负极与电源负极连接，所述第二电容的另一端与电源负极连接。

7.根据权利要求6所述的晶体振荡器电路，其特征在于，所述第二电阻的一端、所述第一电阻的另一端、所述第一NMOS管的栅极和所述第三NMOS管的栅极的连接处与所述晶体振荡器第一连接端连接；

所述第一电阻的一端、所述第一PMOS管的漏极和所述第一NMOS管的漏极的连接处与所述晶体振荡器第二连接端连接。

8.根据权利要求6所述的晶体振荡器电路，其特征在于，所述第二NMOS管和第三NMOS管的尺寸相等，所述第二PMOS管和第三PMOS管的尺寸相等。

9.根据权利要求6所述的晶体振荡器电路，其特征在于，所述第一PMOS管的尺寸与所述第二PMOS管的尺寸的比值大于预设倍数。

10.根据权利要求6所述的晶体振荡器电路，其特征在于，所述第一PMOS管和第二PMOS管为镜像关系。

Images