CN114335230A - 雪崩光电二极管及其制作方法 - Google Patents
雪崩光电二极管及其制作方法 Download PDFInfo
- Publication number
- CN114335230A CN114335230A CN202111645422.0A CN202111645422A CN114335230A CN 114335230 A CN114335230 A CN 114335230A CN 202111645422 A CN202111645422 A CN 202111645422A CN 114335230 A CN114335230 A CN 114335230A
- Authority
- CN
- China
- Prior art keywords
- substrate
- diffusion region
- layer
- diffusion
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000009792 diffusion process Methods 0.000 claims abstract description 280
- 239000000758 substrate Substances 0.000 claims abstract description 207
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000010410 layer Substances 0.000 claims description 188
- 229910052751 metal Inorganic materials 0.000 claims description 30
- 239000002184 metal Substances 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 29
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 14
- 230000004888 barrier function Effects 0.000 claims description 13
- 230000003667 anti-reflective effect Effects 0.000 claims description 12
- 238000005224 laser annealing Methods 0.000 claims description 10
- 239000011241 protective layer Substances 0.000 claims description 8
- 238000000034 method Methods 0.000 description 18
- 230000008569 process Effects 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 230000002829 reductive effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 230000036961 partial effect Effects 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 229910002601 GaN Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
本申请提供一种雪崩光电二极管及其制作方法，涉及半导体技术领域，用于解决雪崩光电二极管性能较差的技术问题。该雪崩光电二极管包括：衬底；设置在衬底的第一表面且间隔设置的多个第一扩散区，多个第一扩散区与第一电极电连接，多个第一扩散区与衬底的导电类型不同，多个第一扩散区以及位于相邻第一扩散区之间的衬底形成PN结；设置衬底的第二表面的第一重掺杂区，第二表面与第一表面相对设置，第一重掺杂区位于多个第一扩散区之间，且与衬底的导电类型相同，第一重掺杂区与第二电极电连接。通过调整第一扩散区的深度，以及相邻第一扩散区的间距，可以调整PN结耗尽区的长度和厚度，以增大耗尽区的尺寸，进而提高雪崩光电二极管的性能。
Description
技术领域
本申请涉及半导体技术领域，尤其涉及一种雪崩光电二极管及其制作方法。
背景技术
随着物联网、车联网、自动驾驶等技术及市场的发展，雪崩光电器件，尤其是雪崩光电二极管，例如单光子雪崩二极管(Single Photon Avalanche Diode，简称SPAD)，因其具有体积小、灵敏度高、响应快等优点，逐渐成为研究的焦点。
雪崩光电二极管通常包括PN结，PN结中相接触的区域形成耗尽区。对PN结施加反向偏压后，入射光被耗尽区吸收激发出电子-空穴对，电子-空穴对在外加电场的作用下与晶格原子发生碰撞电离，新产生的电子-空穴对继续发生碰撞电离，从而产生更多的电子-空穴对，进而实现电子-空穴对的倍增，即雪崩倍增效应。然而，雪崩光电二极管的耗尽区难以进一步增厚，雪崩光电二极管的性能较差。
发明内容
鉴于上述问题，本申请实施例提供一种雪崩光电二极管及其制作方法，用于提高耗尽区的厚度，以及雪崩光电二极管的性能。
本申请实施例的第一方面提供一种雪崩光电二极管，其包括：衬底；设置在所述衬底的第一表面且间隔设置的多个第一扩散区，所述多个第一扩散区与第一电极电连接，所述多个第一扩散区与所述衬底的导电类型不同，多个所述第一扩散区以及位于相邻所述第一扩散区之间的所述衬底形成PN结；设置所述衬底的第二表面的第一重掺杂区，所述第二表面与所述第一表面相对设置，所述第一重掺杂区位于所述多个第一扩散区之间，且与所述衬底的导电类型相同，所述第一重掺杂区与第二电极电连接。
本申请实施例提供的雪崩光电二极管至少具有如下优点：
本申请实施例中的雪崩光电二极管包括衬底、多个第一扩散区和第一重掺杂区，其中，多个第一扩散区设置在衬底的第一表面且相互之间间隔设置，多个第一扩散区和衬底的导电类型不同并与第一电极电连接，以向第一扩散区施加电压；第一重掺杂区设置在衬底的第二表面，第一重掺杂区与衬底的导电类型相同，通过第一重掺杂区可以向衬底施加电压，多个第一扩散区与位于相邻的第一扩散区之间的衬底形成PN结，该PN结为横向PN结，通过调整第一扩散区的深度，以及相邻第一扩散区的间距，可以调整PN结耗尽区的长度和厚度，以增大耗尽区的尺寸，进而提高雪崩光电二极管的性能。此外，每个第一扩散区与其相邻接的部分衬底形成一个PN结，本申请实施例中的雪崩光电二极管的数量至少有两个，且至少两个雪崩光电二极管并联，提高了雪崩光电二极管的集成度，也进一步提高了雪崩光电二极管的性能。
如上所述的雪崩光电二极管，每相邻的两个所述第一扩散区之间设置有一个所述第一重掺杂区。
如上所述的雪崩光电二极管，所述第一重掺杂区的侧面和远离所述第二表面的底面还覆盖有第三扩散区，所述第三扩散区与所述第一重掺杂区的导电类型相同，且所述第三扩散区的掺杂浓度低于所述第一重掺杂区的掺杂浓度。
如上所述的雪崩光电二极管，所述衬底的第二表面还设置有环绕所述第三扩散区的第四扩散区，所述第四扩散区与所述第三扩散区的导电类型相同，且与所述第四扩散区相接触，所述第四扩散区还有所述第二电极相接触。
如上所述的雪崩光电二极管，每个所述第一扩散区设置有第二重掺杂区，所述第二重掺杂区与所述第一扩散区的导电类型相同，且所述第二重掺杂区的掺杂浓度大于所述第一扩散区的掺杂浓度。
如上所述的雪崩光电二极管，所述衬底的第一表面还设置有环绕所述第一扩散区的第四扩散区，所述第四扩散区与所述第一扩散区的导电类型相同，且与所述第一扩散区相接触，所述第四扩散区还与第一电极相接触。
如上所述的雪崩光电二极管，所述衬底的第一表面和第二表面中的一者上设置有反射层，另一者上设置有防反射层，所述防反射层透光，所述反射层在所述衬底上的正投影，以及所述防反射层在所述衬底上的正投影均覆盖所述PN结；所述第一电极设置在所述第一表面上，且暴露于所述反射层和所述防反射层中的一者，所述第二电极设置在所述第二表面上，且暴露于所述反射层和所述防反射层中的另一者。
如上所述的雪崩光电二极管，所述反射层包括：设置在所述衬底上的栅介质层；设置在所述栅介质层上的栅导电层，所述栅导电层与所述PN结相对；设置在所述栅导电层侧面的侧墙；覆盖所述侧墙和所述栅导电层的阻挡层，所述阻挡层具有填充孔，所述填充孔内设置有硅化物层；覆盖所述阻挡层和所述硅化物的金属前介质层；覆盖所述金属前介质层的金属层。
如上所述的雪崩光电二极管，所述栅导电层在所述衬底上的正投影覆盖所述PN结；所述金属层在所述衬底上的正投影覆盖所述栅导电层在所述衬底上的正投影。
本申请实施例的第二方面提供一种雪崩光电二极管的制作方法，其包括：在衬底的第一表面形成多个间隔设置的第一深沟槽，所述衬底为具有第一导电类型的衬底；
在所述第一深沟槽内填充具有第二导电类型的半导体材料，所述第二导电类型与所述第一导电类型不同；
对所述具有第二导电类型的半导体材料进行激光退火处理，以在所述第一深沟槽内形成第二重掺杂区，并在所述第一深沟槽的侧壁和底壁形成第一扩散区，所述第一扩散区和位于相邻的所述第一扩散区之间的所述衬底形成PN结；
在所述衬底的第一表面形成具有所述第二导电类型的第二扩散区，所述第二扩散区与所述第一扩散区相邻接；
对所述衬底的第一表面、所述第二重掺杂区、所述第一扩散区和所述第二扩散区进行平坦化处理；
在平坦化后的所述衬底的第一表面上形成反射层和第一电极，所述反射层在所述衬底上的正投影覆盖所述PN结，所述第一电极与所述第二扩散区相接触；
在所述反射层上形成保护层；
对所述衬底背离所述第一表面的一侧减薄，以形成第二表面，所述第二表面与所述第一表面相对；
在所述衬底的第二表面形成第二深沟槽，所述第二深沟槽位于所述多个第一深沟槽之间；
在所述第二深沟槽内填充具有第一导电类型的半导体材料；
对所述具有第一导电类型的半导体材料进行激光退火处理，以在所述第二深沟槽内形成第一重掺杂区，并在所述第二深沟槽的侧壁和底壁形成第三扩散区；
在所述衬底的第二表面形成具有所述第一导电类型的第四扩散区，所述第四扩散区与所述第三扩散区相邻接；
对所述衬底的第二表面、所述第一重掺杂区、所述第三扩散区和所述第四扩散区进行平坦化处理；
在平坦化后的所述衬底的第二表面上形成防反射层和第二电极，所述防反射层透光，且所述防反射层在所述衬底上的正投影至少覆盖所述PN结，所述第二电极与所述第四扩散区相接触；
去除所述保护层。
本申请实施例提供的雪崩光电二极管的制作方法至少具有如下优点：
本申请实施例中的雪崩光电二极管的制作方法中，通过在衬底的第一表面形成第一深沟槽，在衬底的第二表面形成第二深沟槽，并分别在第一深沟槽内和第二深沟槽内形成具有不同导电类型的半导体材料，通过对第一深沟槽和第二深沟槽内的导电材料进行激光退火处理并利用扩散原理，在第一深沟槽内形成第二重掺杂区，在第二深沟槽的侧壁和底壁形成第一扩散区，并在第二深沟槽内形成第一重掺杂区，在第一深沟槽的侧壁和底壁形成第三扩散区，从而在衬底内形成横向PN结。通过调整第一深沟槽和第二深沟槽的深度，以及第一深沟槽和第二深沟槽的间距，可以调整PN结耗尽区的尺寸，进而提高雪崩光电二极管的性能。此外，每个第一扩散区与其相邻接的部分衬底形成一个PN结，本申请实施例中的雪崩光电二极管的数量至少有两个，且至少两个雪崩光电二极管并联，提高了雪崩光电二极管的集成度，也进一步提高了雪崩光电二极管的性能。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例中的雪崩光电二极管的结构示意图；
图2为图1中A处的局部放大图；
图3为本申请实施例中的雪崩光电二极管的制作方法的流程图。
附图标记说明：
100-衬底； 101-第一表面；
102-第二表面； 110-第一扩散区；
120-第二重掺杂区； 130-第二扩散区；
140-第一电极； 141-金属硅化物层；
142-金属块； 150-第三扩散区；
160-第一重掺杂区； 170-第四扩散区；
180-第二电极； 200-防反射层；
300-反射层； 310-栅介质层；
320-栅导电层； 330-侧墙；
340-阻挡层； 350-硅化物层；
360-金属前介质层； 370-金属层。
具体实施方式
为了提高雪崩光电二极管的性能，本申请实施例提供一种雪崩光电二极管，通过在衬底的第一表面设置多个间隔设置的第一扩散区，且第一扩散区与衬底的导电类型不同，使得第一扩散区以及位于相邻的第一扩散区之间的衬底形成PN结。该PN结为横向PN结，通过调整第一扩散区的深度，以及相邻第一扩散区的间距，可以调整PN结耗尽区的长度和厚度，以增大耗尽区的尺寸，进而提高雪崩光电二极管的性能。此外，每个第一扩散区与其相邻接的衬底形成一个PN结，本申请实施例中的雪崩光电二极管的数量至少有两个，且至少两个雪崩光电二极管并联，提高了雪崩光电二极管的集成度，也进一步提高了雪崩光电二极管的性能。
为了使本申请实施例的上述目的、特征和优点能够更加明显易懂，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本申请保护的范围。
参考图1，雪崩光电二极管衬底100、多个第一扩散区110和第一重掺杂区160，其中，衬底100用于形成第一扩散区110和第一重掺杂区160，且为其上的结构提供支撑。
衬底100可以为半导体衬底，例如衬底100为硅衬底、锗衬底、绝缘体上硅(Siliconon Insulator，简称SOI)衬底、绝缘体上锗(Germanium on Insulator，简称GOI)衬底、锗化硅衬底、碳化硅衬底或者氮化镓衬底等。衬底100可以为有掺杂的衬底100，例如，如图1所示，衬底100为P型衬底，其通过P类型掺杂剂掺杂形成，掺杂浓度较低。
衬底100具有第一表面101和第二表面102，第一表面101和第二表面102相对设置，即第一表面101和第二表面102位于衬底100的厚度方向(图1所示Z方向)相对的两侧。如图1所示，第一表面101为衬底100的上表面，第二表面102为衬底100的下表面。
继续参考图1，多个第一扩散区110设置在衬底100的第一表面101，且多个第一扩散区110之间间隔设置。多个第一扩散区110的导电类型与衬底100的导电类型不同，例如，衬底100为P型衬底100，多个第一扩散区110为N型扩散区，其通过N类型掺杂剂掺杂形成，或者通过扩散形成。
其中，第一扩散区110在衬底100上的正投影可以为长条状，多个第一扩散区110之间可以平行排布，如图1所示，多个第一扩散区110沿水平方向(图1所示X方向)依次排布。第一扩散区110在衬底100上的正投影还可以为环状，多个第一扩散区110依次套设。
在一些可能的实施方式中，每个第一扩散区110内设置有第二重掺杂区120，第二重掺杂区120与第一扩散区110的导电类型相同，且第二重掺杂区120的掺杂浓度大于第一扩散区110的掺杂浓度。例如，第一扩散区110为N型扩散区，第二重掺杂区120为N型重掺杂区。
如此设置，相较于不设置第二重掺杂区120，本申请实施例中通过在第一扩散区110内设置第二重掺杂区120，提高了第一扩散区110的掺杂浓度，降低了雪崩光电二极管的寄生电阻。
多个第一扩散区110与第一电极140电连接，通过第一电极140将其引出，以便于向第一扩散区110施加电压。其中，多个第一扩散区110可以与第一电极140直接相连，也可以与第一电极140间接相连。
在一种可能的实现方式中，如图1所示，衬底100的第一表面101还设置有环绕第一扩散区110的第二扩散区130，第二扩散区130与第一扩散区110的导电类型相同，且与第一扩散区110相接触，第二扩散区130还与第一电极140相接触，通过第二扩散区130将第一扩散区110与第一电极140电连接。示例性的，第二扩散区130可以为阱，其与每个第一扩散区110靠近第一表面101的部分侧面相接触。例如，第一扩散区110为N型扩散区，第二扩散区130为N阱，第二扩散区130的深度可以小于第一扩散区110的深度，以便于第二扩散区130的制作。
在另一些可能的实现方式中，衬底100的第一表面101还设置有第二扩散区130，第二扩散区130包覆第一扩散区110靠近第一表面101的侧面。具体的，第二扩散区130位于相邻的第一扩散区110之间，以及最外侧的第一扩散区110的外侧，以将第一扩散区110的一端连接，便于向第一扩散区110施加电压。
在又一种可能的实现方式中，衬底100的第一表面101上还可以设置有连接层，连接层的导电类型与第一扩散区110的导电类型相同，且与第一扩散区110的一端相接触，例如与第一扩散区110的上端相接触。
多个第一扩散区110以及位于相邻的第一扩散区110之间的衬底100形成PN结，该PN结为横向PN结，即PN结中的P型区域和N型区域不是沿衬底100的厚度方向(图1所示Z方向)排布，而是沿平行于衬底100的第一表面101的方向(图1所示X方向)排布。通过调整第一扩散区110的深度，可以调整PN结中耗尽区的长度，通过调整相邻第一扩散区110之间的间距，可以调整PN结中耗尽区的厚度，从而可以调整耗尽区的尺寸，以提高雪崩光电二极管的性能。
由于扩散区的数量为多个，每个第一扩散区110与其相邻接部分衬底100形成一个PN结，使得雪崩光电二极管的数量为多个，多个雪崩光电二极管相并连，提高了雪崩光电二极管的集成度。
继续参考图1，第一重掺杂区160设置在衬底100的第二表面102，且位于多个第一扩散区110之间。示例性的，沿衬底100的厚度方向，第一重掺杂区160靠近第一表面101的顶面高于第一扩散区110远离第一表面101的底面，即第一重掺杂区160与第一扩散区110的部分区域正对。如此设置，便于向位于第一扩散区110之间的衬底100施加电压。
第一重掺杂区160的导电类型与衬底100的导电类型相同，且第一重掺杂区160的掺杂浓度高于衬底100的掺杂浓度。第一重掺杂区160与第二电极180电连接，相较于直接在衬底100上施加电压，通过第一重掺杂区160向衬底100施加电压，可以降低衬底100上的寄生电阻，提高雪崩光电二极管的性能。
在衬底100为P型衬底100，多个第一扩散区110为N型扩散区的实施例中，第一电极140连接高电压，第二电极180连接低电压，例如第一电极140连接电源端VDD，第二电极180连接接地端VSS。上述高电压和低电压为相对电压，其表示第一电极140连接的电压高于第二电极180连接的电压，即向PN结施加反偏电压，PN结处于反偏状态，以保证雪崩光电二极管可以正常工作。
在一些可能的实施例中，每相邻的两个第一扩散区110之间设置有一个第一重掺杂区160，即如图1所示水平方向，第一扩散区110和第一重掺杂区160依次交替排布。如此设置，每相邻的两个第一扩散区110之间的衬底100通过一个第一重掺杂区160引出，进一步降低了雪崩光电二极管的寄生电阻。
继续参考图1，在本申请一些可能的实施方式中，第一重掺杂区160的侧面和远离第二表面102的底面还覆盖有第三扩散区150，第三扩散区150与第一重掺杂区160的导电类型相同，第三扩散区150的掺杂浓度低于第一重掺杂区160的掺杂浓度，且高于衬底100的掺杂浓度。如此设置，第一重掺杂区160向衬底100的掺杂浓度逐渐降低。相较于第一重掺杂区160直接与衬底100相接触，本申请实施例通过设置第三扩散区150，提高了掺杂浓度，可以降低雪崩光电二极管的寄生电阻。
第三扩散区150可以与第二电极180直接接触，也可以与第二电极180间接接触，例如，通过第四扩散区170将第一重掺杂区160与第二电极180相连。具体的，衬底100的第二表面102还设置有环绕第三扩散区150的第四扩散区170，第四扩散区170与第三扩散区150的导电类型相同，且与第三扩散区150相接触，第四扩散区170还有第二电极180相接触。第四扩散区170可以为阱，其与每个第三扩散区150靠近第二表面102的部分侧面相接触。例如，第三扩散区150为P型扩散区，第四扩散区170为P阱，第四扩散区170的深度可以小于第三扩散区150的深度。第四扩散区170的具体结构可以参照第二扩散区130的具体结构，在此不再赘述。
继续参考图1，雪崩光电二极管还包括反射层300和防反射层200，反射层300可以减少或者防止进入PN结的光射出，防反射层200可以增加进入PN结的入射光，减少发射光。具体的，衬底100的第一表面101和第二表面102中的一者上设置有反射层300，另一者上设置有防反射层200的。示例性的，衬底100的第一表面101设置有反射层300，衬底100的第二表面102设置有防反射层200。
在一种可能的实施例中，第一电极140设置在第一表面101上，第二电极180设置在第二表面102上。第一电极140暴露于反射层300和防反射层200中的一者，第二电极180暴露于反射层300和防反射层200中的另一者，以使雪崩光电二极管可以外接。
示例性的，如图1所示，反射层300覆盖衬底100的第一表面101，防反射层200覆盖衬底100的第二表面102。第一电极140贯穿反射层300，以与第二扩散区130相接触，且第一电极140暴露于反射层300背离衬底100的表面，通过第二扩散区130实现第一电极140与第一扩散区110之间的电连接。第二电极180贯穿防反射层200，以与第四扩散区170相接触，且第二电极180暴露于防反射层200背离衬底100的表面。通过第四扩散区170实现第二电极180与第三扩散区150之间的电连接。
在上述实施例中，第一电极140和第二电极180可以为单层，也可以为叠层。例如，第一电极140和第二电极180均包括位于衬底100上的金属硅化物层141，以及位于金属硅化物层141上的金属块142。其中，第一电极140在衬底100上的正投影位于第二扩散区130内，第二电极180在衬底100上的正投影位于第四扩散区170内。如此设置，以使在第二扩散区130和第四扩散区170上施加电压，避免在衬底100上施加电压，以保证雪崩光电二极管可以正常工作。
继续参考图1，反射层300在衬底100上的正投影至少覆盖PN结，防反射层200在衬底100上的正投影至少覆盖PN结，防反射层200透光，以使外界光可以照射到PN结上，以保证雪崩光电二极管可以正常工作。其中，反射层300可以为单层结构，也可以为叠层结构，还可以为栅极结构。当反射层300采用栅极结构时，可以提高雪崩光电二极管与MOS结构的兼容性，以使雪崩光电二极管的部分结构可以与MOS管的部分结构同时制作，能够提升产品的性能和良率，降低成本。防反射层200的材质可以为氧化硅、氮氧化硅、氮化硅、氧化铝或者氧化铪等。
在一些可能的实施例中，参考图1和图2，反射层300包括：栅介质层310、栅导电层320、侧墙330、阻挡层340、金属前介质层360(Pre-Metal Dielectric，简称PMD)和金属层370。
其中，栅介质层310设置在衬底100上，其通常为氧化物层，例如氧化硅层。栅导电层320设置在栅介质层310上，且与PN结相对，即栅导电层320设置在栅介质层310远离第一表面101的一侧，其材质可以为多晶硅。在一种可能的实现方式中，栅导电层320在衬底100上的正投影覆盖PN结，通过栅导电层320减少经PN结射出的光。
侧墙330设置在栅导电层320侧面，其可以环绕栅导电层320一周，侧墙330的材质可以氮化硅。阻挡层340覆盖侧墙330和栅导电层320，阻挡层340具有填充孔，填充孔暴露栅导电层320，填充孔内设置有硅化物层350，硅化物层350与栅导电层320相接触。
金属前介质层360覆盖阻挡层340和硅化物，其用于隔离金属层370和阻挡层340，以减少其下的膜层受到杂质粒子的污染。金属前介质层360的材质可以绝缘材料，例如氧化硅。金属层370覆盖金属前介质层360，在一种可能的实现方式中，金属层370在衬底100上的正投影覆盖栅导电层320在衬底100上的正投影，进一步减少经PN结射出的光。此外，金属层370还可以将经PN结的光反射回去，以提高雪崩光电二极管的光利用率。
综上，本申请实施例中的雪崩光电二极管包括衬底100、多个第一扩散区110和第一重掺杂区160，其中，多个第一扩散区110设置在衬底100的第一表面101且相互之间间隔设置，多个第一扩散区110和衬底100的导电类型不同并与第一电极140电连接，以向第一扩散区110施加电压；第一重掺杂区160设置在衬底100的第二表面102，第一重掺杂区160与衬底100的导电类型相同，通过第一重掺杂区160可以向衬底100施加电压，多个第一扩散区110与位于相邻的第一扩散区110之间的衬底100形成PN结，该PN结为横向PN结，通过调整第一扩散区110的深度，以及相邻第一扩散区110的间距，可以调整PN结耗尽区的长度和厚度，以增大耗尽区的尺寸，进而提高雪崩光电二极管的性能。
参考图3，本申请实施例还提供一种雪崩光电二极管的制作方法，其包括以下步骤：
步骤S101：在衬底的第一表面形成多个间隔设置的第一深沟槽，衬底为具有第一导电类型的衬底。
衬底为具有第一导电类型的衬底，例如，衬底为P型衬底，其通过P类型掺杂剂掺杂形成，掺杂浓度较低。衬底的材质可以为硅、锗、绝缘体上硅、绝缘体上锗、锗化硅、碳化硅或者氮化镓等半导体材料。
通过刻蚀工艺，例如干法刻蚀或者湿法刻蚀，在衬底的第一表面形成多个间隔设置的第一深沟槽。其中，衬底的第一表面可以为衬底的上表面，第一深沟槽的深度大于衬底的厚度的一半或者三分之二。
步骤S102：在第一深沟槽内填充具有第二导电类型的半导体材料，第二导电类型与第一导电类型不同。
通过外延生长工艺或者沉积工艺在第一深沟槽内填充具有第二导电类型的半导体材料，第二导电类型与第一导电类型不同。例如，衬底为P型衬底，具有第二导电类型的半导体材料可以为N型单晶硅或者N型多晶硅。具体的，通过化学气相沉积(Chemical VaporDeposition，简称CVD)工艺在第一深沟槽内形成N型单晶硅或者N型多晶硅。
步骤S103：对具有第二导电类型的半导体材料进行激光退火处理，以在第一深沟槽内形成第二重掺杂区，并在第一深沟槽的侧壁和底壁形成第一扩散区，第一扩散区和位于相邻的第一扩散区之间的衬底形成PN结。
通过激光退火工艺，对具有第二导电类型的半导体材料进行处理，一方面可以对该半导体材料进行激活，在第一深沟槽内形成第二重掺杂区，获得较高的载流子迁移率；另一方面，可以在第一深沟槽的侧壁和底壁形成第一扩散区，第一扩散区的掺杂浓度低于第二重掺杂区的掺杂浓度，第一扩散区和与其相邻接的部分衬底形成PN结，该PN结为横向PN结，其具有较大的耗尽区，延长了光的入射长度，提高了光的吸收效率。
步骤S103：在衬底的第一表面形成具有第二导电类型的第二扩散区，第二扩散区与第一扩散区相邻接。
通过离子注入或者扩散等工艺，在衬底的第一表面形成第二扩散区，第二扩散区具有第二导电类型，即第二扩散区与第一扩散区的导电类型相同。第二扩散区与第一扩散区相邻接，以将第一扩散区和第二重掺杂区引出。其中，第二扩散区的掺杂浓度可以与第一扩散区的掺杂浓度相同，第二扩散区的深度可以小于第一扩散区的深度，以便于第二扩散区的形成。
步骤S104：对衬底的第一表面、第二重掺杂区、第一扩散区和第二扩散区进行平坦化处理。
通过对衬底的第一表面、第二重掺杂区、第一扩散区和第二扩散区进行平坦化处理，可以获得较为平整的表面，从而便于在该表面上形成其他结构，例如形成反射层。具体的，通过化学机械抛光(Chemical Mechanical Polishing，简称CMP)工艺进行平坦化处理。
步骤S105：在平坦化后的衬底的第一表面上形成反射层和第一电极，反射层在衬底上的正投影覆盖PN结，第一电极与第二扩散区相接触。
反射层可以为栅极结构，该栅极结构不进行电连接，仅用于反射。如此设置，可以提高雪崩光电二极管与MOS结构的兼容性，以使雪崩光电二极管的部分结构可以与MOS管的部分结构同时制作，能够提升产品的性能和良率，降低成本。
具体的，上述反射层包括：栅介质层、栅导电层、侧墙、阻挡层、金属前介质层和金属层。栅介质层设置在衬底上，栅导电层设置在栅介质层上，且与PN结相对，侧墙设置在栅导电层侧面，阻挡层覆盖侧墙和栅导电层，阻挡层具有填充孔，填充孔暴露栅导电层，填充孔内设置有硅化物层，硅化物层与栅导电层相接触，金属前介质层覆盖阻挡层和硅化物，金属层覆盖金属前介质层。其中，栅导电层在衬底上的正投影覆盖PN结，金属层在衬底上的正投影覆盖栅导电层在衬底上的正投影
可以理解的是，当反射层为整层结构时，第一电极暴露于反射层远离衬底的一侧表面。在一些可能的实施例中，反射层的栅介质层覆盖衬底的整个第一表面，栅导电层和侧墙与PN结相正对，阻挡层覆盖侧墙和栅介质层，第一电极贯穿栅介质层和阻挡层。
步骤S106：在反射层上形成保护层。
保护层对位于衬底的第一表面上的结构进行隔离和保护，保护层可以为硅片。示例性的，通过键合或胶连工艺在反射层上形成硅片。
步骤S107：对衬底背离第一表面的一侧减薄，以形成第二表面，第二表面与第一表面相对。
通过对衬底背离第一表面的一侧减薄，可以提高该侧表面的平整度，以便于进行后续制作。减薄后的该侧形成第二表面，第二表面与第一表面相对设置，示例性的，第一表面和第二表面沿衬底的厚度方向相对设置。
步骤S108：在衬底的第二表面形成第二深沟槽，第二深沟槽位于多个第一深沟槽之间。
通过刻蚀工艺在衬底的第二表面形成第二深沟槽，第二深沟槽位于多个第一深沟槽之间，即第二深沟槽延伸至第一深沟槽相正对的区域内。衬底的第二表面可以为衬底的下表面，第二深沟槽的深度大于衬底的厚度的一半或者三分之二。第二深沟槽可以设置有多个，每两个相邻的第一深沟槽之间设置有一个第二深沟槽。
步骤S109：在第二深沟槽内填充具有第一导电类型的半导体材料。
通过外延生长工艺或者沉积工艺在第二深沟槽内填充具有第一导电类型的半导体材料，即位于第二深沟槽内的半导体材料与衬底的导电类型相同。例如，衬底为P型衬底，具有第一导电类型的半导体材料可以为P型单晶硅或者P型多晶硅。
步骤S110：对具有第一导电类型的半导体材料进行激光退火处理，以在第二深沟槽内形成第一重掺杂区，并在第二深沟槽的侧壁和底壁形成第三扩散区。
通过激光退火工艺，对具有第一导电类型的半导体材料进行处理，一方面可以对该半导体材料进行激活，在第二深沟槽内形成第一重掺杂区，获得较高的载流子迁移率；另一方面，可以在第二深沟槽的侧壁和底壁形成第三扩散区，第三扩散区的掺杂浓度低于第一重掺杂区的掺杂浓度。第三扩散区的掺杂浓度可以高于衬底的掺杂浓度。
步骤S111：在衬底的第二表面形成具有第一导电类型的第四扩散区，第四扩散区与第三扩散区相邻接。
通过离子注入或者扩散等工艺，在衬底的第二表面形成第四扩散区，第四扩散区具有第一导电类型，即第四扩散区与衬底的导电类型相同。第四扩散区与第三扩散区相邻接，以将第三扩散区和第一重掺杂区引出。其中，第四扩散区的掺杂浓度可以与第三扩散区的掺杂浓度相同，第四扩散区的深度可以小于第三扩散区的深度，以便于第四扩散区的形成。
步骤S112：对衬底的第二表面、第一重掺杂区、第三扩散区和第四扩散区进行平坦化处理。
示例性的，通过化学机械抛光工艺对第二表面、第一重掺杂区、第三扩散区和第四扩散区进行平坦化处理，以获得较为平整的表面，从而便于后续在该表面上形成防反射层。
步骤S113：在平坦化后的衬底的第二表面上形成防反射层和第二电极，防反射层透光，且防反射层在衬底上的正投影至少覆盖PN结，第二电极与第四扩散区相接触。
防反射层可以为单层或者叠层，例如，防反射层为氧化硅层或者氮化硅层。防反射层透光且防反射层在衬底上的正投影至少覆盖PN结，以增加PN结的入射光，减少反射光。第二电极暴露于防反射层背离第二表面的一侧，且与第四扩散区相接触。
步骤S114：去除保护层。
综上，本申请实施例中，通过在衬底的第一表面形成第一深沟槽，在衬底的第二表面形成第二深沟槽，并分别在第一深沟槽内和第二深沟槽内形成具有不同导电类型的半导体材料，通过对第一深沟槽和第二深沟槽内的导电材料进行激光退火处理并利用扩散远离，在第一深沟槽内形成第二重掺杂区，在第二深沟槽的侧壁和底壁形成第一扩散区，并在第二深沟槽内形成第一重掺杂区，在第一深沟槽的侧壁和底壁形成第三扩散区，从而形成横向PN结。通过调整第一深沟槽和第二深沟槽的深度，以及第一深沟槽和第二深沟槽的间距，可以调整PN结耗尽区的尺寸，进而提高雪崩光电二极管的性能。
本说明书中各实施例或实施方式采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分相互参见即可。
在本说明书的描述中，参考术“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”、或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中，对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
最后应说明的是：以上各实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述各实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的范围。
Claims (10)
1.一种雪崩光电二极管，其特征在于，包括：
衬底；
设置在所述衬底的第一表面且间隔设置的多个第一扩散区，所述多个第一扩散区与第一电极电连接，所述多个第一扩散区与所述衬底的导电类型不同，多个所述第一扩散区以及位于相邻所述第一扩散区之间的所述衬底形成PN结；
设置所述衬底的第二表面的第一重掺杂区，所述第二表面与所述第一表面相对设置，所述第一重掺杂区位于所述多个第一扩散区之间，且与所述衬底的导电类型相同，所述第一重掺杂区与第二电极电连接。
2.根据权利要求1所述的雪崩光电二极管，其特征在于，每相邻的两个所述第一扩散区之间设置有一个所述第一重掺杂区。
3.根据权利要求1所述的雪崩光电二极管，其特征在于，每个所述第一扩散区设置有第二重掺杂区，所述第二重掺杂区与所述第一扩散区的导电类型相同，且所述第二重掺杂区的掺杂浓度大于所述第一扩散区的掺杂浓度。
4.根据权利要求1所述的雪崩光电二极管，其特征在于，所述衬底的第一表面还设置有环绕所述第一扩散区的第二扩散区，所述第二扩散区与所述第一扩散区的导电类型相同，且与所述第一扩散区相接触，所述第二扩散区还与第一电极相接触。
5.根据权利要求1所述的雪崩光电二极管，其特征在于，所述第一重掺杂区的侧面和远离所述第二表面的底面还覆盖有第三扩散区，所述第三扩散区与所述第一重掺杂区的导电类型相同，所述第三扩散区的掺杂浓度低于所述第一重掺杂区的掺杂浓度，且高于所述衬底的掺杂浓度。
6.根据权利要求5所述的雪崩光电二极管，其特征在于，所述衬底的第二表面还设置有环绕所述第三扩散区的第四扩散区，所述第四扩散区与所述第三扩散区的导电类型相同，且与所述第三扩散区相接触，所述第四扩散区还有所述第二电极相接触。
7.根据权利要求1-6任一项所述的雪崩光电二极管，其特征在于，所述衬底的第一表面和第二表面中的一者上设置有反射层，另一者上设置有防反射层，所述防反射层透光，所述反射层在所述衬底上的正投影，以及所述防反射层在所述衬底上的正投影均至少覆盖所述PN结；
所述第一电极设置在所述第一表面上，且暴露于所述反射层和所述防反射层中的一者，所述第二电极设置在所述第二表面上，且暴露于所述反射层和所述防反射层中的另一者。
8.根据权利要求7所述的雪崩光电二极管，其特征在于，所述反射层包括：
设置在所述衬底上的栅介质层；
设置在所述栅介质层上的栅导电层，所述栅导电层与所述PN结相对；
设置在所述栅导电层侧面的侧墙；
覆盖所述侧墙和所述栅导电层的阻挡层，所述阻挡层具有填充孔，所述填充孔内设置有硅化物层，所述硅化物层与所述栅导电层相接触；
覆盖所述阻挡层和所述硅化物的金属前介质层；
覆盖所述金属前介质层的金属层。
9.根据权利要求8所述的雪崩光电二极管，其特征在于，所述栅导电层在所述衬底上的正投影覆盖所述PN结；所述金属层在所述衬底上的正投影覆盖所述栅导电层在所述衬底上的正投影。
10.一种雪崩光电二极管的制作方法，其特征在于，包括：
在衬底的第一表面形成多个间隔设置的第一深沟槽，所述衬底为具有第一导电类型的衬底；
在所述第一深沟槽内填充具有第二导电类型的半导体材料，所述第二导电类型与所述第一导电类型不同；
对所述具有第二导电类型的半导体材料进行激光退火处理，以在所述第一深沟槽内形成第二重掺杂区，并在所述第一深沟槽的侧壁和底壁形成第一扩散区，所述第一扩散区和位于相邻的所述第一扩散区之间的所述衬底形成PN结；
在所述衬底的第一表面形成具有所述第二导电类型的第二扩散区，所述第二扩散区与所述第一扩散区相邻接；
对所述衬底的第一表面、所述第二重掺杂区、所述第一扩散区和所述第二扩散区进行平坦化处理；
在平坦化后的所述衬底的第一表面上形成反射层和第一电极，所述反射层在所述衬底上的正投影覆盖所述PN结，所述第一电极与所述第二扩散区相接触；
在所述反射层上形成保护层；
对所述衬底背离所述第一表面的一侧减薄，以形成第二表面，所述第二表面与所述第一表面相对；
在所述衬底的第二表面形成第二深沟槽，所述第二深沟槽位于所述多个第一深沟槽之间；
在所述第二深沟槽内填充具有第一导电类型的半导体材料；
对所述具有第一导电类型的半导体材料进行激光退火处理，以在所述第二深沟槽内形成第一重掺杂区，并在所述第二深沟槽的侧壁和底壁形成第三扩散区；
在所述衬底的第二表面形成具有所述第一导电类型的第四扩散区，所述第四扩散区与所述第三扩散区相邻接；
对所述衬底的第二表面、所述第一重掺杂区、所述第三扩散区和所述第四扩散区进行平坦化处理；
在平坦化后的所述衬底的第二表面上形成防反射层和第二电极，所述防反射层透光，且所述防反射层在所述衬底上的正投影至少覆盖所述PN结，所述第二电极与所述第四扩散区相接触；
去除所述保护层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111645422.0A CN114335230B (zh) | 2021-12-29 | 2021-12-29 | 雪崩光电二极管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111645422.0A CN114335230B (zh) | 2021-12-29 | 2021-12-29 | 雪崩光电二极管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114335230A true CN114335230A (zh) | 2022-04-12 |
| CN114335230B CN114335230B (zh) | 2024-03-15 |
Family
ID=81017018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111645422.0A Active CN114335230B (zh) | 2021-12-29 | 2021-12-29 | 雪崩光电二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114335230B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889313A (en) * | 1996-02-08 | 1999-03-30 | University Of Hawaii | Three-dimensional architecture for solid state radiation detectors |
| JP2001313391A (ja) * | 2000-05-01 | 2001-11-09 | Fuji Electric Co Ltd | 半導体装置 |
| CN1766534A (zh) * | 2005-11-15 | 2006-05-03 | 清华大学 | 基于聚合物绝热层的室温红外探测器 |
| US8357960B1 (en) * | 2008-09-18 | 2013-01-22 | Banpil Photonics, Inc. | Multispectral imaging device and manufacturing thereof |
| US20130026604A1 (en) * | 2011-07-26 | 2013-01-31 | National Central University | Lateral avalanche photodiode structure |
| EP2592661A1 (en) * | 2011-11-11 | 2013-05-15 | austriamicrosystems AG | Lateral avalanche photodiode device and method of production |
| KR101610895B1 (ko) * | 2015-06-30 | 2016-04-08 | 성균관대학교산학협력단 | 원자층 접합 산화물 및 이의 제조 방법 |
| CN107195723A (zh) * | 2017-06-30 | 2017-09-22 | 上海集成电路研发中心有限公司 | 一种雪崩光敏器件及其制备方法 |
| US9881963B1 (en) * | 2016-09-13 | 2018-01-30 | Omnivision Technologies, Inc. | Horizontal avalanche photodiode |
| CN110050348A (zh) * | 2017-11-15 | 2019-07-23 | 索尼半导体解决方案公司 | 光检测元件及其制造方法 |
-
2021
- 2021-12-29 CN CN202111645422.0A patent/CN114335230B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5889313A (en) * | 1996-02-08 | 1999-03-30 | University Of Hawaii | Three-dimensional architecture for solid state radiation detectors |
| JP2001313391A (ja) * | 2000-05-01 | 2001-11-09 | Fuji Electric Co Ltd | 半導体装置 |
| CN1766534A (zh) * | 2005-11-15 | 2006-05-03 | 清华大学 | 基于聚合物绝热层的室温红外探测器 |
| US8357960B1 (en) * | 2008-09-18 | 2013-01-22 | Banpil Photonics, Inc. | Multispectral imaging device and manufacturing thereof |
| US20130026604A1 (en) * | 2011-07-26 | 2013-01-31 | National Central University | Lateral avalanche photodiode structure |
| EP2592661A1 (en) * | 2011-11-11 | 2013-05-15 | austriamicrosystems AG | Lateral avalanche photodiode device and method of production |
| KR101610895B1 (ko) * | 2015-06-30 | 2016-04-08 | 성균관대학교산학협력단 | 원자층 접합 산화물 및 이의 제조 방법 |
| US9881963B1 (en) * | 2016-09-13 | 2018-01-30 | Omnivision Technologies, Inc. | Horizontal avalanche photodiode |
| CN107195723A (zh) * | 2017-06-30 | 2017-09-22 | 上海集成电路研发中心有限公司 | 一种雪崩光敏器件及其制备方法 |
| CN110050348A (zh) * | 2017-11-15 | 2019-07-23 | 索尼半导体解决方案公司 | 光检测元件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114335230B (zh) | 2024-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI683430B (zh) | 具有吸收增強半導體層的影像感測器 | |
| US7659564B2 (en) | CMOS imager photodiode with enhanced capacitance | |
| US7041525B2 (en) | Three-dimensional island pixel photo-sensor | |
| US10784303B2 (en) | Method of manufacturing a CMOS image sensor | |
| US8871557B2 (en) | Photomultiplier and manufacturing method thereof | |
| JP2014042046A (ja) | 裏面照射型イメージセンサ | |
| CN109216470B (zh) | 半导体结构及其形成方法 | |
| JP2010500766A (ja) | ウエハ貫通ビアを備えたフォトダイオードアレイの製造方法 | |
| TW201440145A (zh) | 半導體功率元件的製作方法 | |
| CN114335230B (zh) | 雪崩光电二极管及其制作方法 | |
| US10593754B2 (en) | SOI device structures with doped regions providing charge sinking | |
| US9202829B2 (en) | Light sensors with infrared photocurrent suppression | |
| CN114784027A (zh) | 像素感测件及其制造方法 | |
| CN114709229A (zh) | 集成芯片及其形成方法 | |
| US20240145499A1 (en) | Sensor device and method for forming the same | |
| US11967664B2 (en) | Photodiodes with serpentine shaped electrical junction | |
| CN114300490B (zh) | 半导体结构 | |
| US7492048B2 (en) | CMOS sensors having charge pushing regions | |
| WO2024185302A1 (ja) | 光検出装置 | |
| US20230042681A1 (en) | Spad pixel for a backside illuminated image sensor | |
| TW202410433A (zh) | 畫素感測器及其電極鈍化方法 | |
| TW202310000A (zh) | 形成半導體裝置的方法 | |
| CN118486752A (zh) | 单光子雪崩二极管探测器及其制造方法 | |
| CN117116957A (zh) | 一种单光子雪崩二极管阵列及其制备方法 | |
| CN115424939A (zh) | 一种沟槽型mosfet及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |