CN114335037A - 图像传感器 - Google Patents

图像传感器 Download PDF

Info

Publication number
CN114335037A
CN114335037A CN202111048456.1A CN202111048456A CN114335037A CN 114335037 A CN114335037 A CN 114335037A CN 202111048456 A CN202111048456 A CN 202111048456A CN 114335037 A CN114335037 A CN 114335037A
Authority
CN
China
Prior art keywords
transfer gate
unit pixel
top surface
pixel region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111048456.1A
Other languages
English (en)
Inventor
金慈明
李泰宪
任东模
曹官植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN114335037A publication Critical patent/CN114335037A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1463—Pixel isolation structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14623—Optical shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

一种图像传感器，包括基板和设置在基板中并插置在多个单位像素之间的像素分离图案。所述多个单位像素包括第一单位像素区和在第一方向上邻近第一单位像素区的第二单位像素区。第一单位像素区和第二单位像素区分别包括第一传输栅极和第二传输栅极。像素分离图案包括插置在第一单位像素区和第二单位像素区之间的第一像素分离部以及在第一方向上与第一像素分离部间隔开的第二像素分离部。第一像素分离部的顶表面低于第二像素分离部的顶表面。

Description

图像传感器
技术领域
本公开涉及图像传感器，更具体地，涉及图像传感器的导电结构。
背景技术
图像传感器是将光学图像转换成电信号的器件。图像传感器可以分为电荷耦合器件(CCD)型和互补金属氧化物半导体(CMOS)型。CMOS型图像传感器简称为CIS(CMOS图像传感器)。CIS包括二维排列的多个单位像素区。每个单位像素区包括光电二极管。光电二极管用于将入射光转换成电信号。
发明内容
提供了一种能够减少电场集中的图像传感器。
提供了一种能够获得用于形成传输栅极的图案裕度的图像传感器。
另外的方面将在下面的描述中被部分地阐述，并且部分将从描述明显，或者可以通过所给出的实施方式的实践而习知。
根据实施方式，一种图像传感器包括：基板；和像素分离图案，设置在基板中并插置在多个单位像素之间。所述多个单位像素包括第一单位像素区和在第一方向上邻近第一单位像素区的第二单位像素区。第一单位像素区和第二单位像素区分别包括第一传输栅极和第二传输栅极。像素分离图案包括插置在第一单位像素区和第二单位像素区之间的第一像素分离部以及在第一方向上与第一像素分离部间隔开的第二像素分离部。第二传输栅极插置在第一像素分离部和第二像素分离部之间。第一像素分离部的顶表面低于第二像素分离部的顶表面。
根据实施方式，一种图像传感器包括：包括多个有源区的基板；器件分离层，设置在基板中并插置在所述多个有源区之间；以及像素分离图案，设置在基板中并插置在多个单位像素之间。所述多个单位像素包括第一单位像素区和在第一方向上与第一单位像素区间隔开的第二单位像素区。第一单位像素区包括第一浮动扩散区和第一传输栅极。第二单位像素区包括第二浮动扩散区和第二传输栅极。插置在第一传输栅极和第二传输栅极之间的器件分离层的顶表面低于插置在第一浮动扩散区和第二浮动扩散区之间的器件分离层的顶表面。
根据实施方式，一种图像传感器包括：基板，包括第一表面和第二表面；像素分离图案，设置在基板中并插置在多个单位像素之间；抗反射层，设置在基板的第二表面上；多个滤色器和多个微透镜，设置在抗反射层上；以及布线层，设置在基板的第一表面上。所述多个单位像素包括第一单位像素区和在第一方向上邻近第一单位像素区的第二单位像素区。第一单位像素区和第二单位像素区分别包括第一传输栅极和第二传输栅极。像素分离图案包括插置在第一单位像素区和第二单位像素区之间的第一像素分离部以及在第一方向上与第一像素分离部间隔开的第二像素分离部。第二传输栅极插置在第一像素分离部和第二像素分离部之间，第一像素分离部的顶表面低于第二像素分离部的顶表面。
附图说明
从结合附图进行的以下描述，本公开的实施方式的以上和其它方面、特征和优点将变得更加明显，其中：
图1示出了显示根据实施方式的图像传感器的简化框图。
图2示出了显示根据实施方式的图像传感器的有源像素传感器阵列的电路图。
图3示出了显示根据实施方式的图像传感器的平面图。
图4示出了沿着图3的线A-A'截取的截面图。
图5示出了显示图3的部分Q的放大平面图。
图6示出了沿着图5的线I-I'截取的截面图。
图7示出了沿着图5的线II-II'截取的截面图。
图8示出了沿着图5的线III-III'截取的截面图。
图9示出了显示图5的部分R的放大平面图。
图10示出了显示图6的部分S1的放大截面图。
图11示出了显示图7的部分S2的放大截面图。
图12和图13示出了分别沿着图5的线I-I'和II-II'截取的截面图，显示出根据实施方式的图像传感器。
图14、图16、图18、图20和图22示出了沿着图5的线I-I'截取的截面图，显示出根据实施方式的制造图像传感器的方法。
图15、图17、图19、图21和图23示出了沿着图5的线II-II'截取的截面图，显示出根据实施方式的制造图像传感器的方法。
图24示出了显示图3的部分Q的放大平面图。
具体实施方式
图1示出了显示根据实施方式的图像传感器的简化框图。
参照图1，图像传感器可以包括有源像素传感器阵列1、行解码器2、行驱动器3、列解码器4、定时发生器5、相关双采样器(CDS)6、模数转换器(ADC)7和输入/输出(I/O)缓冲器8。
有源像素传感器阵列1可以包括多个二维排列的像素，每个像素被配置成将光信号转换成电信号。有源像素传感器阵列1可以由从行驱动器3提供的多个驱动信号(诸如像素选择信号、复位信号和电荷转移信号)驱动。此外，相关双采样器6可以被提供有由有源像素传感器阵列1转换的电信号。
行驱动器3可以向有源像素传感器阵列1提供数个驱动信号，该数个驱动信号用于根据从行解码器2获得的解码结果来驱动所述多个像素。当所述多个像素以矩阵形状排列时，可以为每行提供驱动信号。定时发生器5可以向行解码器2和列解码器4提供定时和控制信号。相关双采样器6可以接收从有源像素传感器阵列1产生的电信号，并且可以保持和采样所接收的电信号。相关双采样器6可以执行双采样操作以对电信号的噪声电平和信号电平进行采样，然后可以输出对应于噪声电平和信号电平之差的差电平。
模数转换器7可以将对应于从相关双采样器6接收的差电平的模拟信号转换成数字信号，然后输出转换后的数字信号。输入/输出缓冲器8可以锁存数字信号，然后可以响应于从列解码器4获得的解码结果，顺序地将锁存的数字信号输出到图像信号处理单元。
图2示出了显示根据实施方式的图像传感器的有源像素传感器阵列的电路图。
参照图1和图2，有源像素传感器阵列1可以包括多个像素PX，并且像素PX可以以矩阵形状排列。每个像素PX可以包括传输晶体管TX和逻辑晶体管RX、SX和AX。逻辑晶体管可以包括复位晶体管RX、选择晶体管AX和源极跟随器晶体管SX。传输晶体管TX、复位晶体管RX和选择晶体管AX可以分别包括传输栅极TG、复位栅极RG和选择栅极SEL。每个像素PX可以进一步包括光电转换元件PD和浮动扩散区FD。
光电转换元件PD可以产生并积累与外部入射光的量成比例的光电荷。光电转换元件PD可以是包括P型杂质区和N型杂质区的光电二极管。传输晶体管TX可以将在光电转换元件PD中产生的电荷传输到浮动扩散区FD中。浮动扩散区FD可以累积并存储从光电转换元件PD产生和传输的电荷。源极跟随器晶体管SX可以由在浮动扩散区FD中累积的光电荷的量来控制。
复位晶体管RX可以周期性地复位累积在浮动扩散区FD中的电荷。复位晶体管RX可以具有连接到浮动扩散区FD的漏电极和连接到电源电压VDD的源电极。当复位晶体管RX导通时，可以向浮动扩散区FD提供连接到复位晶体管RX的源电极的电源电压VDD。因此，当复位晶体管RX导通时，累积在浮动扩散区FD中的电荷可以被耗尽，因此浮动扩散区FD可以被复位。
源极跟随器晶体管SX可以用作源极跟随器缓冲放大器。源极跟随器晶体管SX可以放大浮动扩散区FD的电位变化，并且可以将放大的电位输出到输出线VOUT。选择晶体管AX可以选择要被读出的像素PX的每行。当选择晶体管AX导通时，电源电压VDD可以被施加到源极跟随器晶体管SX的漏电极。
图2通过示例描绘了单位像素PX，其包括一个光电转换元件PD和四个晶体管TX、RX、AX和SX，但是图像传感器不限于此。例如，相邻像素PX可以共用复位晶体管RX、源极跟随器晶体管SX和选择晶体管AX之一。此外，单位像素PX可以包括多个光电转换元件PD。多个相邻的像素PX可以共用单个浮动扩散区FD。
图3示出了显示根据实施方式的图像传感器的平面图。图4示出了沿着图3的线A-A'截取的截面图。
参照图3和图4，图像传感器可以包括传感器芯片1000和电路芯片2000。传感器芯片1000可以包括光电转换层10、第一布线层21和光透射层30。光电转换层10可以包括第一基板100以及提供在第一基板100中的像素分离图案150、器件分离图案103和光电转换区110。光电转换区110可以将外部入射光转换成电信号。
当在平面图中观察时，第一基板100可以包括像素阵列区AR、光学黑色区OB和焊盘区PAD。当在平面图中观察时，像素阵列区AR可以设置在第一基板100的中心部分上。像素阵列区AR可以包括多个单位像素PX。单位像素PX可以输出来自入射光的光电信号。单位像素PX可以以列和行二维排列。所述列可以平行于第一方向D1。所述行可以平行于第二方向D2。在本说明书中，第一方向D1可以平行于第一基板100的第一表面100a。第二方向D2可以平行于第一基板100的第一表面100a，并且可以不同于第一方向D1。例如，第二方向D2可以基本上垂直于第一方向D1。第三方向D3可以基本上垂直于第一基板100的第一表面100a。
焊盘区PAD可以提供在第一基板100的边缘部分上，并且当在平面图中观察时，可以围绕像素阵列区AR。第二焊盘端子83可以提供在焊盘区PAD上。第二焊盘端子83可以向外部输出从单位像素PX产生的电信号。替代地，外部电信号或电压可以通过第二焊盘端子83被传输到单位像素PX。
光学黑色区OB可以设置在第一基板100的像素阵列区AR和焊盘区PAD之间。当在平面图中观察时，光学黑色区OB可以围绕像素阵列区AR。光学黑色区OB可以包括多个虚设区111，每个虚设区111不包括光电转换区110。光学黑色区OB可以包括光电转换区110'，其具有与像素阵列区AR的光电转换区110的结构类似的结构，并且不执行从所接收的光产生电信号的操作。光学黑色区OB的光电转换区110'和虚设区111可以产生用作消除工艺噪声的信息的信号。
电路芯片2000可以堆叠在传感器芯片1000上。电路芯片2000可以包括第二基板40和第二布线层23。第二布线层23可以插置于第一布线层21和第二基板40之间。第二布线层23和第一布线层21可以构成布线结构20。第二基板40可以包括构成除了图1的有源像素传感器阵列1之外的组件的多个晶体管。
在光学黑色区OB上，第一基板100可以在其上提供有第一连接结构50、第一焊盘端子81和体滤色器90。第一连接结构50可以包括第一遮光图案51、第一电介质图案53和第一盖图案55。第一遮光图案51可以提供在第一基板100的第二表面100b上。第一遮光图案51可以覆盖第二表面100b，并且可以共形地覆盖第三沟槽TR3的内壁和第四沟槽TR4的内壁。第一遮光图案51可以穿透并电连接光电转换层10和第一布线层21。例如，第一遮光图案51可以与第一布线层21中的布线以及与光电转换层10中的像素分离图案150接触。因此，第一连接结构50可以电连接到第一布线层21中的布线。第一遮光图案51可以阻挡入射到光学黑色区OB上的光。
第三沟槽TR3可以在其中提供有第一焊盘端子81，其填充第三沟槽TR3的未被占据的部分。第一焊盘端子81可以包括金属材料，诸如铝。第一焊盘端子81可以连接到像素分离图案150。因此，负电压可以通过第一焊盘端子81被施加到像素分离图案150。
第一遮光图案51可以在其上提供有填充第四沟槽TR4的未被占据的部分的第一电介质图案53。第一电介质图案53可以穿透光电转换层10和第一布线层21。第一盖图案55可以提供在第一电介质图案53上。
体滤色器90可以提供在第一焊盘端子81、第一遮光图案51和第一盖图案55上。体滤色器90可以覆盖第一焊盘端子81、第一遮光图案51和第一盖图案55。第一保护层71可以提供在体滤色器90上并覆盖体滤色器90。
在焊盘区PAD上，第一基板100可以在其上提供有第二连接结构60、第二焊盘端子83和第二保护层73。第二连接结构60可以包括第二遮光图案61、第二电介质图案63和第二盖图案65。
第二遮光图案61可以提供在第一基板100的第二表面100b上。例如，第二遮光图案61可以覆盖第二表面100b，并且可以共形地覆盖第五沟槽TR5的内壁和第六沟槽TR6的内壁。第二遮光图案61可以穿透第一布线层21的一部分和光电转换层10。例如，第二遮光图案61可以与第二布线层23中的布线231和232接触。第二遮光图案61可以包括金属材料，诸如钨(W)。
第二焊盘端子83可以提供在第五沟槽TR5中。第二遮光图案61可以在其上提供有第二焊盘端子83，该第二焊盘端子83填充第五沟槽TR5的未被占据的部分。第二焊盘端子83可以包括金属材料，诸如铝。第二焊盘端子83可以用作图像传感器和外部之间的电连接路径。第二电介质图案63可以填充第六沟槽TR6的未被占据的部分。第二电介质图案63可以穿透光电转换层10和整个或一部分的第一布线层21。第二盖图案65可以提供在第二电介质图案63上。第二保护层73可以覆盖第二遮光图案61的一部分和第二盖图案65。
借助第二焊盘端子83施加的电流可以通过第二遮光图案61、第二布线层23中的布线231和232以及第一遮光图案51流向像素分离图案150。从光电转换区110和110'以及虚设区111产生的电信号可以通过第一布线层21中的布线、第二布线层23中的布线231和232、第二遮光图案61和第二焊盘端子83被传输到电路芯片2000的第二基板40中的逻辑晶体管。
下面将参照图5至图11进一步详细讨论图像传感器的像素阵列区AR。
图5示出了显示图3的部分Q的放大平面图。图6示出了沿着图5的线I-I'截取的截面图。图7示出了沿着图5的线II-II'截取的截面图。图8示出了沿着图5的线III-III'截取的截面图。图9示出了显示图5的部分R的放大平面图。图10示出了显示图6的部分S1的放大截面图。图11示出了显示图7的部分S2的放大截面图。为了描述的简洁，下面的讨论将集中在图像传感器的传感器芯片1000上。
参照图5至图11，根据实施方式的图像传感器可以包括光电转换层10、栅电极TG、RG、SEL和SF、第一布线层21和光学透射层30。光电转换层10可以包括第一基板100、像素分离图案150和器件分离图案103。
第一基板100可以具有第一表面(或前表面)100a以及与第一表面100a相反的第二表面(或后表面)100b。光可以入射到第一基板100的第二表面100b上。第一布线层21可以设置在第一基板100的第一表面100a上，并且光透射层30可以设置在第一基板100的第二表面100b上。第一基板100可以是半导体基板或绝缘体上硅(SOI)基板。半导体基板可以是例如硅基板、锗基板或硅锗基板。第一基板100可以包括第一导电类型杂质。例如，第一导电类型杂质可以包括p型杂质，诸如铝(Al)、硼(B)、铟(In)和镓(Ga)中的一种或更多种。
第一基板100可以包括由像素分离图案150限定的多个单位像素PX。所述多个单位像素PX可以沿着彼此交叉的第一方向D1和第二方向D2排列成矩阵形状。第一基板100可以包括光电转换区110。在第一基板100中，光电转换区110可以提供在相应的单位像素PX中。光电转换区110可以是在该处第二导电类型杂质被掺杂到第一基板100中的区域。第二导电类型杂质可以具有与第一导电类型杂质的导电类型相反的导电类型。第二导电类型杂质可以包括n型杂质，诸如磷、砷、铋和锑中的一种或更多种。光电转换区110可以设置成与到第一表面100a相比更靠近第二表面100b。例如，每个光电转换区110可以包括邻近第一表面100a的第一部分和邻近第二表面100b的第二部分。光电转换区110可以在第一部分和第二部分之间具有杂质浓度的差异。因此，光电转换区110可以在第一基板100的第一表面100a和第二表面100b之间具有电位斜率。替代地，光电转换区110可以在第一基板100的第一表面100a和第二表面100b之间没有电位斜率。
第一基板100和光电转换区110可以构成光电二极管。例如，光电二极管可以由第一导电类型的第一基板100和第二导电类型的光电转换区110之间的p-n结构成。构成光电二极管的光电转换区110可以产生和积累与入射光的强度成比例的光电荷。
像素分离图案150可以延伸到第一基板100的单位像素PX之间的间隙中。像素分离图案150可以具有网格或格子结构。当在平面图中观察时，像素分离图案150可以完全围绕每个单位像素PX。像素分离图案150可以提供在第一沟槽TR1中，并且第一沟槽TR1可以从第一基板100的第一表面100a凹陷。像素分离图案150可以从第一基板100的第一表面100a向第二表面100b延伸。像素分离图案150可以是深沟槽隔离(DTI)层。像素分离图案150可以穿透第一基板100。像素分离图案150可以具有与第一基板100的垂直厚度基本相同的垂直高度。例如，像素分离图案150可以具有随着像素分离图案150从第一基板100的第一表面100a接近第二表面100b而逐渐减小的宽度。
像素分离图案150可以包括第一分离图案151、第二分离图案153和盖图案155。第一分离图案151可以沿着第一沟槽TR1的侧壁提供。第一分离图案151可以包括例如基于硅的电介质材料(例如，硅氮化物、硅氧化物和硅氮氧化物)和高k电介质材料(例如，铪氧化物和铝氧化物)中的一种或更多种。替代地，第一分离图案151可以包括多个层，并且这些层可以包括彼此不同的材料。第一分离图案151可以具有比第一基板100的折射率小的折射率。因此，可以防止或减少第一基板100的单位像素PX之间的串扰。
第二分离图案153可以提供在第一分离图案151中。例如，第二分离图案153可以具有被第一分离图案151围绕的侧壁。第一分离图案151可以插置在第二分离图案153和第一基板100之间。第一分离图案151可以将第二分离图案153与第一基板100分离。因此，当图像传感器操作时，第二分离图案153可以与第一基板100电分离。第二分离图案153可以包括晶体半导体材料，诸如多晶硅。例如，第二分离图案153可以包括掺杂剂，并且掺杂剂可以包括具有第一导电类型或第二导电类型的杂质。例如，第二分离图案153可以包括掺杂的多晶硅。作为另一示例，第二分离图案153可以包括未掺杂的晶体半导体材料。第二分离图案153可以包括例如未掺杂的多晶硅。术语“未掺杂”可以意指没有有意执行掺杂工艺。掺杂剂可以包括n型掺杂剂或p型掺杂剂。
盖图案155可以提供在第二分离图案153的顶表面上。盖图案155可以邻近第一基板100的第一表面100a。盖图案155可以具有与第一基板100的第一表面100a共面的顶表面。盖图案155可以包括非导电材料。例如，盖图案155可以包括基于硅的电介质材料(例如，硅氮化物、硅氧化物和硅氮氧化物)和高k电介质材料(例如，铪氧化物和铝氧化物)中的一种或更多种。因此，像素分离图案150可以防止由入射到每个单位像素PX上的光产生的光电荷漂移到相邻的单位像素PX中。例如，像素分离图案150可以防止单位像素PX之间的串扰。
器件分离图案103可以提供在第一基板100中。例如，器件分离图案103可以提供在第二沟槽TR2中，并且第二沟槽TR2可以从第一基板100的第一表面100a凹陷。器件分离图案103可以是浅沟槽隔离(STI)层。器件分离图案103可以限定第一有源图案ACT1和第二有源图案ACT2。器件分离图案103可以具有提供在第一基板100中的底表面。器件分离图案103可以具有随着器件分离图案103从第一基板100的第一表面100a接近第二表面100b而逐渐减小的宽度。器件分离图案103的底表面可以与光电转换区110垂直地间隔开。像素分离图案150可以连接到器件分离图案103。器件分离图案103的至少一部分可以设置在像素分离图案150的上侧壁上并与其连接。台阶式结构可以形成在器件分离图案103的侧壁和底表面以及像素分离图案150的侧壁上。器件分离图案103可以具有比像素分离图案150的深度小的深度。器件分离图案103可以包括例如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。
每个单位像素PX可以包括由器件分离图案103限定的第一有源图案ACT1和第二有源图案ACT2。第一有源图案ACT1和第二有源图案ACT2可以具有各种各样地变化的其平面形状，而不限于图5所示。
第一基板100可以在其第一表面100a上提供有传输晶体管TX、源极跟随器晶体管SX、复位晶体管RX和选择晶体管AX，这些将参照图2进行讨论。分别属于晶体管TX、AX、SX和RX的栅电极TG、SEL、SF和RG可以提供在第一基板100的第一表面100a上。栅电极TG、SEL、SF和RG可以包括传输栅极TG、选择栅极SEL、源极跟随器栅极SF和复位栅极RG。
传输晶体管TX可以提供在每个单位像素PX的第一有源图案ACT1上。传输晶体管TX可以电连接到光电转换区110。传输晶体管TX可以包括在第一有源图案ACT1上的浮动扩散区FD和传输栅极TG。传输栅极TG可以包括插入到第一基板100中的掩埋部VP和从第一基板100的第一表面100a向上突出的突出部PP。栅极间隔物GS可以提供在突出部PP的侧壁上。栅极电介质层GI可以插置在传输栅极TG和第一基板100之间。浮动扩散区FD可以位于在传输栅极TG的一侧的第一有源图案ACT1中。浮动扩散区FD可以具有与第一基板100的导电类型相反的第二导电类型(例如，n型)。栅极间隔物GS可以包括硅氧化物层、硅氮化物层或硅氮氧化物层中的一个或更多个。栅极电介质层GI可以包括硅氧化物层或其介电常数比硅氧化物层的介电常数大的高k电介质层。
源极跟随器晶体管SX和选择晶体管AX可以提供在单位像素PX的每个第一有源图案ACT1上。复位晶体管RX可以提供在单位像素PX的每个第二有源图案ACT2上。栅极电介质层GI可以插置在第一基板100与传输栅极TG、选择栅极SEL、源极跟随器栅极SF和复位栅极RG中的每个之间。
第一布线层21可以包括电介质层221、222和223、布线212和213以及通路215。电介质层221、222和223可以包括第一电介质层221以及第二电介质层222和223。第一电介质层221可以覆盖第一基板100的第一表面100a。第一电介质层221可以提供在布线212和213与第一基板100的第一表面100a之间，覆盖栅电极TG、SEL、SF和RG。第二电介质层222和223可以堆叠在第一电介质层221上。第一电介质层221以及第二电介质层222和223可以包括非导电材料。例如，第一电介质层221以及第二电介质层222和223可以包括基于硅的电介质材料，诸如硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。
可以在第一电介质层221与第一基板100的第一表面100a之间提供蚀刻停止层204。蚀刻停止层204可以覆盖栅电极TG、SEL、SF和RG。蚀刻停止层204可以包括硅氮化物、硅氮氧化物和硅碳氮化物中的一种或更多种。例如，蚀刻停止层204可以包括其密度彼此不同的两个硅氮化物层。
布线212和213可以提供在第一电介质层221上。例如，布线212和213可以设置于堆叠在第一基板100的第一表面100a上的第二电介质层222和223中。布线212和213可以通过通路215垂直地连接到传输晶体管TX、源极跟随器晶体管SX、复位晶体管RX和选择晶体管AX。在光电转换区110中转换的电信号可以通过第一布线层21传输到电路芯片。通路215可以包括连接到传输栅极TG或浮动扩散区FD的下通路205。布线212和213以及通路215可以包括金属材料，诸如铜(Cu)。
光学透射层30可以包括滤色器303和微透镜307。光学透射层30可以聚焦和过滤外部入射光，并且光电转换层10可以被提供有已聚焦且已过滤的光。例如，滤色器303和微透镜307可以提供在第一基板100的第二表面100b上。滤色器303可以设置在相应的单位像素PX上。微透镜307可以设置在相应的滤色器303上。抗反射层132以及第一下电介质层134和第二下电介质层136可以设置在滤色器303与第一基板100的第二表面100b之间。抗反射层132可以防止光反射，使得光电转换区110可以被允许容易地接收入射到第一基板100的第二表面100b上的光。第三下电介质层305可以设置在滤色器303和微透镜307之间。第一下电介质层134和第二下电介质层136中的每个可以包括固定电荷层、粘合层和保护层中的一个或更多个。
滤色器303可以包括原色滤色器。滤色器303可以包括具有彼此不同颜色的第一滤色器、第二滤色器和第三滤色器。例如，第一滤色器、第二滤色器和第三滤色器可以包括绿色滤色器、红色滤色器和蓝色滤色器。第一滤色器、第二滤色器和第三滤色器可以以拜耳图案形式排列。作为另一示例，第一滤色器、第二滤色器和第三滤色器可以包括不同的颜色，诸如青色、品红色或黄色。
每个微透镜307可以具有凸形状，以聚焦入射到单位像素PX上的光。当在平面图中观察时，微透镜307可以与对应的光电转换区110重叠，但是实施方式不限于此。
参照图5，第一基板100可以包括像素组PG，每个像素组PG包括多个单位像素PX。当在平面图中观察时，像素组PG可以沿行和列二维地排列。单个像素组PG可以包括第一单位像素区PX1、第二单位像素区PX2、第三单位像素区PX3和第四单位像素区PX4。像素分离图案150可以将第一单位像素区PX1、第二单位像素区PX2、第三单位像素区PX3和第四单位像素区PX4彼此区分开。第一单位像素区PX1、第二单位像素区PX2、第三单位像素区PX3和第四单位像素区PX4可以二维地排列成两行和两列。第一单位像素区PX1可以在第一方向D1上与第二单位像素区PX2间隔开，第三单位像素区PX3可以在第二方向D2上与第一单位像素区PX1间隔开。第四单位像素区PX4可以在第二方向D2上与第二单位像素区PX2间隔开。像素分离图案150可以包括在第一单位像素区PX1和第二单位像素区PX2之间的第一像素分离部150P1。第一像素分离部150P1可以延伸到第三单位像素区PX3和第四单位像素区PX4之间的间隙中。器件分离图案103可以包括与第一像素分离部150P1相邻的第一部分103P1。
像素分离图案150可以包括在第一单位像素区PX1和第四单位像素区PX4之间的第三像素分离部150P3。第三像素分离部150P3可以延伸到第二单位像素区PX2和第三单位像素区PX3之间的间隙中。在第一方向D1上延伸的第三像素分离部150P3可以与在第二方向D2上延伸的第一像素分离部150P1相交。
像素分离图案150可以包括第二像素分离部150P2，其跨过第一单位像素区PX1或第二单位像素区PX2与第一像素分离部150P1在第一方向D1(或与第一方向D1相反的方向)上间隔开。类似地，第二像素分离部150P2可以包括跨过第三单位像素区PX3或第四单位像素区PX4与第一像素分离部150P1在第一方向D1(或与第一方向D1相反的方向)上间隔开的部分。例如，第二像素分离部150P2可以围绕像素组PG。
器件分离图案103可以包括分别与第二像素分离部150P2和第三像素分离部150P3相邻的第二部分103P2和第三部分103P3。
第一单位像素区PX1和第二单位像素区PX2可以具有关于第一像素分离部150P1的其镜像对称结构。第四单位像素区PX4和第一单位像素区PX1可以具有关于第三像素分离部150P3的其镜像对称结构。例如，如图5所示，第一单位像素区PX1的第一传输栅极TG1可以相对于第二单位像素区PX2的第二传输栅极TG2具有镜像对称形状。
沿着第一方向D1设置的传输栅极TG可以被布置成使得两个相邻的传输栅极TG构成一对。例如，第一传输栅极TG1和第二传输栅极TG2可以是最近的一对。在这种情况下，第一传输栅极TG1和第二传输栅极TG2之间的距离可以小于第二传输栅极TG2与在图5中以示例的方式示出的第五单位像素区PX5的第五传输栅极TG5之间的距离。
第一传输栅极TG1和第二传输栅极TG2可以在其间提供有凹陷区域RR，该凹陷区域RR从第一基板100的第一表面100a在第三方向D3上凹陷。例如，第一基板100的第一表面100a可以位于第二高度H2，凹陷区域RR的底表面可以位于低于第二高度H2的第一高度H1。在下面的该描述中，凹陷区域RR的高度可以被解释为凹陷区域RR的底表面的高度。凹陷区域RR的底表面可以被定义为第一像素分离部150P1的顶表面和器件分离图案103的第一部分103P1的顶表面。例如，第一像素分离部150P1的顶表面和器件分离图案103的第一部分103P1的顶表面可以均包括在第一高度H1的部分。蚀刻停止层204可以共形地覆盖凹陷区域RR的侧壁和底表面。
如图5所示，凹陷区域RR可以受限制地提供于在第一方向D1上彼此相邻的两个传输栅极TG之间。例如，凹陷区域RR可以受限制地提供在第一传输栅极TG1和第二传输栅极TG2之间。类似地，凹陷区域RR也可以提供在第三单位像素区PX3的第三传输栅极TG3和第四单位像素区PX4的第四传输栅极TG4之间。如上所述，凹陷区域RR可以提供在沿着第一方向D1设置的两个相邻的传输栅极TG之间，但是可以不提供在彼此不相邻的两个传输栅极TG之间。例如，凹陷区域RR也可以提供在第二单位像素区PX2的第二传输栅极TG2和第五单位像素区PX5的第五传输栅极TG5之间。另外，凹陷区域RR可以不提供于在第二方向D2上彼此相邻的传输栅极TG之间。
凹陷区域RR可以既不提供在第二像素分离部150P2上也不提供在第三像素分离部150P3上。例如，第二像素分离部150P2可以具有位于第二高度H2的顶表面，该第二高度H2高于第一高度H1并且基本上与第一基板100的第一表面100a的高度相同。此外，器件分离图案103的第二部分103P2可以具有在第二高度H2的顶表面。
类似地，第三像素分离部150P3可以具有在第三高度H3的顶表面，该第三高度H3高于第一高度H1并且基本上与第一基板100的第一表面100a的高度相同。第三高度H3可以基本上与第二高度H2相同。此外，器件分离图案103的第三部分103P3可以具有在第三高度H3的顶表面。
在第一方向D1上彼此相邻的单位像素PX之间，凹陷区域RR可以受限制地提供于在第一方向D1上彼此相邻的两个传输栅极TG之间，但是可以不提供在其它位置上。例如，凹陷区域RR可以不提供在第一单位像素区PX1的第一浮动扩散区FD1与第二单位像素区PX2的第二浮动扩散区FD2之间的区域或非凹陷区域NR上。类似地，凹陷区域RR可以不提供在第三单位像素区PX3的浮动扩散区FD与第四单位像素区PX4的浮动扩散区FD之间。因此，在第一浮动扩散区FD1和第二浮动扩散区FD2之间的非凹陷区域NR中，第一像素分离部150P1和器件分离图案103的第一部分103P1可以均具有在第二高度H2的顶表面，该第二高度H2高于第一高度H1并且基本上与第一基板100的第一表面100a的高度相同。
如图10所示，传输栅极TG的掩埋部VP可以具有比传输栅极TG的突出部PP的厚度t2大的厚度t1。例如，掩埋部VP的厚度t1可以在从约
Figure BDA0003251854980000141
至约
Figure BDA0003251854980000142
的范围内，突出部PP的厚度t2可以在从约
Figure BDA0003251854980000143
至约
Figure BDA0003251854980000144
的范围内。基于第一基板100的第一表面100a的第二高度H2，凹陷区域RR可以具有对应于器件分离图案103的第三部分103P3的顶表面与第一像素分离部150P1的顶表面之间的距离d1的深度，并且凹陷区域RR的距离d1或深度可以是掩埋部VP的厚度t1的约15％至约35％。例如，凹陷区域RR的深度可以在从约
Figure BDA0003251854980000145
到约
Figure BDA0003251854980000146
的范围内。
如图9所示，浮动扩散区FD可以在第二方向D2上与传输栅极TG相邻。传输栅极TG的掩埋部VP可以具有邻近浮动扩散区FD的第一侧壁TS1，并且第一侧壁TS1和浮动扩散区FD的第二侧壁TS2可以以等于或大于约90度的角度α相交。浮动扩散区FD的第二侧壁TS2可以与器件分离图案103的侧壁相同，该侧壁限定第二侧壁TS2。传输栅极TG的掩埋部VP可以具有侧壁，该侧壁位于与浮动扩散区FD接触的位置处并且与突出部PP的侧壁间隔开间隔距离DS。传输栅极TG的上述形状可以减少传输栅极TG与浮动扩散区FD相遇的位置处的电场集中(electric field concentration)。
图12和图13示出了分别沿着图5的线I-I'和II-II'截取的截面图，显示出根据实施方式的图像传感器。下面将省略重复的描述。
参照图12和图13，像素分离图案150可以提供在第一沟槽TR1中。第一沟槽TR1可以从第一基板100的第二表面100b凹陷。像素分离图案150可以在其底表面具有比在其顶表面的宽度W1大的宽度W2。像素分离图案150的底表面可以基本上与第一基板100的第二表面100b共面。像素分离图案150可以穿透第一基板100的第二表面100b。像素分离图案150的顶表面可以设置在第一基板100中。因此，像素分离图案150可以与第一基板100的第一表面100a垂直地间隔开。替代地，像素分离图案150可以连接到第一基板100的第一表面100a。与参照图6至图8所讨论的不同，像素分离图案150可以不包括第二分离图案153。像素分离图案150可以不包括晶体半导体材料，诸如多晶硅。
图14、图16、图18、图20和图22示出了沿着图5的线I-I'截取的截面图，显示出根据实施方式的制造图像传感器的方法。图15、图17、图19、图21和图23示出了沿着图5的线II-II'截取的截面图，显示出根据实施方式的制造图像传感器的方法。
参照图5、图14和图15，第一基板100可以被制成具有第一表面100a和第二表面100b。第一基板100可以包括第一导电类型(例如，p型)的杂质。例如，第一基板100可以是其中第一导电类型的外延层形成在第一导电类型的体硅基板上的基板。作为另一示例，第一基板100可以是包括第一导电类型的阱的体基板。
可以在第一基板100的第一表面100a上形成像素分离图案150和器件分离图案103。器件分离图案103可以形成在第二沟槽TR2中。像素分离图案150可以形成在第一沟槽TR1中。第一沟槽TR1可以在形成用于形成器件分离图案103的电介质层以覆盖第二沟槽TR2之后形成。结果，像素分离图案150可以形成为具有穿透器件分离图案103的形状。器件分离图案103可以包括硅氧化物或硅氮氧化物。第一沟槽TR1可以具有与第一基板100的第二表面100b间隔开的底表面TR1b。
像素分离图案150可以通过顺序沉积层以形成第一分离图案151、第二分离图案153和盖图案155然后执行平坦化工艺来形成。例如，第一分离图案151可以包括硅氧化物、硅氮化物或硅氮氧化物中的一种或更多种。第二分离图案153可以包括例如多晶硅。第二分离图案153可以通过执行掺杂工艺形成，诸如离子束注入或等离子体掺杂(PLAD)。盖图案155可以包括硅氧化物、硅氮化物和硅氮氧化物中的一种或更多种。
参照图5、图16和图17，可以用杂质对单位像素PX进行掺杂，以在对应的单位像素PX中形成光电转换区110。光电转换区110可以具有不同于第一导电类型(例如，p型)的第二导电类型(例如，n型)。可以执行减薄工艺，其中第一基板100的一部分被去除以减小第一基板100的垂直厚度。减薄工艺可以包括研磨或抛光第一基板100的第二表面100b和/或各向异性地或各向同性地蚀刻第一基板100的第二表面100b。之后，可以执行各向异性或各向同性蚀刻工艺以去除第一基板100的剩余表面缺陷。
当在第一基板100的第二表面100b上执行减薄工艺时，可以暴露第一分离图案151和第二分离图案153的底表面。第一分离图案151和第二分离图案153的底表面可以位于与第一基板100的第二表面100b的水平基本相同的水平。
可以在相应的单位像素PX上形成晶体管。晶体管的形成可以包括形成栅电极，诸如传输栅极TG。传输栅极TG的形成可以包括在第一基板100的第一表面100a上形成凹陷部RS。凹陷部RS的形成可以包括在第一基板100的第一表面100a上形成硬掩模图案HM。硬掩模图案HM可以暴露在该处将形成传输栅极TG的区域，并且还可以暴露在一对相邻传输栅极TG之间的区域。例如，硬掩模图案HM可以包括硅氮化物层或硅氮氧化物层。硬掩模图案HM的形成可以包括形成覆盖第一基板100的第一表面100a的硬掩模层然后使用光致抗蚀剂图案来图案化硬掩模层。如上所述地形成的凹陷部RS可以包括在该处将形成传输栅极TG的第一凹陷部RP1，并且还可以包括在第一凹陷部RP1之间的第二凹陷部RP2。第一凹陷部RP1可以是其中将形成传输栅极TG的区域，并且其具有相对大于第二凹陷部RP2的深度的深度。第二凹陷部RP2可以是器件分离图案103的上部分和第一像素分离部150P1的上部分的凹陷区域，并且可以比第一凹陷部RP1浅。第一凹陷部RP1和第二凹陷部RP2可以在同一蚀刻工艺中被同时形成。在第一凹陷部RP1和第二凹陷部PR2之间的深度差异可以归因于蚀刻目标材料之间的蚀刻速率差异。例如，第一凹陷部RP1可以通过蚀刻构成第一基板100的硅层来形成，第二凹陷部RP2可以通过蚀刻由基于硅的电介质材料形成的第一分离图案151、盖图案155和器件分离图案103来形成，并且本蚀刻工艺可以使用其中硅层以相对高的蚀刻速率被蚀刻的配方来执行。用于形成凹陷部RS的蚀刻工艺可以包括多个蚀刻工艺。例如，在形成硬掩模图案HM之后，可以顺序执行干法蚀刻工艺和湿法蚀刻工艺。器件分离图案103的第一部分103P1、第一分离图案151和盖图案155可以具有构成第二凹陷部RP2的底表面并且基本上彼此共面的其顶表面。
参照图5、图18和图19，在去除硬掩模图案HM之后，可以顺序地形成初步栅极电介质层171和初步栅极层172，以顺序地填充凹陷部RS。初步栅极电介质层171可以沿着第一基板100的第一表面100a并沿着凹陷部RS的侧壁和底表面基本共形地形成，该第一表面100a由于硬掩模图案HM的去除而暴露。初步栅极电介质层171可以是硅氧化物层或其介电常数大于硅氧化物层的介电常数的高k电介质层。初步栅极层172可以形成在初步栅极电介质层171上，以完全填充凹陷部RS。例如，初步栅极层172可以由半导体材料形成，诸如多晶硅。初步栅极层172的形成可以包括多个沉积和掺杂工艺。例如，可以在形成第一多晶硅层之后执行第一杂质注入工艺，然后可以在形成第二多晶硅层之后执行第二杂质注入工艺。在这种情况下，可以在第一多晶硅层和第二多晶硅层之间形成天然氧化物层，但是实施方式不限于此。
参照图5、图20和图21，初步栅极层172可以经历图案化工艺以形成包括传输栅极TG的栅电极。可以从第二凹陷部RP2去除初步栅极层172，并且可以形成凹陷区域RR以暴露初步栅极电介质层171。传输栅极TG可以形成为包括填充第一凹陷部RP1的掩埋部VP和从第一基板100的第一表面100a向上突出的突出部PP。掩埋部VP可以在其上部包括通过图案化工艺形成的台阶结构ST。
参照图5、图22和图23，可以在传输栅极TG的突出部PP的侧壁上形成栅极间隔物GS。栅极间隔物GS可以通过沉积间隔物电介质层并执行各向异性蚀刻工艺来形成。在各向异性蚀刻工艺期间，初步栅极电介质层171也可以被图案化以形成栅极电介质层GI。例如，栅极间隔物GS可以包括硅氧化物层、硅氮化物层和硅氮氧化物层中的一个或更多个。
在其中形成栅电极的所得结构可以经历杂质注入工艺以形成第一有源图案ACT1和第二有源图案ACT2，每个有源图案都包括浮动扩散区FD。因此，最终可以形成传输晶体管TX和逻辑晶体管。
可以形成蚀刻停止层204以覆盖凹陷区域RR和第一基板100的第一表面100a。蚀刻停止层204可以由硅氮化物层、硅氮氧化物层和硅碳氮化物层中的一个或更多个形成。在凹陷区域RR中，蚀刻停止层204可以接触第一像素分离部150P1的顶表面和器件分离图案103的顶表面，但是替代地，栅极电介质层GI可以保留在蚀刻停止层204和第一像素分离部150P1之间以及在蚀刻停止层204和器件分离图案103之间。此后，可以形成第一电介质层221以覆盖蚀刻停止层204。
返回参照图5和图6至图8，可以形成穿透第一电介质层221并与传输栅极TG或浮动扩散区FD连接的下通路205。此后，可以在第一电介质层221上顺序地形成第二电介质层222和223。可以在第二电介质层222和223中形成布线212和213以及通路215，因此最终可以形成第一布线层21。
可以在第一基板100的第二表面100b上顺序地形成抗反射层132、第一下电介质层134和第二下电介质层136。可以在相应的单位像素PX上形成滤色器303。可以在相应的滤色器303上形成微透镜307，因此最终可以形成光学透射层30。
随着图像传感器集成度的增加，可以使用分离的布局来形成用于形成彼此相邻的传输栅极TG的第一凹陷部分RP1，结果，在多个相邻的传输栅极TG之间可能没有分离，或者可能出现由传输栅极TG在其与浮动扩散区FD接触的侧壁处具有过度圆化的形状所引起的电场集中。根据实施方式，连接的布局可以用于形成第一凹陷部RP1，该第一凹陷部RP1用于形成彼此相邻的传输栅极TG。因此，第二凹陷部RP2可以提供与第一凹陷部RP1连接的形状，在第一凹陷部RP1处设置多个相邻的传输栅极TG。因此，可以获得用于形成传输栅极TG的图案化裕度，并且可以降低在传输栅极TG连接到浮动扩散区FD的位置处的电场集中。
图24示出了显示图3的部分Q的放大平面图。为了描述的简洁，将省略对重复组件的解释。
参照图24，根据实施方式的图像传感器可以被配置为使得第一基板100可以包括像素组PG，每个像素组PG包括多个单位像素PX。单个像素组PG可以包括第一单位像素区PX1、第二单位像素区PX2、第三单位像素区PX3和第四单位像素区PX4。像素分离图案150可以将第一单位像素区PX1、第二单位像素区PX2、第三单位像素区PX3和第四单位像素区PX4彼此区分。像素分离图案150可以延伸到第一基板100的单位像素PX之间的间隙中。
像素分离图案150可以具有网格或格子结构。当在平面图中观察时，像素分离图案150可以完全围绕每个单位像素PX。第一基板100可以在其中提供有限定第一有源图案ACT1和第二有源图案ACT2的器件分离图案103。
像素分离图案150可以包括第一像素分离部150P1、第二像素分离部150P2和第三像素分离部150P3。第一像素分离部150P1可以设置在第一单位像素区PX1和第二单位像素区PX2之间以及在第三单位像素区PX3和第四单位像素区PX4之间，同时在第二方向D2上延伸。第三像素分离部150P3可以设置在第一单位像素区PX1和第四单位像素区PX4之间以及在第二单位像素区PX2和第三单位像素区PX3之间，同时在第一方向D1上延伸。第二像素分离部150P2可以围绕像素组PG。
第一单位像素区PX1、第二单位像素区PX2、第三单位像素区PX3和第四单位像素区PX4可以分别包括第一传输栅极TG1、第二传输栅极TG2、第三传输栅极TG3和第四传输栅极TG4。第一传输栅极TG1和第四传输栅极TG4之间的距离可以基本上与第一传输栅极TG1和第二传输栅极TG2之间的距离相同。例如，当如参照图16和图17所讨论的那样形成凹陷部RS时，第一至第四传输栅极TG1至TG4可以形成在通过第二凹陷部RP2彼此连接的第一凹陷部RP1中。在这种情况下，第一至第四传输栅极TG1至TG4可以基于连接的布局形成，其中用于形成传输栅极的第一凹陷部RP1彼此连接。
凹陷区域RR可以提供在第一像素分离部150P1和第三像素分离部150P3中。第二像素分离部150P2可以是非凹陷区域NR。例如，如图24所示，凹陷区域RR可以在第一至第四传输栅极TG1至TG4之间的位置处具有十字形。第一像素分离部150P1可以在第一单位像素区PX1的第一浮动扩散区FD1和第二单位像素区PX2的第二浮动扩散区FD2之间的位置处具有非凹陷区域NR。同样地，第一像素分离部150P1可以在第三单位像素区PX3的第三浮动扩散区FD3和第四单位像素区PX4的第四浮动扩散区FD4之间的位置处具有非凹陷区域NR。
对于根据实施方式的图像传感器，用于形成相邻的传输栅极的第一凹陷部可以基于连接的布局形成，以获得用于形成传输栅极的图案化裕度并降低传输栅极和浮动扩散区之间的电场集中。
虽然已经参照附图讨论了实施方式，但是将理解，在不脱离本发明构思的精神和范围的情况下，可以在形式和细节上进行各种改变。因此，将理解，上述实施方式在各方面都只是示意性的而不是限制性的。
本申请基于2020年9月28日在韩国知识产权局提交的第10-2020-0125668号韩国专利申请并要求其优先权，该韩国专利申请的公开内容通过引用整体结合于此。

Claims (20)

1.一种图像传感器，包括：
基板；以及
像素分离图案，设置在所述基板中并插置在多个单位像素之间，
其中所述多个单位像素包括第一单位像素区和在第一方向上邻近所述第一单位像素区的第二单位像素区，
其中所述第一单位像素区和所述第二单位像素区分别包括第一传输栅极和第二传输栅极，
其中所述像素分离图案包括
第一像素分离部，插置在所述第一单位像素区和所述第二单位像素区之间；以及
第二像素分离部，在所述第一方向上与所述第一像素分离部间隔开，其中所述第二传输栅极插置在所述第一像素分离部和所述第二像素分离部之间，以及
其中所述第一像素分离部的顶表面低于所述第二像素分离部的顶表面。
2.根据权利要求1所述的图像传感器，其中所述多个单位像素进一步包括在与所述第一方向正交的第二方向上邻近所述第一单位像素区的第三单位像素区，
其中所述像素分离图案进一步包括插置在所述第一单位像素区和所述第三单位像素区之间的第三像素分离部，以及
其中所述第一像素分离部的所述顶表面低于所述第三像素分离部的顶表面。
3.根据权利要求2所述的图像传感器，其中所述多个单位像素进一步包括在所述第一方向上与所述第一单位像素区间隔开的第四单位像素区，
其中所述第二单位像素区插置在所述第一单位像素区和所述第四单位像素区之间，
其中所述第四单位像素区包括在所述第一方向上与所述第二传输栅极间隔开的第四传输栅极，
其中所述第二像素分离部插置在所述第二传输栅极和所述第四传输栅极之间，以及
其中所述第一传输栅极和所述第二传输栅极之间的距离小于所述第二传输栅极和所述第四传输栅极之间的距离。
4.根据权利要求1所述的图像传感器，其中所述第一传输栅极包括：
设置在所述基板中的掩埋部；以及
从所述基板的顶表面突出的突出部，以及
其中在所述基板的所述顶表面和所述第一像素分离部的所述顶表面之间的距离在所述掩埋部的厚度的15％至35％的范围内。
5.根据权利要求4所述的图像传感器，其中在所述第二像素分离部的所述顶表面和所述第一像素分离部的所述顶表面之间的距离在
Figure FDA0003251854970000021
至
Figure FDA0003251854970000022
的范围内，
其中所述掩埋部的所述厚度在
Figure FDA0003251854970000023
至
Figure FDA0003251854970000024
的范围内，以及
其中所述突出部的厚度在
Figure FDA0003251854970000025
至
Figure FDA0003251854970000026
的范围内。
6.根据权利要求1所述的图像传感器，其中所述第一单位像素区和所述第二单位像素区分别包括邻近所述基板的顶表面的第一浮动扩散区和第二浮动扩散区，
其中所述第一像素分离部包括：
插置在所述第一传输栅极和所述第二传输栅极之间的第一顶表面；以及
插置在所述第一浮动扩散区和所述第二浮动扩散区之间的第二顶表面，以及
其中所述第一顶表面低于所述第二顶表面。
7.根据权利要求1所述的图像传感器，其中所述第一单位像素区包括邻近所述基板的顶表面的第一浮动扩散区，
其中所述第一浮动扩散区在与所述第一方向正交的第二方向上邻近所述第一传输栅极，以及
其中所述第一传输栅极的侧壁以大于或等于90度的角度与所述第一浮动扩散区的侧壁相交，以及
其中所述第一传输栅极的所述侧壁邻近所述第一浮动扩散区。
8.根据权利要求1所述的图像传感器，进一步包括设置在所述基板中并插置在所述基板的多个有源区之间的器件分离层，
其中插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的顶表面低于所述基板的顶表面。
9.根据权利要求8所述的图像传感器，其中所述第一单位像素区和所述第二单位像素区分别包括邻近所述基板的所述顶表面的第一浮动扩散区和第二浮动扩散区，以及
其中插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的所述顶表面低于插置在所述第一浮动扩散区和所述第二浮动扩散区之间的所述器件分离层的顶表面。
10.根据权利要求9所述的图像传感器，其中插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的所述顶表面在与所述第一像素分离部的所述顶表面基本相同的水平。
11.一种图像传感器，包括：
包括多个有源区的基板；
器件分离层，设置在所述基板中并插置在所述多个有源区之间；以及
像素分离图案，设置在所述基板中并插置在多个单位像素之间，
其中所述多个单位像素包括第一单位像素区和在第一方向上与所述第一单位像素区间隔开的第二单位像素区，
其中所述第一单位像素区包括第一浮动扩散区和第一传输栅极，
其中所述第二单位像素区包括第二浮动扩散区和第二传输栅极，以及
其中插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的顶表面低于插置在所述第一浮动扩散区和所述第二浮动扩散区之间的所述器件分离层的顶表面。
12.根据权利要求11所述的图像传感器，其中所述多个单位像素进一步包括在与所述第一方向正交的第二方向上邻近所述第一单位像素区的第三单位像素区，
其中所述第三单位像素区包括第三传输栅极，以及
其中插置在所述第三传输栅极和所述第一传输栅极之间的所述器件分离层的顶表面高于插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的所述顶表面，并且在与插置在所述第一浮动扩散区和所述第二浮动扩散区之间的所述器件分离层的所述顶表面基本相同的水平。
13.根据权利要求12所述的图像传感器，其中所述多个单位像素进一步包括在所述第一方向上与所述第一单位像素区间隔开的第四单位像素区，
其中所述第二单位像素区插置在所述第一单位像素区和所述第四单位像素区之间，
其中所述第四单位像素区包括在所述第一方向上与所述第二传输栅极间隔开的第四传输栅极，以及
其中插置在所述第四传输栅极和所述第二传输栅极之间的所述器件分离层的顶表面高于插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的所述顶表面，并且在与插置在所述第一浮动扩散区和所述第二浮动扩散区之间的所述器件分离层的所述顶表面基本相同的水平。
14.根据权利要求13所述的图像传感器，其中所述第一传输栅极和所述第二传输栅极之间的距离小于所述第二传输栅极和所述第四传输栅极之间的距离。
15.根据权利要求11所述的图像传感器，其中所述第一传输栅极包括：
设置在所述基板中的掩埋部；以及
从所述基板的顶表面突出的突出部，以及
其中在所述基板的所述顶表面与插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的所述顶表面之间的距离在所述掩埋部的厚度的15％至35％的范围内。
16.根据权利要求15所述的图像传感器，其中在所述基板的所述顶表面与插置在所述第一传输栅极和所述第二传输栅极之间的所述器件分离层的所述顶表面之间的所述距离在
Figure FDA0003251854970000041
至
Figure FDA0003251854970000042
的范围内，
其中所述掩埋部的所述厚度在
Figure FDA0003251854970000043
至
Figure FDA0003251854970000044
的范围内，以及
其中所述突出部的厚度在
Figure FDA0003251854970000045
至
Figure FDA0003251854970000046
的范围内。
17.根据权利要求11所述的图像传感器，其中所述像素分离图案包括插置在所述第一单位像素区和所述第二单位像素区之间的第一像素分离图案，以及
其中所述第一传输栅极和所述第二传输栅极关于所述第一像素分离图案镜像对称。
18.一种图像传感器，包括：
基板，包括第一表面和第二表面；
像素分离图案，设置在所述基板中并插置在多个单位像素之间；
抗反射层，设置在所述基板的所述第二表面上；
多个滤色器和多个微透镜，设置在所述抗反射层上；以及
布线层，设置在所述基板的所述第一表面上，
其中所述多个单位像素包括第一单位像素区和在第一方向上邻近所述第一单位像素区的第二单位像素区，
其中所述第一单位像素区和所述第二单位像素区分别包括第一传输栅极和第二传输栅极，
其中所述像素分离图案包括：
第一像素分离部，插置在所述第一单位像素区和所述第二单位像素区之间；以及
第二像素分离部，在所述第一方向上与所述第一像素分离部间隔开，
其中所述第二传输栅极插置在所述第一像素分离部和所述第二像素分离部之间，以及
其中所述第一像素分离部的顶表面低于所述第二像素分离部的顶表面。
19.根据权利要求18所述的图像传感器，其中所述多个单位像素进一步包括在与所述第一方向正交的第二方向上邻近所述第一单位像素区的第三单位像素区，
其中所述像素分离图案进一步包括插置在所述第一单位像素区和所述第三单位像素区之间的第三像素分离部，以及
其中所述第一像素分离部的所述顶表面低于所述第三像素分离部的顶表面。
20.根据权利要求19所述的图像传感器，其中所述多个单位像素进一步包括在所述第一方向上与所述第一单位像素区间隔开的第四单位像素区，
其中所述第二单位像素区插置在所述第一单位像素区和所述第四单位像素区之间，
其中所述第四单位像素区包括在所述第一方向上与所述第二传输栅极间隔开的第四传输栅极，
其中所述第二像素分离部插置在所述第二传输栅极和所述第四传输栅极之间，以及
其中所述第一传输栅极和所述第二传输栅极之间的距离小于所述第二传输栅极和所述第四传输栅极之间的距离。
CN202111048456.1A 2020-09-28 2021-09-08 图像传感器 Pending CN114335037A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0125668 2020-09-28
KR1020200125668A KR20220043943A (ko) 2020-09-28 2020-09-28 이미지 센서

Publications (1)

Publication Number Publication Date
CN114335037A true CN114335037A (zh) 2022-04-12

Family

ID=80821487

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111048456.1A Pending CN114335037A (zh) 2020-09-28 2021-09-08 图像传感器

Country Status (4)

Country Link
US (1) US11881496B2 (zh)
JP (1) JP2022055356A (zh)
KR (1) KR20220043943A (zh)
CN (1) CN114335037A (zh)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6476445B1 (en) * 1999-04-30 2002-11-05 International Business Machines Corporation Method and structures for dual depth oxygen layers in silicon-on-insulator processes
JP2009038263A (ja) 2007-08-02 2009-02-19 Sharp Corp 固体撮像素子および電子情報機器
JP5292787B2 (ja) 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
JP4746639B2 (ja) * 2008-02-22 2011-08-10 株式会社東芝 半導体デバイス
US8674469B2 (en) * 2009-04-23 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Isolation structure for backside illuminated image sensor
JP5537172B2 (ja) 2010-01-28 2014-07-02 ソニー株式会社 固体撮像装置及び電子機器
JP2011199037A (ja) * 2010-03-19 2011-10-06 Toshiba Corp 固体撮像装置、及びその製造方法
JP6003291B2 (ja) 2011-08-22 2016-10-05 ソニー株式会社 固体撮像装置及び電子機器
KR102087233B1 (ko) 2013-01-17 2020-03-10 삼성전자주식회사 수직 구조 전송 게이트 전극을 갖는 시모스 이미지 센서 및 제조방법
JP7005886B2 (ja) 2016-03-31 2022-01-24 ソニーグループ株式会社 固体撮像素子、および電子機器
US10504952B2 (en) * 2017-08-30 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Increased optical path for long wavelength light by grating structure
US10797091B2 (en) 2018-05-31 2020-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor imaging device having improved dark current performance

Also Published As

Publication number Publication date
US11881496B2 (en) 2024-01-23
KR20220043943A (ko) 2022-04-06
US20220102398A1 (en) 2022-03-31
JP2022055356A (ja) 2022-04-07

Similar Documents

Publication Publication Date Title
KR102589016B1 (ko) 반도체 소자
US20240079435A1 (en) Image sensor
CN113013184A (zh) 图像传感器及其制造方法
CN111415952B (zh) 图像传感器
US20220262829A1 (en) Semiconductor device
US20220068982A1 (en) Image sensor
US20230083953A1 (en) Image sensor
EP4125130A1 (en) Image sensor
US20230040060A1 (en) Image sensor
US20230017156A1 (en) Image sensor
KR20230056409A (ko) 이미지 센서
KR20060077117A (ko) 집적도가 향상된 씨모스 이미지센서 및 그 제조 방법
US11881496B2 (en) Image sensor
US20230170370A1 (en) Image sensor
US20230282667A1 (en) Image sensor
US20230352509A1 (en) Image sensor
US20220216250A1 (en) Image sensor with pixel separation structure
US20230170376A1 (en) Image sensor and method of fabricating the same
US20230361142A1 (en) Image sensor
US20220336514A1 (en) Image sensor
US20230044820A1 (en) Image sensor
US20220115422A1 (en) Image sensor and method of fabricating the same
KR20220034973A (ko) 이미지 센서
KR20230041427A (ko) 이미지 센서
CN116705809A (zh) 图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination