CN114333961A - 存储器阵列的测试方法、装置、设备及存储介质 - Google Patents

Abstract

本公开提供一种存储器阵列的测试方法、装置、设备及存储介质，所述测试方法包括：将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取数据；根据读取的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。本公开对存入少于预充电量的电荷后的存储器阵列执行预设读写操作，使得存储器阵列中存储单元的电容电压不断变化，提高电容上极板漏电失效情况的暴露几率。

Description

存储器阵列的测试方法、装置、设备及存储介质

技术领域

本公开涉及半导体技术领域，尤其涉及一种存储器阵列的测试方法、装置、设备及存储介质。

背景技术

动态随机存取存储器(Dynamic Random Access Memory，DRAM)的存储单元电容的极板若存在漏电失效的情况，会导致DRAM存储数据丢失，使得DRAM可靠性降低。目前的相关技术难以检测到存储单元的电容极板边缘漏电失效情况。

发明内容

以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本公开提供一种存储器阵列的测试方法、装置、设备及存储介质。

根据本公开实施例的第一方面，提供一种存储器阵列的测试方法，所述测试方法包括：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；

将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

根据本公开的一些实施例，将所述待测存储器阵列中存储单元存入少于预充电量的电荷，包括：将所述待测存储器阵列中存储单元置零。

根据本公开的一些实施例，所述预设读写操作包括：将所述预设数据拓扑中数据按照所述第二预设方式写入所述待测存储器阵列、读取写入后的数据。

根据本公开的一些实施例，所述测试方法还包括：

以所述待测存储器阵列的存储单元为单位，确定按照所述第二预设方式写入所述待测存储器阵列的数据和读取的写入后的数据是否一致；

若一致，则所述待测试存储器阵列正常；

若不一致，则该不一致的数据对应的所述待测存储器阵列中存储单元异常。

根据本公开的一些实施例，所述测试方法还包括：

以所述待测存储器阵列的存储单元为单位，确定读取的存入少于预充电量的电荷后的数据是否为零；

若为零，则所述待测存储器阵列正常；

若为非零，则所述待测存储器阵列中出现非零数据的存储单元异常。

根据本公开的一些实施例，所述第二预设方式包括存储器阵列中字线方向读写方式。

根据本公开的一些实施例，所述基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作，包括：

基于预设数据拓扑，依次将所述预设数据拓扑中数据按照所述存储器阵列中字线方向读写方式向所述待测存储器阵列执行预设读写操作，直至所述预设数据拓扑中数据完成所述预设读写操作。

根据本公开的一些实施例，所述基于预设数据拓扑，依次将所述预设数据拓扑中数据按照所述存储器阵列中字线方向读写方式向所述待测存储器阵列执行预设读写操作，直至所述预设数据拓扑中数据完成所述预设读写操作，包括：

将所述预设数据拓扑中第一组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第一预设循环周期的预设读写操作；

将所述预设数据拓扑中第二组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第二预设循环周期的预设读写操作；

以此类推，将所述预设数据拓扑中第N组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第N预设循环周期的预设读写操作。

根据本公开的一些实施例，所述第一预设方式包括存储器阵列中字线方向读写方式。

本公开的第二方面提供一种存储器阵列的测试装置，所述测试装置包括：

调压模块，被配置为，将待测存储器阵列的存储单元的电容其中一个极板电压调整至高电压；

设置模块，被配置为，按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

第一执行模块，被配置为，基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向待测存储器阵列执行预设读写操作；

第二执行模块，被配置为，将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

确定模块，被配置为，根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

根据本公开的一些实施例，将所述待测存储器阵列中存储单元存入少于预充电量的电荷，包括：将所述待测存储器中存储单元置零。

根据本公开的一些实施例，所述第一执行模块被配置为，

将所述预设数据拓扑中数据按照第二预设方式写入所述待测存储器阵列，读取写入后的数据。

根据本公开的一些实施例，所述确定模块还被配置为，

以所述待测存储器阵列的存储单元为单元，确定按照所述第二预设方式写入所述待测存储器阵列的数据和读取的写入后的数据是否一致；

若一致，则所述待测试存储器阵列正常；

若不一致，则该不一致的数据对应的所述待测存储器阵列中存储单元异常。

根据本公开的一些实施例，所述确定模块被配置为，

以所述待测存储器阵列的存储单元为单位，确定读取的存入少于预充电量的电荷后的数据是否为零；

若为零，则所述待测存储器阵列正常；

若为非零，则所述待测存储器阵列中出现非零数据的存储单元异常。

根据本公开的一些实施例，所述第一执行模块被配置为，基于所述预设数据拓扑，依次将所述预设数据拓扑中数据按照所述存储器阵列中字线方向读写方式向所述待测存储器阵列执行预设读写操作，直至所述预设数据拓扑中数据完成所述预设读写操作。

根据本公开的一些实施例，所述第一执行模块被配置为，

将所述预设数据拓扑中第一组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第一预设循环周期的所述预设读写操作；

将所述预设数据拓扑中第二组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第二预设循环周期的所述预设读写操作；

以此类推，

将所述预设数据拓扑中第N组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第N预设循环周期的所述预设读写操作。

本公开的第三方面提供一种存储器阵列的测试设备，所述测试设备包括：

处理器；

用于存储处理器可执行指令的存储器；

其中，所述处理器被配置为执行：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；

将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

根据本公开实施例的第四方面，提供一种非临时性计算机可读存储介质，当所述存储介质中的指令由存储器阵列的测试设备的处理器执行时，使得所述测试设备能够执行：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；

将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

本公开实施例所提供的存储器阵列的测试方法、装置、设备及存储介质中，在将电容极板电压调高后，对存入少于预充电量的电荷后的存储器阵列执行预设读写操作，使得存储器阵列中存储单元的电容电压不断变化，提高电容极板漏电失效情况的暴露几率，容易检测到存储器阵列中潜在的电容极板漏电失效情况。

在阅读并理解了附图和详细描述后，可以明白其他方面。

附图说明

并入到说明书中并且构成说明书的一部分的附图示出了本公开的实施例，并且与描述一起用于解释本公开实施例的原理。在这些附图中，类似的附图标记用于表示类似的要素。下面描述中的附图是本公开的一些实施例，而不是全部实施例。对于本领域技术人员来讲，在不付出创造性劳动的前提下，可以根据这些附图获得其他的附图。

图1是根据一示例性实施例示出的一种存储器阵列的测试方法的流程图。

图2是根据一示例性实施例示出的一种预设数据拓扑的示意图。

图3是根据一示例性实施例示出的执行预设读写操作的流程图。

图4是根据一示例性实施例示出的确定待测存储器阵列是否正常的流程图。

图5是根据一示例性实施例示出的确定待测存储器阵列是否正常的流程图。

图6是根据一示例性实施例示出的执行预设读写操作的流程图。

图7是根据一示例性实施例示出的执行预设读写操作的流程图。

图8是根据一示例性实施例示出的存储器阵列的测试方法的流程图。

图9是根据一示例性实施例示出的一种存储器阵列的测试装置的框图。

图10是根据一示例性实施例示出的一种存储器阵列的测试设备的框图。(终端的一般结构)

具体实施方式

为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。需要说明的是，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。

在相关技术中，对于存储器阵列中存储单元的电容漏电检测方法是，将电容上极板电压调高后，对存储单元置零，并静置等待一段时间，然后执行读取操作，根据读取内容与置零数据是否一致，确认是否存在电容上极板漏电失效的情况。这种置零后静置一段时间的静态停顿方式，无法有效检测到电容上极板的边缘漏电以及潜在的电容上极板漏电失效情况。

本公开提供了一种存储器阵列的测试方法，将存储器阵列中存储单元的电容上极板电压调高后，对置零后的存储器阵列反复执行预设读写操作，然后再次置零，并将读取的置零后的数据与初始置零数据进行对比，以确定存储器阵列中存储单元是否正常。在初始置零后的执行预设读写操作过程中，通过动态读写操作，使得存储单元的电容电压不断变化，从而提高电容上极板漏电的暴露几率，可以有效检测潜在的电容上极板漏电失效情况，进而确保合格存储器阵列的性能和使用寿命。

图1是根据本公开一示例性实施例示出的存储器阵列的测试方法流程图，参照图1所示，该测试方法包括以下步骤：

步骤S100，将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压，例如，将待测存储器阵列中存储单元的电容上极板电压调整至高电压；

在正常读写操作时，存储器阵列中存储单元的电容上极板与下极板之间的电压差为0.5V，本公开中通过将待测存储器阵列中存储单元的电容上极板电压调整至高电压，使得电容上极板与下极板之间的电压差为1.0V，达到增加电压差的目的。增加存储单元的电容上极板与下极板之间的电压差，利于在后续读写过程中对该电压差的变化情况进行监测，以提升存储单元的电容上极板的潜在漏电失效情况的暴露几率，进而可以确认各存储单元是否存在漏电。

步骤S200，按照第一预设方式将待测存储器阵列中存储单元存入少于预充电量的电荷；

按照第一预设方式将待测存储器阵列中存储单元存入少于预充电量的电荷，作为初始写入数据，与后续执行操作后的读取数据作对比，用作确认待测存储器阵列中存储单元是否有异常的基础。

步骤S300，基于预设数据拓扑，将预设数据拓扑中数据按照第二预设方式向待测存储器阵列执行预设读写操作；

基于预设数据拓扑，向待测存储器阵列执行预设读写操作，动态的读写操作使得待测存储器阵列中存储单元的电容电压不断变化，从而提升电容极板漏电失效情况的暴露几率。

示例性地，预设数据拓扑可以为图2所示的检测阵列。在一个示例性实施例中，按照第二预设方式，将该检测阵列中的第一检测数据、第二检测数据、第三检测数据和第四检测数据的数据依次向待测存储器阵列执行预设读写操作，在动态读写过程中，提升电容极板漏电暴露的几率。

步骤S400，将待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

若存储器阵列中存储单元的电容极板有潜在的漏电失效情况，在步骤S300的预设读写操作实施完毕后，潜在漏电失效的电容极板会被暴露；此时再实施步骤S400，对待测存储器阵列存入少于预充电量的电荷，则存入数据会出现丢失或写入错误的情况，再读取的此次存入少于预充电量的电荷后的数据会出现与写入数据不一致的情况，此时读取的数据可用以确认是否有电容极板漏电失效的存储单元存在，即确认该待测存储器阵列是否正常。

步骤S500，根据读取的存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定待测存储器阵列是否正常。

将读取的存入少于预充电量的电荷后的数据与第一预设方式写入的初始数据对比，若一致，则该待测存储器阵列正常，若不一致，则该不一致数据对应的存储单元异常，即该存储单元的电容极板有漏电失效的情况。

本公开提供的存储器阵列的测试方法，通过调高存储单元的电容其中一个极板电压，提高电容上极板与下极板之间的电压差；向存储器阵列中存储单元存入少于预充电量的电荷，再通过执行预设读写操作，使得存储单元的电容电压在动态读写中不断变化，提升电容极板漏电失效的暴露几率；然后再次向存储器阵列中存入少于预充电量的电荷并读取，将此时读取的数据与执行预设读写操作之前写入的数据对比是否一致，可有效测试出存储器阵列中潜在漏电失效风险的电容极板，提升测试准确率。

在一些实施例中，在步骤S200和步骤S400中，将待测存储器阵列中存储单元存入少于预充电量的电荷，包括：将待测存储器阵列中存储单元置零。

示例性地，在步骤S200中，按照第一预设方式将待测存储器阵列中存储单元全部写入“0”，作为初始写入数据，与后续执行操作后的读取数据作对比，用作确认待测存储器阵列中存储单元是否有异常的基础。

在执行步骤S300的预设读写操作之后，潜在漏电失效的电容极板会被暴露；此时再实施步骤S400，再次对待测存储器阵列置零，则置零数据会出现丢失或写入错误的情况，再读取的置零后的数据可用以确认是否有电容极板漏电失效的存储单元存在，即确认该待测存储器阵列是否正常。

图3是根据一示例性实施例示出的执行预设读写操作的流程图，参照图3所示，本公开的一些实施例，在步骤S300中执行的预设读写操作包括：

步骤S310，将预设数据拓扑中数据按照第二预设方式写入待测存储器阵列，读取写入后的数据。

其中，步骤S310可以只执行一次，也可以重复执行多次。例如，两次或三次甚至更多次。

基于同一预设数据拓扑中数据，执行写入和读取操作，可以增加动态读写操作的次数，进而提升电容极板潜在的漏电失效情况的暴露几率。

在本实施例中，每次读取数据后，可将读取的数据与读取前写入的数据进行比对，判断读取的写入数据与欲写入的数据是否一致，以初步确认待测存储器阵列中各存储单元实际写入和读取的数据是否准确，进而确认是否有电容极板存在漏电失效的情况。示例性地，在步骤S310之后，可以将读取的写入后的数据与写入数据对比，图4示出了一示例性实施例中根据写入数据确定待测存储器阵列是否正常的流程图。

在一些实施例中，参照图4所示，本公开的存储器阵列的测试方法还包括：

步骤S311，以待测存储器阵列的存储单元为单位，确定按照第二预设方式写入待测存储器阵列的数据和读取的写入后的数据是否一致；

步骤S312，若一致，则待测试存储器阵列正常；

步骤S313，若不一致，则该不一致的数据对应的待测存储器阵列中存储单元异常。

本公开的测试方法，在对读取的数据与写入的数据对比的过程中，是以待测存储器阵列的存储单元为单元进行对比，从而可以精准确定是否每个存储单元均正常，可以精准确定出现异常的存储单元的位置，即精准确定出现漏电失效情况的电容极板的位置。

若读取的写入后的数据与读取之前写入待测存储器阵列的数据一致，即读取的写入后的数据和与之一一对应的写入各存储单元中的数据一致，则说明在步骤S310中执行写入和读取操作过程中未发生错误，可以确定待测试存储器阵列的各存储单元均正常，即待测试存储器阵列正常。反之，若读取的写入后的数据与写入的数据不一致，则说明出现不一致数据所对应的存储单元在写入和读取的过程中出现错误，可以初步确定该不一致的数据对应的待测存储器阵列中存储单元异常，即该不一致数据所对应的存储单元的电容极板有漏电失效的情况发生。

在动态读写过程中，对读取的写入后数据和写入的数据进行对比，可以及时发现电容极板漏电的存储单元，提高测试效率。

本公开的测试方法，在动态读写过程之后，再次对待测试存储器阵列中存储单元写入零并读取，对读取后的数据与初始置零数据进行对比，即确定对读取后的数据是否为零，据此可精准确定待测存储器阵列中所有出现漏电失效情况的电容极板所对应的存储单元。

图5是根据一示例性实施例示出的根据读取的存入少于预充电量后的数据确定待测存储器阵列是否正常的流程图。参照图5所示，在一些实施例中，本公开的测试方法还包括：

步骤S501，以待测存储器阵列的存储单元为单位，确定读取的存入少于预充电量的电荷后的数据是否为零；

步骤S502，若读取的数据为零，则待测存储器阵列正常；

步骤S503，若读取的数据为非零，则待测存储器阵列中出现非零数据的存储单元异常。

在经过动态执行预设读写操作之后，再次对待测存储器阵列存入少于预充电量的电荷并读取，通过确定读取后的数据是否为零，确定待测存储器阵列是否正常，根据出现非零数据所对应的存储单元，精准确定待测存储器阵列中出现异常的存储单元，从而精准定位出现漏电失效情况的电容极板的位置。

以将待测存储器阵列中存储单元置零，即向待测存储器阵列中各存储单元均写入0，作为对待测存储器阵列存入少于预充电量的电荷的方式为例。在向待测存储器阵列中存储单元置零后，以待测存储器阵列的存储单元为单位，读取置零后的数据，并确定读取的数据是否为零，以确定待测存储器阵列是否正常。

若读取的置零后的数据为零，可确定在前述动态执行预设读写操作、以及在置零和读取操作过程中，均未发生错误，即该待测存储器阵列中存储单元的电容极板不存在漏电失效的情况，进而可确定该待测存储器阵列正常。反之，若读取的置零后的数据为非零，则出现非零数据的位置在读写操作过程中出现错误，从而判断该非零数据所对应的存储单元异常，即该非零数据对应的存储单元的电容极板出现漏电失效的情况。

在此过程中，出现的非零数据可能为一位，也可能为多位。例如，在动态执行预设读取操作之后，向待测存储器阵列中写入“00000000”，然后读取，若读取的数据为“010000010”，则该数据中的两个“1”对应的存储单元均异常。

在本公开的一些实施例中，步骤S300中执行预设读写操作的第二预设方式包括存储器阵列中字线方向读写方式。例如，按照第二预设方式向待测存储器阵列中写入图2所示的第一检测数据“10001000”，即沿存储器阵列的字线方向，依次向存储器阵列中存储单元写入“1”“0”“0”“0”“1”“0”“0”“0”；写入后的读取操作方向和顺序与写入操作的方向和顺序均一致。

采用存储器阵列中字线方向读写方式，读取和写入操作的效率高，可以减少测试时间，节省测试资源，提高测试效率。

在一些实施例中，步骤S300，基于预设数据拓扑，将预设数据拓扑中数据按照第二预设方式向待测存储器阵列执行预设读写操作，包括：

基于预设数据拓扑，依次将预设数据拓扑中数据按照存储器阵列中字线方向读写方式向待测存储器阵列执行预设读写操作，直至预设数据拓扑中数据完成预设读写操作。

将预设拓扑数据中的所有数据依次执行预设读写操作，可以在提高读写操作效率的同时，保证读写操作次数，确保动态读写操作的过程中对待测存储器阵列中存储单元的电容电压带来的变化，以便于快速、并精准地发现潜在漏电失效风险的电容极板所对应的存储单元的位置。

在本公开实施例提供的测试方法中，预设数据拓扑中的数据可以分成多组，按组依次向待测存储器阵列执行预设读写操作。图6是根据一示例性实施例示出的将预设数据拓扑中数据按组依次执行预设读写操作的流程图，在图6所示的实施例中，预设数据拓扑中的数据被分为N组，依次向待测存储器阵列执行预设读写操作。

参照图6所示，本公开中，基于预设数据拓扑，依次将预设数据拓扑中数据按照存储器阵列中字线方向读写方式向待测存储器阵列执行预设读写操作，直至预设数据拓扑中数据完成预设读写操作，包括：

步骤S301，将预设数据拓扑中第一组数据，按照存储器阵列中字线方向读写方式，向待测存储器阵列执行第一预设循环周期的预设读写操作；

步骤S302，将预设数据拓扑中第二组数据，按照存储器阵列中字线方向读写方式，向待测存储器阵列执行第二预设循环周期的预设读写操作；

以此类推，

步骤S30n，将预设数据拓扑中第N组数据，按照存储器阵列中字线方向读写方式，向待测存储器阵列执行第N预设循环周期的预设读写操作。

其中，第一预设循环周期、第二预设循环周期、……、第N预设循环周期的周期长度可以相同或不同，可以根据实际执行的预设读写操作时长和测试频率进行设置。示例性地，测试频率可以根据待测存储器阵列的正常读写频率设置。

在一些实施例中，预设数据拓扑中第一组数据、第二组数据、……、第N组数据的数据长度相等，因此，第一预设循环周期、第二预设循环周期、……、第N预设循环周期可以相等或呈倍数关系。

将预设数据拓扑中数据按分组依次按对应的预设循环周期执行预设读写操作，可以根据需要延长预设循环周期以提高测试精度，或者缩短预设循环周期以提升测试效率。

以预设数据拓扑为图2所示的检测阵列为例，包括第一检测数据“10001000”、第二检测数据“01000100”、第三检测数据“00100010”和第四检测数据“00010001”。图7示出了根据该检测阵列执行预设读写操作的一种实施例的流程图，参照图7所示，上述执行过程包括：

步骤S301’，按照待测存储器阵列中字线方向，将第一检测数据第一检测数据，即“10001000”，写入待测存储器阵列，然后读取所写入的数据；再将数据第二检测数据写入待测存储器阵列中，即写入“01000100”；

步骤S302’，按照待测存储器阵列中字线方向，读取第二检测数据，即“01000100”，再将第三检测数据写入待测存储器阵列，即写入“00100010”；

步骤S303’，按照待测存储器阵列中字线方向，读取第三检测数据，即“00100010”，再将第四检测数据写入待测存储器阵列，即写入“00010001”；

步骤S304’，按照待测存储器阵列中字线方向，读取第四检测数据，即“00010001”，再将Solid0写入待测存储器阵列，即写入“00000000”，然后读取写入的数据。

其中，步骤S301’、步骤S302’、步骤S303’、步骤S304’各执行至少一次，并且各步骤的循环执行次数可以相同或不同。例如，在一个执行过程中，依次循环执行步骤S301’两次、循环执行步骤S302’两次、循环执行步骤S303’两次、循环执行步骤S304’两次。再例如，在一个执行过程中，根据各预设循环周期，先执行步骤S301’一次、再循环执步骤S302’行两次、然后执行步骤S303’一次、再循环执行步骤S304’三次。

示例性地，在步骤S301’、步骤S302’、步骤S303’、步骤S304’中，每次读取之后，都可以将读取的数据与读取之前写入的数据进行对比，以确定待测存储器阵列是否正常，即确定待测存储器阵列中存储单元的电容极板是否有漏电失效的情况发生。

需要指出的是，本公开所提供的存储器阵列的测试方法，在步骤S200中，将待测存储器阵列中存储单元存入少于预充电量的电荷的第一预设方式包括，存储器阵列中字线方向读写方式。示例性地，在步骤S200中，以沿存储器阵列中字线方向写入的方式，依次向待测存储器阵列中存储单元写入“0”。

采用存储器阵列中字线方向读写方式，向待测存储器阵列中存储单元存入少于预充电量的电荷，数据写入效率高，可以减少测试时间，节省测试资源，提高测试效率。

图8示出了本公开存储器阵列的测试方法的一种实施例的流程图，在本实施例中，第一预设方式和第二预设方式均采用存储器阵列中字线方向读写方式，即写入和读取操作均沿待测存储器阵列中字线方向执行；其执行预设读写操作中所应用的预设数据拓扑参照图2所示的检测阵列。如图8所示，该测试方法包括以下步骤：

步骤S100a，将待测存储器阵列中存储单元的电容上极板电压调整至高电压，例如，1.0V；

步骤S200a，向待测存储器阵列中写入“00000000”；

步骤S301a，向待测存储器阵列中写入“10001000”，然后读取；再向待测存储器阵列中写入“01000100”；

步骤S301b，确定步骤S301a的执行次数是否达到X1次，若是，执行步骤S302a，否则返回循环执行步骤S301a；

步骤S302a，从待测存储器阵列中读取“01000100”，然后再向待测存储器阵列中写入“00100010”；

步骤S302b，确定步骤S302a的执行次数是否达到X2次，若是，执行步骤S303a，否则返回循环执行步骤S302a；

步骤S303a，从待测存储器阵列中读取“00100010”，然后再向待测存储器阵列中写入“00010001”；

步骤S303b，确定步骤S303a的执行次数是否达到X3次，若是，执行步骤S304a，否则返回循环执行步骤S303a；

步骤S304a，从待测存储器阵列中读取“00010001”，然后再向待测存储器阵列中写入“00000000”，然后读取；

步骤S500a，根据步骤S304a中读取的数据，确定待测存储器阵列是否正常。其中，若读取的数据为零，即读取的数据为“00000000”，则确定该待测存储器阵列正常；若读取的数据为非零，则其中非零数据所对应的待测存储器阵列中存储单元的电容极板漏电，例如，若读取的数据为“00001010”，则该待测存储器阵列异常，该数据中的两个“1”各自所对应的存储单元的电容极板出现漏电失效情况。

在本实施例中，执行次数X1、X2、X3、X4为大于或等于1的正整数，并且X1、X2、X3、X4的数值可以相等或不等。

本公开提供的存储器阵列的测试方法，将存储单元的电容上极板电压调高，提高电容上极板与下极板之间的电压差，便于后续动态读写过程中对电容电压变化情况的观察；在将存储器阵列中存储单元全部写入0之后，根据预设数据拓扑，动态执行预设读写操作，使得存储单元的电容电压不断变化，提升电容极板漏电失效的暴露几率；然后再次向存储器阵列中写入0并读取，将此时读取的数据与最初写入的0对比是否一致，可有效测试出存储器阵列中潜在漏电失效风险的电容极板，提升测试准确率。

本公开还提供了一种存储器阵列的测试装置，用于测试存储器针阵列中存储单元的电容极板潜在的漏电实现情况。示例性地，该测试装置可以用以执行上述测试方法。

图9是根据一示例性实施例示出的存储器阵列的测试装置的框图，参照图9所示，该测试装置600至少包括：调压模块601、设置模块602、第一执行模块603、第二执行模块604和确定模块605。其中，

调压模块601被配置为，将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

设置模块602被配置为，按照第一预设方式将待测存储器阵列中存储单元存入少于预充电量的电荷；

第一执行模块603被配置为，基于预设数据拓扑，将预设数据拓扑中数据按照第二预设方式向待测存储器阵列执行预设读写操作；

第二执行模块604被配置为，将待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

确定模块605被配置为，根据读取的存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定待测存储器阵列是否正常。

示例性地，确定模块605将读取的存入少于预充电量的电荷后的数据与第一预设方式存入少于预充电量的电荷的初始数据对比，若一致，则该待测存储器阵列正常，若不一致，则该不一致数据对应的存储单元异常，即该存储单元的电容极板有漏电失效的情况。

本公开提供的存储器阵列的测试装置600，通过调压模块601调高存储单元的电容上极板电压，提高电容上极板与下极板之间的电压差；由设置模块602向存储器阵列中存入少于预充电量的电荷后，利用第一执行模块603执行预设读写操作，使得存储单元的电容电压在动态读写中不断变化，提升电容极板漏电失效的暴露几率；再通过第二执行模块604向存储器阵列中存入少于预充电量的电荷并读取，由确定模块605根据读取的数据与最初写入的数据对比是否一致，可精准测试出存储器阵列中潜在漏电失效风险的电容极板，提升测试准确率。

在一些实施例中，设置模块602和第二执行模块604所执行的将待测存储器阵列中存储单元存入少于预充电量的电荷，包括：将待测存储器阵列中存储单元置零。

示例性地，设置模块602被配置为，按照第一预设方式将待测存储器阵列中存储单元全部写入“0”，作为初始写入数据，与第二执行模块604读取数据作对比，用作确认待测存储器阵列中存储单元是否有异常的基础。

若存储器阵列中存储单元的电容极板有潜在的漏电失效情况，第二执行模块604在第一执行模块603执行完毕后，再次对待测存储器阵列置零，则置零数据会出现丢失或写入错误的情况，再读取的置零后的数据可用以确认是否有电容极板漏电失效的存储单元存在，即确认该待测存储器阵列是否正常。

在一些实施例中，第一执行模块603被配置为，

将预设数据拓扑中数据按照第二预设方式写入待测存储器阵列，读取写入后的数据。

第一执行模块603基于同一预设数据拓扑中数据，在执行写入和读取操作的过程中，可以增加动态读写操作的次数，进而提升电容极板潜在的漏电失效情况的暴露几率。

示例性地，第一执行模块603在每次读取数据后，确定模块605可将读取的数据与读取前写入的数据进行比对，判断读取的写入数据与欲写入的数据是否一致，以初步确认待测存储器阵列中各存储单元实际写入和读取的数据是否准确，进而确认是否有电容极板存在漏电失效的情况。

在一些实施例中，确定模块605还被配置为，

以待测存储器阵列的存储单元为单元，确定按照第二预设方式写入待测存储器阵列的数据和读取的写入后的数据是否一致；

若一致，则待测试存储器阵列正常；

若不一致，则该不一致的数据对应的待测存储器阵列的存储单元异常。

若读取的写入后的数据与读取之前写入待测存储器阵列的数据一致，即读取的写入后的数据和与之一一对应的写入各存储单元中的数据一致，则说明第一执行模块603在执行写入和读取操作过程中未发生错误，可以确定待测试存储器阵列的各存储单元均正常，即待测试存储器阵列正常。反之，若读取的写入后的数据与写入的数据不一致，则说明出现不一致数据所对应的存储单元在写入和读取的过程中出现错误，可以初步确定该不一致的数据对应的待测存储器阵列中存储单元异常，即该不一致数据所对应的存储单元的电容极板有漏电失效的情况发生。

确定模块605利用第一执行模块603在执行动态读写过程中读取的写入后数据和写入的数据进行对比，可以在及时发现电容极板漏电的存储单元，提高测试效率。

以存入少于预充电量的电荷为置零为例，设置模块602对待测存储器阵列中存储单元置零，作为初始数据；在第一执行模块603执行完动态读写过程之后，由第二执行模块604对待测试存储器阵列中存储单元写入零并读取，确定模块605再根据对第二执行模块604读取后的数据与初始置零数据进行对比，即确定对读取后的数据是否为零，据此可精准确定待测存储器阵列中所有出现漏电失效情况的电容极板所对应的存储单元。

在一些实施例中，确定模块605还被配置为，

以待测存储器阵列的存储单元为单位，确定读取的存入少于预充电量的电荷后的数据是否为零；

若读取的数据为零，则待测存储器阵列正常；

若读取的数据为非零，则待测存储器阵列中出现非零数据的存储单元异常。

在本实施例中，确定模块605通过确定第二执行模块604读取的数据是否为零，确定待测存储器阵列是否正常，根据出现非零数据所对应的存储单元，精准确定待测存储器阵列中出现异常的存储单元，从而精准定位出现漏电失效情况的电容极板的位置。

若读取的存入少于预充电量的电荷后的数据为零，可确定在前述动态执行预设读写操作、以及在置零和读取操作过程中，均未发生错误，即该待测存储器阵列中存储单元的电容极板不存在漏电失效的情况，进而可确定该待测存储器阵列正常。反之，若读取的存入少于预充电量的电荷后的数据为非零，则出现非零数据的位置在读写操作过程中出现错误，从而判断该非零数据所对应的存储单元异常，即该非零数据对应的存储单元的电容极板出现漏电失效的情况。

在此过程中，出现的非零数据可能为一位，也可能为多位。例如，在动态执行预设读取操作之后，向待测存储器阵列中写入“00000000”，然后读取，若读取的数据为“001010010”，则该数据中的三个“1”对应的存储单元均异常。

在一些实施例中，第一执行模块603被配置为，基于预设数据拓扑，依次将预设数据拓扑中数据按照存储器阵列中字线方向读写方式向待测存储器阵列执行预设读写操作，直至预设数据拓扑中数据完成预设读写操作。也就是说，第一执行模块603执行预设读写操作的方式为按照存储器阵列中字线方向读写方式。

采用存储器阵列中字线方向读写方式，读取和写入操作的效率高，可以减少测试时间，节省测试资源，提高测试效率。

另外，将预设拓扑数据中的所有数据依次执行预设读写操作，可以在提高读写操作效率的同时，保证读写操作次数，确保动态读写操作的过程中对待测存储器阵列中存储单元的电容电压带来的变化，以便于快速、并精准地发现潜在漏电失效风险的电容极板所对应的存储单元的位置。

在一些实施例，第一执行模块603被配置为，

将预设数据拓扑中第一组数据，按照存储器阵列中字线方向读写方式，向待测存储器阵列执行第一预设循环周期的预设读写操作；

将预设数据拓扑中第二组数据，按照存储器阵列中字线方向读写方式，向待测存储器阵列执行第二预设循环周期的预设读写操作；

以此类推，

将预设数据拓扑中第N组数据，按照存储器阵列中字线方向读写方式，向待测存储器阵列执行第N预设循环周期的预设读写操作。

其中，第一预设循环周期、第二预设循环周期、……、第N预设循环周期的周期长度可以相同或不同，可以根据实际执行的预设读写操作时长和测试频率进行设置。示例性地，测试频率可以根据待测存储器阵列的正常读写频率设置。

在一些实施例中，预设数据拓扑中第一组数据、第二组数据、……、第N组数据的数据长度相等，此时，第一预设循环周期、第二预设循环周期、……、第N预设循环周期可以相等或呈倍数关系。

将预设数据拓扑中数据按分组依次按对应的预设循环周期执行预设读写操作，可以根据需要延长预设循环周期以提高测试精度，或者缩短预设循环周期以提升测试效率。

本公开提供的测试装置600中，调压模块601、设置模块602、第一执行模块603、第二执行模块604和确定模块605的详细操作过程，可参照上述存储器阵列的测试方法中的相关描述，此处不再赘述。

图10是根据一示例性实施例示出的一种存储器阵列的测试设备，即计算机设备700的框图。例如，计算机设备700可以被提供为终端设备。参照图10，计算机设备700包括处理器701，处理器的个数可以根据需要设置为一个或者多个。计算机设备700还包括存储器702，用于存储可由处理器701的执行的指令，例如应用程序。存储器的个数可以根据需要设置一个或者多个。其存储的应用程序可以为一个或者多个。处理器701被配置为执行指令，以执行以下方法：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将预设数据拓扑中数据按照第二预设方式向待测存储器阵列执行预设读写操作；

将待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定待测存储器阵列是否正常。

本领域技术人员应明白，本公开的实施例可提供为方法、装置(设备)、或计算机程序产品。因此，本公开可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本公开可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质上实施的计算机程序产品的形式。计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质,包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质等。此外，本领域技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。

在示例性实施例中，提供了一种包括指令的非临时性计算机可读存储介质，例如包括指令的存储器702，上述指令可由设备700的处理器701执行以完成上述方法。例如，所述非临时性计算机可读存储介质可以是ROM、随机存取存储器(RAM)、CD-ROM、磁带、软盘和光数据存储设备等。

一种非临时性计算机可读存储介质，当所述存储介质中的指令由存储器阵列的测试设备的处理器执行时，使得该测试设备能够执行：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将预设数据拓扑中数据按照第二预设方式向待测存储器阵列执行预设读写操作；

将待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定待测存储器阵列是否正常。

本公开是参照根据本公开实施例的方法、装置(设备)和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

在本公开中，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的物品或者设备中还存在另外的相同要素。

尽管已描述了本公开的优选实施例，但本领域技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本公开范围的所有变更和修改。

显然，本领域技术人员可以对本公开进行各种改动和变型而不脱离本公开的精神和范围。这样，倘若本公开的这些修改和变型属于本公开权利要求及其等同技术的范围之内，则本公开的意图也包含这些改动和变型在内。

Claims (18)

1.一种存储器阵列的测试方法，其特征在于，所述测试方法包括：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；

将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

2.根据权利要求1所述的存储器阵列的测试方法，其特征在于，将所述待测存储器阵列中存储单元存入少于预充电量的电荷，包括：将所述待测存储器阵列中存储单元置零。

3.根据权利要求1所述的存储器阵列的测试方法，其特征在于，所述预设读写操作包括：将所述预设数据拓扑中数据按照所述第二预设方式写入所述待测存储器阵列、读取写入后的数据。

4.根据权利要求3所述的存储器阵列的测试方法，其特征在于，所述测试方法还包括：

以所述待测存储器阵列的存储单元为单位，确定按照所述第二预设方式写入所述待测存储器阵列的数据和读取的写入后的数据是否一致；

若一致，则所述待测试存储器阵列正常；

若不一致，则该不一致的数据对应的所述待测存储器阵列中存储单元异常。

5.根据权利要求1所述的存储器阵列的测试方法，其特征在于，所述测试方法还包括：

以所述待测存储器阵列的存储单元为单位，确定读取的存入少于预充电量的电荷后的数据是否为零；

若为零，则所述待测存储器阵列正常；

若为非零，则所述待测存储器阵列中出现非零数据的存储单元异常。

6.根据权利要1所述的存储器阵列的测试方法，其特征在于，所述第二预设方式包括存储器阵列中字线方向读写方式。

7.根据权利要求6所述的存储器阵列的测试方法，其特征在于，所述基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作，包括：

基于预设数据拓扑，依次将所述预设数据拓扑中数据按照所述存储器阵列中字线方向读写方式向所述待测存储器阵列执行预设读写操作，直至所述预设数据拓扑中数据完成所述预设读写操作。

8.根据权利要求7所述的存储器阵列的测试方法，其特征在于，所述基于预设数据拓扑，依次将所述预设数据拓扑中数据按照所述存储器阵列中字线方向读写方式向所述待测存储器阵列执行预设读写操作，直至所述预设数据拓扑中数据完成所述预设读写操作，包括：

将所述预设数据拓扑中第一组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第一预设循环周期的预设读写操作；

将所述预设数据拓扑中第二组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第二预设循环周期的预设读写操作；

以此类推，将所述预设数据拓扑中第N组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第N预设循环周期的预设读写操作。

9.根据权利要求1所述的存储器阵列的测试方法，其特征在于，所述第一预设方式包括存储器阵列中字线方向读写方式。

10.一种存储器阵列的测试装置，其特征在于，所述测试装置包括：

调压模块，被配置为，将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

设置模块，被配置为，按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

第一执行模块，被配置为，基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向待测存储器阵列执行预设读写操作；

第二执行模块，被配置为，将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

确定模块，被配置为，根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

11.根据权利要求10所述的存储器阵列的测试装置，其特征在于，将所述待测存储器阵列中存储单元存入少于预充电量的电荷，包括：将所述待测存储器阵列中存储单元置零。

12.根据权利要求10所述的存储器阵列的测试装置，其特征在于，所述第一执行模块被配置为，

将所述预设数据拓扑中数据按照第二预设方式写入所述待测存储器阵列，读取写入后的数据。

13.根据权利要求12所述的存储器阵列的测试装置，其特征在于，所述确定模块还被配置为，

以所述待测存储器阵列的存储单元为单元，确定按照所述第二预设方式写入所述待测存储器阵列的数据和读取的写入后的数据是否一致；

若一致，则所述待测试存储器阵列正常；

若不一致，则该不一致的数据对应的所述待测存储器阵列中存储单元异常。

14.根据权利要求10所述的存储器阵列的测试装置，其特征在于，所述确定模块被配置为，

以所述待测存储器阵列的存储单元为单位，确定读取的存入少于预充电量的电荷后的数据是否为零；

若为零，则所述待测存储器阵列正常；

若为非零，则所述待测存储器阵列中出现非零数据的存储单元异常。

15.根据权利要求10所述的存储器阵列的测试装置，其特征在于，所述第一执行模块被配置为，基于所述预设数据拓扑，依次将所述预设数据拓扑中数据按照所述存储器阵列中字线方向读写方式向所述待测存储器阵列执行预设读写操作，直至所述预设数据拓扑中数据完成所述预设读写操作。

16.根据权利要求15所述的存储器阵列的测试装置，其特征在于，所述第一执行模块被配置为，

将所述预设数据拓扑中第一组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第一预设循环周期的所述预设读写操作；

将所述预设数据拓扑中第二组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第二预设循环周期的所述预设读写操作；

以此类推，

将所述预设数据拓扑中第N组数据，按照所述存储器阵列中字线方向读写方式，向所述待测存储器阵列执行第N预设循环周期的所述预设读写操作。

17.一种存储器阵列的测试设备，其特征在于，所述测试设备包括：

处理器；

用于存储处理器可执行指令的存储器；

其中，所述处理器被配置为执行：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；

将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

18.一种非临时性计算机可读存储介质，其特征在于，当所述存储介质中的指令由存储器阵列的测试设备的处理器执行时，使得所述测试设备能够执行：

将待测存储器阵列中存储单元的电容其中一个极板电压调整至高电压；

按照第一预设方式将所述待测存储器阵列中存储单元存入少于预充电量的电荷；

基于预设数据拓扑，将所述预设数据拓扑中数据按照第二预设方式向所述待测存储器阵列执行预设读写操作；

将所述待测存储器阵列中存储单元存入少于预充电量的电荷，读取存入少于预充电量的电荷后的数据；

根据读取的所述存入少于预充电量的电荷后的数据和第一预设方式写入数据，确定所述待测存储器阵列是否正常。

Images