CN114328346A - 一种用于扩展并行接口的逻辑ip核 - Google Patents
一种用于扩展并行接口的逻辑ip核 Download PDFInfo
- Publication number
- CN114328346A CN114328346A CN202111532166.4A CN202111532166A CN114328346A CN 114328346 A CN114328346 A CN 114328346A CN 202111532166 A CN202111532166 A CN 202111532166A CN 114328346 A CN114328346 A CN 114328346A
- Authority
- CN
- China
- Prior art keywords
- data
- register
- command
- logic
- shift
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 235000015429 Mirabilis expansa Nutrition 0.000 claims abstract description 6
- 244000294411 Mirabilis expansa Species 0.000 claims abstract description 6
- 235000013536 miso Nutrition 0.000 claims abstract description 6
- 238000012545 processing Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Communication Control (AREA)
Abstract
本发明提供了一种用于扩展并行接口的逻辑IP核，逻辑中例化出32位的命令地址移入寄存器、16位的数据移出寄存器和16位的数据移入寄存器，处理器SPI接口的片选信号SPI_CS、数据输出信号SPI_MOSI挂接到写入逻辑和读取逻辑的命令、地址移入寄存器和写入逻辑的数据移出寄存器上，SPI接口的数据输入信号SPI_MISO挂接到读取逻辑的数据移入寄存器上，其中命令地址移入寄存器、数据移出寄存器和数据移入寄存器均按照约定的协议帧将读写命令、地址、数据进行组合。本发明解决了国产飞腾处理器无法直接挂接Local Bus接口设备和基于Local Bus的接口逻辑IP的问题，实现成熟国产Local Bus接口设备和接口逻辑IP的上装使用。
Description
技术领域
本发明涉及嵌入式系统技术领域，尤其是一种用于扩展并行接口的逻辑IP核。
背景技术
核心处理计算平台是飞机任务系统的数据计算中心和服务中心，为任务系统提供高可靠、高安全的实时计算服务、高性能的数据处理服务。其中国产高性能嵌入式处理器是该设备的核心，伴随机载设备100％自主可控的趋势和高性能的要求，天津飞腾公司的国产高性能嵌入式处理器FT-2000/4已成为核心处理计算平台的首选处理器。
天津飞腾公司的FT-2000/4，采用16nm加工工艺，内置4个64位处理器核FTC663，主频可达2.2GIPS，支持单/双精度硬浮点运算，集成PCIE、以太网、UART、SPI、UART、I2C等外设接口。但该处理器没有机载设备传统的Local Bus接口，而成熟的处理器周边国产器件如FLASH、Nvram等存储器，以及RS422、SSI、同步差分、LVDS等系统控制电路的接口都是LocalBus接口。
发明内容
为了克服现有技术的不足，本发明提供一种用于扩展并行接口的逻辑IP核。本发明的目的是实现国产飞腾处理器(FT-2000/4)的并行接口扩展，实现国产飞腾处理器(FT-2000/4)对成熟度高、可靠性好的Local Bus接口设备和基于Local Bus的接口逻辑IP的扩展。通过SPI转Local Bus逻辑，可在国产飞腾处理器(FT-2000/4)平台上扩展Local Bus设备和基于Local Bus的接口，快速实现基于国产飞腾处理器(FT-2000/4)的高可靠、全国产化核心处理平台的研制。
本发明解决其技术问题所采用的技术方案是：
一种用于扩展并行接口的逻辑IP核，逻辑中例化出32位的命令地址移入寄存器、16位的数据移出寄存器和16位的数据移入寄存器，处理器SPI接口的片选信号SPI_CS、数据输出信号SPI_MOSI挂接到写入逻辑和读取逻辑的命令、地址移入寄存器和写入逻辑的数据移出寄存器上，SPI接口的数据输入信号SPI_MISO挂接到读取逻辑的数据移入寄存器上，其中命令地址移入寄存器、数据移出寄存器和数据移入寄存器均按照约定的协议帧将读写命令、地址、数据进行组合。
当处理器对外接的Local Bus设备进行写操作时，首先处理器端按照协议，组建写命令帧，通过输出信号SPI_MOSI将写命令和地址写入命令地址移入寄存器，将写命令和地址传递到Local Bus设备；然后组建写数据帧，通过输出信号SPI_MOSI将数据写入数据移出寄存器，按照Local Bus设备的要求进行时序控制，再由数据移出寄存器写入到Local Bus设备；
当处理器对外接的Local Bus设备进行读操作时，首先处理器端按照协议，组建读命令帧，通过输出信号SPI_MOSI将读命令和地址写入命令地址移入寄存器，将读命令和地址传递到Local Bus设备；然后从Local Bus设备读取数据到数据移入寄存器，然后再通过输入数据信号SPI_MISO，完成对Local Bus设备的数据读取。
所述组合的规则为先传递命令和地址，再传递数据。
所述处理器用于按照协议组建写命令帧、读命令帧和写数据帧，并接收读数据帧，其中命令帧均包含32位数据，Bit[7:0]是命令位(02为写命令、08为读命令、9F为读ID)，Bit[31:8]是地址位；每个数据帧包含16位数据，Bit[15：0]是数据位。
所述用于处理器扩展并行接口的逻辑IP采用verilog语言完成，基于国产CPLD硬件平台实现。
所述处理器采用国产飞腾处理器FT-2000/4。
本发明的有益效果在于作为一种用于国产飞腾处理器(FT-2000/4)扩展并行接口的逻辑IP，采用了类JTAG的IO访问方式，解决了国产飞腾处理器(FT-2000/4)无法直接挂接Local Bus接口设备和基于Local Bus的接口逻辑IP的问题，实现成熟国产Local Bus接口设备和接口逻辑IP的上装使用。
本发明用于解决国产飞腾处理器(FT-2000/4)没有Local Bus接口，无法扩展技术成熟的Local Bus接口的国产Nor FLASH、Nvram以及基于Local Bus接口的RS422、SSI、同步差分、LVDS等传统控制电路的问题。该发明在SPI转Local Bus逻辑IP中，设计了类JTAG的IO访问方式，将地址、数据、读写命令等信息放在相应的寄存器中，CPU端将读写命令、地址和数据按照约定的协议组建成命令帧或数据帧，通过操作命令地址移入寄存器和数据移出寄存器实现命令、地址和数据输出；通过操作数据移入寄存器实现数据的读取；由此实现SPI接口与Local Bus接口的转换，有效解决飞腾处理器(FT-2000/4)无法直接挂接Local Bus接口设备和基于Local Bus的接口逻辑IP的技术难点。
附图说明
图1是本发明用于扩展并行接口的逻辑IP核的实现框图。
具体实施方式
下面结合附图和实施例对本发明进一步说明。
一种用于国产飞腾处理器(FT-2000/4)扩展并行接口的逻辑IP核，通过国产飞腾处理器(FT-2000/4)的SPI接口对逻辑IP中的移入寄存器、移出寄存器进行读写及相应的时序控制，实现SPI接口与Local Bus接口间的转换；
通过国产飞腾处理器(FT-2000/4)的SPI接口对命令移入寄存器和数据移出寄存器进行写入控制，第一次操作实现写命令和地址的传递，第二次操作实现写入数据的传递，完成对Local Bus接口设备和基于Local Bus的接口逻辑IP的写入操作；
通过国产飞腾处理器(FT-2000/4)的SPI接口对命令移入寄存器和数据移入寄存器进行读写控制，第一次操作实现写命令和地址的传递，第二次操作实现读取数据的传递，完成对Local Bus接口设备和基于Local Bus的接口逻辑IP的读取操作；
在对SPI转Local Bus的移入寄存器和移出寄存器配置完成后，通过时序控制，可实现国产飞腾处理器(FT-2000/4)对Local Bus接口设备(如Nor FLASH、Nvram)和基于Local Bus的接口逻辑IP(如RS422接口、SSI接口、同步差分接口、LVDS接口)的扩展。
用于国产飞腾处理器(FT-2000/4)扩展并行接口的逻辑IP实现框图如图1所示，包括：
数据写入逻辑
当处理器对外接的Local Bus设备进行写操作时，首先处理器端按照协议，组建写命令帧，通过输出信号SPI_MOSI将写命令和地址写入命令、地址移入寄存器，将写命令和地址传递到Local Bus设备；然后组建写数据帧，通过输出信号SPI_MOSI将数据写入数据移出寄存器，按照Local Bus设备的要求进行时序控制，再由数据移出寄存器写入到Local Bus设备。
数据读取逻辑
当处理器对外接的Local Bus设备进行读操作时，首先处理器端按照协议，组建读命令帧，通过输出信号SPI_MOSI将读命令和地址写入命令、地址移入寄存器，将读命令和地址传递到Local Bus设备；然后从Local Bus设备读取数据到数据移入寄存器，然后再通过输入数据信号SPI_MISO，完成对Local Bus设备的数据读取。
国产飞腾处理器
国产飞腾处理器用于按照协议组建写命令帧、读命令帧和写数据帧，并接收读数据帧，其中命令帧均包含32位数据，Bit[7:0]是命令位(02为写命令、08为读命令、9F为读ID)，Bit[31:8]是地址位；每个数据帧包含16位数据，Bit[15：0]是数据位。
最后所应说明的是：以上实例仅用以说明而非限定本发明的技术方案，不同实例包含的模块不同，尽管参照上述实例对本发明进行了详细说明，本领域的普通技术人员应当理解；依然可以对本发明进行修改或者等同替换，而不脱离本发明的精神和范围的任何修改或局部替换，其均应涵盖在本发明的权利要求范围当中。
Claims (6)
1.一种用于扩展并行接口的逻辑IP核，其特征在于：
所述用于扩展并行接口的逻辑IP核，逻辑中例化出32位的命令地址移入寄存器、16位的数据移出寄存器和16位的数据移入寄存器，处理器SPI接口的片选信号SPI_CS、数据输出信号SPI_MOSI挂接到写入逻辑和读取逻辑的命令、地址移入寄存器和写入逻辑的数据移出寄存器上，SPI接口的数据输入信号SPI_MISO挂接到读取逻辑的数据移入寄存器上，其中命令地址移入寄存器、数据移出寄存器和数据移入寄存器均按照约定的协议帧将读写命令、地址、数据进行组合。
2.根据权利要求1所述的用于扩展并行接口的逻辑IP核，其特征在于：
当处理器对外接的Local Bus设备进行写操作时，首先处理器端按照协议，组建写命令帧，通过输出信号SPI_MOSI将写命令和地址写入命令地址移入寄存器，将写命令和地址传递到Local Bus设备；然后组建写数据帧，通过输出信号SPI_MOSI将数据写入数据移出寄存器，按照Local Bus设备的要求进行时序控制，再由数据移出寄存器写入到Local Bus设备；
当处理器对外接的Local Bus设备进行读操作时，首先处理器端按照协议，组建读命令帧，通过输出信号SPI_MOSI将读命令和地址写入命令地址移入寄存器，将读命令和地址传递到Local Bus设备；然后从Local Bus设备读取数据到数据移入寄存器，然后再通过输入数据信号SPI_MISO，完成对Local Bus设备的数据读取。
3.根据权利要求1所述的用于扩展并行接口的逻辑IP核，其特征在于：
所述组合的规则为先传递命令和地址，再传递数据。
4.根据权利要求1所述的用于扩展并行接口的逻辑IP核，其特征在于：
所述处理器用于按照协议组建写命令帧、读命令帧和写数据帧，并接收读数据帧，其中命令帧均包含32位数据，Bit[7:0]是命令位，Bit[31:8]是地址位；每个数据帧包含16位数据，Bit[15：0]是数据位。
5.根据权利要求1所述的用于扩展并行接口的逻辑IP核，其特征在于：
所述用于处理器扩展并行接口的逻辑IP核采用verilog语言完成，基于国产CPLD硬件平台实现。
6.根据权利要求1所述的用于扩展并行接口的逻辑IP核，其特征在于：
所述处理器采用国产飞腾处理器FT-2000/4。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111532166.4A CN114328346B (zh) | 2021-12-14 | 2021-12-14 | 一种用于扩展并行接口的逻辑ip核 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111532166.4A CN114328346B (zh) | 2021-12-14 | 2021-12-14 | 一种用于扩展并行接口的逻辑ip核 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114328346A true CN114328346A (zh) | 2022-04-12 |
| CN114328346B CN114328346B (zh) | 2024-04-30 |
Family
ID=81053311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111532166.4A Active CN114328346B (zh) | 2021-12-14 | 2021-12-14 | 一种用于扩展并行接口的逻辑ip核 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114328346B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080114901A1 (en) * | 2006-11-13 | 2008-05-15 | Via Technologies, Inc. | Serial peripheral interface (spi) control device, spi system and method of determining a spi device |
| US20100011128A1 (en) * | 2008-07-14 | 2010-01-14 | Texas Instruments Incorporated | Unified input/output controller for integrated wireless devices |
| CN107643993A (zh) * | 2016-07-20 | 2018-01-30 | 中兴通讯股份有限公司 | 总线转换接口、总线转换接口的工作方法和通信设备 |
| CN107911391A (zh) * | 2017-12-14 | 2018-04-13 | 天津光电通信技术有限公司 | 一种基于fpga的axi协议与spi协议转换的方法 |
| CN110161902A (zh) * | 2019-04-30 | 2019-08-23 | 桂林电子科技大学 | 一种无人机图传及遥控信号的快速通用采集装置及采集方法 |
-
2021
- 2021-12-14 CN CN202111532166.4A patent/CN114328346B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080114901A1 (en) * | 2006-11-13 | 2008-05-15 | Via Technologies, Inc. | Serial peripheral interface (spi) control device, spi system and method of determining a spi device |
| US20100011128A1 (en) * | 2008-07-14 | 2010-01-14 | Texas Instruments Incorporated | Unified input/output controller for integrated wireless devices |
| CN107643993A (zh) * | 2016-07-20 | 2018-01-30 | 中兴通讯股份有限公司 | 总线转换接口、总线转换接口的工作方法和通信设备 |
| CN107911391A (zh) * | 2017-12-14 | 2018-04-13 | 天津光电通信技术有限公司 | 一种基于fpga的axi协议与spi协议转换的方法 |
| CN110161902A (zh) * | 2019-04-30 | 2019-08-23 | 桂林电子科技大学 | 一种无人机图传及遥控信号的快速通用采集装置及采集方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114328346B (zh) | 2024-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2021056632A1 (zh) | 基于axi总线的主机设备数据传输扩展方法 | |
| US5568619A (en) | Method and apparatus for configuring a bus-to-bus bridge | |
| EP1899832B1 (en) | Software layer for communication between rs-232 to i2c translation ic and a host | |
| US4926363A (en) | Modular test structure for single chip digital exchange controller | |
| CN102968364A (zh) | 一种基于通用调试接口的SoC硬件调试器 | |
| CN100585568C (zh) | 一种ahb总线测试方法与系统 | |
| CN110635985A (zh) | 一种FlexRay-CPCIe通信模块 | |
| CN105512070A (zh) | 一种基于串行总线的控制系统 | |
| CN204390227U (zh) | 计算设备扩展装置、以及可扩展的计算系统 | |
| CN219574799U (zh) | 一种基于amba总线的多总线桥接器及其片上系统 | |
| CN114328346A (zh) | 一种用于扩展并行接口的逻辑ip核 | |
| CN104598404A (zh) | 计算设备扩展方法和装置、以及可扩展的计算系统 | |
| US20030217218A1 (en) | Interface for devices having different data bus widths and data transfer method using the interface | |
| CN218068843U (zh) | 一种axi主端口转apb从端口的桥接电路结构及一种soc系统 | |
| CN113010106B (zh) | 一种基于fpga的总线复用型flash读写系统 | |
| TWI727581B (zh) | 資料傳輸系統 | |
| CN107436776A (zh) | 烧录系统及烧录方法 | |
| CN100468353C (zh) | Usb接口规范检测系统及其方法 | |
| CN105550151A (zh) | 一种高效串行总线控制电路 | |
| US6442643B1 (en) | System and method for resolving data transfer incompatibilities between PCI and Non-PCI buses | |
| CN220290213U (zh) | 一种基于国产芯片和lpc总线扩展can接口的板卡 | |
| CN111324562B (zh) | 一种ahb总线跨时钟域的系统及工作方法 | |
| CN219202329U (zh) | 一种低功耗边缘端高速通信接口 | |
| CN112214945B (zh) | 一种axi总线隔离保护结构及其保护方法 | |
| JP2628311B2 (ja) | マイクロコンピュータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |