CN114296281A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114296281A
CN114296281A CN202111520497.6A CN202111520497A CN114296281A CN 114296281 A CN114296281 A CN 114296281A CN 202111520497 A CN202111520497 A CN 202111520497A CN 114296281 A CN114296281 A CN 114296281A
Authority
CN
China
Prior art keywords
electrode
gate
line
gate line
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111520497.6A
Other languages
English (en)
Inventor
成在民
金京熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114296281A publication Critical patent/CN114296281A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133707—Structures for producing distorted electric fields, e.g. bumps, protrusions, recesses, slits in pixel electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/22—Antistatic materials or arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0413—Details of dummy pixels or dummy lines in flat panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明涉及一种显示装置，包括彼此交叉的第一栅极线和数据线、像素电极、开关元件和连接部分，开关元件包括连接到第一栅极线的栅电极、连接到数据线的源电极和连接到像素电极的漏电极，连接部分连接漏电极和像素电极，并且在与数据线垂直的第一方向上，数据线和连接部分之间的距离小于数据线和栅电极之间的距离。

Description

显示装置
本申请是针对申请日为2017年4月5日、申请号为201710219113.4、发明名称为“显示装置”的专利申请的分案申请。
本申请要求于2016年4月4日提交的韩国专利申请No.10-2016-0041128的优先权，以及从中产生的所有益处，其全部内容通过引用并入本文。
技术领域
本发明的示例性实施例涉及显示装置，并且更具体地，涉及在孔径比方面改进的显示装置。
背景技术
液晶显示(“LCD”)装置是最广泛使用的类型的平板显示(“FPD”)装置之一。LCD装置通常包括两个基板和插入其间的液晶层，两个基板包括分别设置在其上的两个电极。在分别向两个电极施加电压时，液晶层的液晶分子被重新排列，使得在LCD装置中控制透射光的量。
发明内容
本发明的示例性实施例涉及在孔径比方面改进的显示装置。
根据本发明的示例性实施例，显示装置包括彼此交叉的第一栅极线和数据线、像素电极、开关元件和连接部分，开关元件包括连接到第一栅极线的栅电极、连接到数据线的源电极和连接到像素电极的漏电极，连接部分连接漏电极和像素电极。在垂直于数据线的第一方向上，数据线和连接部分之间的距离小于数据线和栅电极之间的距离。
在示例性实施例中，连接部分可以设置在数据线和栅电极之间。
在示例性实施例中，连接部分可以设置在由数据线、栅电极、第一栅极线和源电极包围的区域中。
在示例性实施例中，漏电极和像素电极可以通过位于与连接部分对应的区域中的接触孔彼此连接。
在示例性实施例中，显示装置还可以包括从第一栅极线延伸并与漏电极重叠的补偿图案。
在示例性实施例中，源电极可以包括与栅电极重叠的电极部分以及连接电极部分和数据线的延伸部分。
在示例性实施例中，延伸部分可以与第一栅极线重叠。
在示例性实施例中，显示装置还可以包括第二栅极线，其与数据线交叉并且在显示装置中的栅极线之中最接近第一栅极线。
在示例性实施例中，第一栅极线和第二栅极线之间的距离可以在约30微米(μm)至约41μm的范围内。
在示例性实施例中，显示装置还可以包括光阻挡层，其与第一栅极线和第二栅极线重叠，并且设置在第一栅极线和第二栅极线之间。
在示例性实施例中，光阻挡层可以具有从约35μm至约38μm或从约40μm至约47μm的宽度。
栅电极可以从第一栅极线朝向第二栅极线突出。
在示例性实施例中，显示装置还可以包括与第一栅极线和第二栅极线交叉的公共线。
在示例性实施例中，开关元件可以设置在由第一栅极线、第二栅极线、数据线和公共线包围的区域中。
在示例性实施例中，像素电极可以与栅电极、漏电极、公共线和第一栅极线重叠。
在示例性实施例中，像素电极可以与第一栅极线重叠。
在示例性实施例中，像素电极可以与栅电极、源电极、公共线和第二栅极线重叠。
在示例性实施例中，像素电极可以与源电极和第二栅极线重叠。
根据本发明的示例性实施例，显示装置包括彼此交叉的第一栅极线和数据线以及第一开关元件，第一开关元件包括连接到第一栅极线的第一栅电极、连接到数据线的第一源电极以及包括设置在第一栅电极和数据线之间的部分的第一漏电极。
上述内容仅仅是说明性的，并不旨在以任何方式进行限制。除了说明性示例性实施例以及上述特征之外，另外的示例性实施例和特征将通过参考附图和以下详细描述而变得显而易见。
附图说明
从下面结合附图的详细描述中，将更清楚地理解本公开的上述和其他特征和优点，在附图中：
图1是示出了显示装置的示例性实施例的平面视图；
图2是示出了图1的区域A的示例性实施例的详细视图；
图3是沿图2的线I-I'截取的横截面视图；
图4是示出了图2的开关元件区域的示例性实施例的放大视图；
图5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、5K和5L是示出了用于制造图3的显示装置的工艺的示例性实施例的横截面视图；
图6是示出了图1的区域A的可替代示例性实施例的详细视图；
图7是示出了图1的区域A的另一可替代示例性实施例的详细视图；
图8是示出了显示装置的可替代示例性实施例的平面视图；以及
图9是示出了图8的区域B的示例性实施例的详细视图。
具体实施方式
将参考附图从下面详细描述的示例性实施例清楚地了解本发明的优点和特征以及用于实现它们的方法。然而，本发明可以以许多不同的形式实施，并且不应被解释为限于本文所阐述的示例性实施例。相反，提供这些示例性实施例使得本公开将是彻底和完整的，并且将向本领域技术人员充分地传达本发明的范围。本发明仅由权利要求的范围限定。因此，在示例性实施例中不详细描述公知的组成元件、操作和技术，以便防止本发明被模糊地解释。在整个说明书中，相同的附图标记指代相同的元件。
在附图中，可以以放大方式或以简化方式示出某些元件或形状，以更好地示出本发明，并且也可以省略实际产品中存在的其他元件。因此，附图旨在便于理解本发明。
当层、区域或板被称为在另一层、区域或板“上”时，其可以直接在另一层、区域或板上，或者可以在其间存在中间层、区域或板。相反，当层、区域或板被称为“直接在”另一层、区域或板“上”时，其间可以不存在中间层、区域或板。此外，当层、区域或板被称为在另一层、区域或板“下方”时，它可以直接在另一层、区域或板下方，或者可以存在其间存在中间层、区域或板。相反，当层、区域或板被称为“直接在”另一层、区域或板“下方”时，其间可以不存在中间层、区域或板。
为了便于描述，空间相对术语“下方”，“下面”，“更少”，“上方”，“上面”等在本文被用来描述一个元件或部件与另一元件或部件之间的关系，如附图所示。应当理解，除了附图中所描绘的方位之外，空间相对术语旨在涵盖使用或操作中的装置的不同方位。例如，在附图中所示的装置翻转的情况下，位于另一装置“下方”或“下面”的装置可以放置在另一装置“上方”。因此，说明性术语“下方”可以包括下部和上部位置。装置还可以沿另一方向定向，因此空间相对术语可以根据方向被不同地解释。
在整个说明书中，当元件被称为“连接”到另一元件时，该元件是“直接连接”到另一元件，或“电连接”到另一元件，其间插入一个或多个中间元件。还将理解，当在本说明书中使用时，术语“包括”指定所述特征、整体、步骤、操作、元件和/或部件的存在，但不排除一个或多个其他特征、整体、步骤、操作、元件、部件和/或其组合的存在或添加。本文使用的术语仅用于描述特定实施例的目的，并且不旨在限制。如本文使用的，除非内容清楚地另有说明，否则单数形式“一个”及其变体旨在包括复数形式，包括“至少一个”。“至少一个”不被解释为限制“一个”。“或者”是指“和/或”。如本文所使用的，术语“和/或”包括一个或多个相关联的所列项目的任何和所有组合。
应当理解，尽管在本文中可以使用术语“第一”、“第二”、“第三”等来描述各个元件，但是这些元件不应受这些术语限制。这些术语仅用于将一个元件与另一个元件区分开。因此，在不脱离本文的教导的情况下，下面讨论的“第一元件”可以被称为“第二元件”或“第三元件”，并且“第二元件”和“第三元件”可以同样被称呼。
本文使用的“大约”或“近似”包括所述值和本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与特定值的测量相关的误差(即测量系统的限制)。例如，“大约”可以表示在所述值的一个或多个标准偏差内，或在±30％，20％，10％，5％内。
除非另有定义，否则本文使用的所有术语(包括技术和科学术语)与本发明所属领域的技术人员通常理解的含义相同。还应当理解，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术的上下文中的含义一致的含义，并且不会以理想的或过度形式的含义来解释，除非在本说明书中清楚地定义。
在下文中，将参考图1至图9详细描述液晶显示装置(LCD)及制造LCD装置的方法。
图1是示出了显示装置的示例性实施例的平面视图。
如图1所示，显示装置的示例性实施例可以包括多个栅极线GL1，GL2，...、多个数据线DL1至DLj、多个公共线CL1至CLj-1、多个像素RP、GP和BP、多个第一虚拟像素DP1以及多个第二虚拟像素DP2。
多个像素DP1、RP、GP、BP和DP2包括表示红色图像的红色像素RP、表示绿色图像的绿色像素GP、表示蓝色图像的蓝色像素BP、第一虚拟像素DP1和第二虚拟像素DP2。
虽然图1中未示出，但是像素DP1、RP、GP、BP和DP2中的每一个包括开关元件和连接到开关元件的像素电极。每个开关元件连接到栅极线中的相应一个和数据线中的相应一个，并且图1示出了像素的各个开关元件连接到哪个栅极线和哪个数据线。换句话说，图1示出了像素的每个开关元件与相应的栅极线之间的电连接关系以及像素的每个开关元件与相应的数据线之间的电连接关系。在示例性实施例中，例如，第一水平线HL1的像素中的包含在第一虚拟像素DP1中的开关元件可以连接到第一栅极线GL1和第二数据线DL2。
在示例性实施例中，图1中的像素的位置基本上对应于包括在对应像素中的部件之中的像素的像素电极的位置。在示例性实施例中，例如，在第二水平线HL2的像素中，连接到第一数据线DL1的从左侧的第一红色像素RP可以设置在第三栅极线GL3和第四栅极线GL4之间。然而，第一红色像素RP的开关元件不设置在第三栅极线GL3和第四栅极线GL4之间，而是设置在第四栅极线GL4和第五栅极线GL5之间。下文中，参考图1描述的像素或虚拟像素的位置指的是包含在对应像素中的部件中的像素的像素电极的位置。例如，参考图1的描述“预定像素设置在第一栅极线GL1和第二栅极线GL2之间”意味着预定像素的像素电极设置在第一栅极线GL1和第二栅极线GL2之间。再例如，参考图1的描述“预定像素设置在第一数据线DL1和第一公共线CL1之间”意味着预定像素的像素电极设置在第一数据线DL1和第一公共线CL1之间。
第一虚拟像素DP1和第二虚拟像素DP2中的每一个可以是表示蓝色的像素。第一虚拟像素DP1设置在相应水平线的最左部。第二虚拟像素DP2设置在相应水平线的最右部。第一虚拟像素DP1和第二虚拟像素DP2由光阻挡层376(参考图3)覆盖。
第一虚拟像素DP1设置在第一数据线DL1和第一公共线CL1之间，第一数据线是多个数据线DL1至DLj中的最左侧数据线，第一公共线是多个公共线CL1至CLj-1中的最左侧公共线。第二虚拟像素DP2的像素电极设置在第j数据线DLj和第(j-1)公共线之间，第j数据线是多个数据线DL1至DLj中的最右侧数据线，第(j-1)公共线是多个公共线CL1至CLj-1中的最右侧公共线。
沿第k(k为自然数)水平线布置的像素DP1、RP、GP、BP和DP2设置在第(2k-1)栅极线和第2k栅极线之间。在示例性实施例中，例如，沿第三水平线HL3布置的像素可以设置在第五栅极线GL5和第六栅极线GL6之间。
公共线CL1至CLj-1中的每一个设置在两个相邻的数据线之间。在示例性实施例中，例如，第一公共线CL1可以设置在第一数据线DL1和第二数据线DL2之间。公共线CL1至CLj-1中的每一个传输公共电压。公共线CL1至CLj-1中的每一个连接到公共电极330(参见图3)。从公共线CL1至CLj-1中的每一个传输的公共电压被施加到公共电极330。
像素DP1、RP、GP、BP和DP2中的每一个设置在由两个栅极线、一个数据线和一个公共线包围的区域中。在示例性实施例中，例如，在第一水平线HL1中的像素DP1、RP、GP、BP和DP2中，连接到第二数据线DL2的红色像素RP可以设置在由第一栅极线GL1、第二栅极线GL2、第一公共线CL1和第二数据线DL2包围的区域中。
红色像素RP连接到在接近红色像素RP下部的两个栅极线之中更接近红色像素RP的像素电极的栅极线。在示例性实施例中，例如，第三水平线HL3中的红色像素RP可以连接到第六栅极线GL6，第六栅极线GL6在红色像素RP下方的第六和第七栅极线GL6和GL7之中更接近红色像素RP的像素电极。然而，在最后水平线中的红色像素RP下方仅设置一个栅极线，因此最后水平线中的红色像素RP连接到该一个栅极线。
绿色像素GP连接到在接近绿色像素GP上部的两个栅极线之中更接近绿色像素GP的像素电极的栅极线。在示例性实施例中，例如，第三水平线HL3中的绿色像素GP可以连接到第五栅极线GL5，第五栅极线GL5在绿色像素GP上方的第四和第五栅极线GL4和GL5之中更接近绿色像素GP的像素电极。然而，在示例性实施例中，在第一水平线HL1中，仅一个栅极线(例如第一栅极线GL1)设置在绿色像素GP上方，因此第一水平线HL1中的绿色像素GP连接到该一个栅极线，例如第一栅极线GL1。
蓝色像素BP连接到在接近蓝色像素BP下部的两个栅极线之中更接近蓝色像素BP的像素电极的栅极线，或者连接到在接近蓝色像素BP上部的两个栅极线之中更接近蓝色像素BP的像素电极的栅极线。在示例性实施例中，例如，第三水平线HL3中的蓝色像素BP中的一个可以连接到第六栅极线GL6，第六栅极线GL6在蓝色像素BP下方的第六和第七栅极线GL6和GL7之中更接近蓝色像素BP的像素电极。在可替代示例性实施例中，第三水平线HL3中的蓝色像素BP中的另一个连接到第五栅极线GL5，第五栅极线GL5在蓝色像素BP上方的第四和第五栅极线GL4和GL5之中更接近蓝色像素BP的像素电极。
沿奇数编号的水平线HL1、HL3，...布置的像素DP1、RP、GP、BP和DP2中的每一个连接到在对应像素右侧的数据线之中最接近对应像素的数据线。在示例性实施例中，例如，第三水平线HL3中的最左侧绿色像素GP可以连接到在该绿色像素GP右侧的数据线之中最接近该绿色像素GP的第三数据线DL3。
沿偶数编号的水平线HL2、HL4，...布置的像素DP1、RP、GP、BP和DP2中的每一个连接到在对应像素左侧的数据线之中最接近对应像素的数据线。在示例性实施例中，例如，第四水平线HL4中的最左侧绿色像素GP可以连接到在该绿色像素GP左侧的数据线之中最接近该绿色像素GP的第二数据线DL2。
图2是示出了图1的区域A的示例性实施例的详细视图，并且3是沿图2的线I-I'截取的横截面视图。
在下文中，在图1的区域A中的像素中，第二水平线HL2中的红色像素RP被称为第一像素，在区域A中的像素中，设置在第三水平线HL3中并连接到第四数据线DL4的像素被称为第二像素。
如图2和3所示，显示装置包括第一基板301、多个栅极线GL3，GL4和GL5、多个栅电极GE1和GE2、栅极绝缘层311、多个数据线DL4和DL5、多个源电极SE1和SE2、多个漏电极DE1和DE2、多个公共线CL3，CL4和CL5、第一钝化层321、绝缘中间层352、多个像素电极PE1和PE2、第二钝化层322、公共电极330、第二基板302、光阻挡层376、滤色器354和液晶层333。
如图2和3所示，第一像素包括第一开关元件TFT1和第一像素电极PE1。
第一开关元件TFT1设置在由第四栅极线GL4、第五栅极线GL5、第四数据线DL4和第四公共线CL4包围的区域中。第一开关元件TFT1可以是薄膜晶体管。在下文中，由第四栅极线GL4、第五栅极线GL5、第一数据线DL1和第j数据线DLj包围的区域被称为开关元件区域。
第一开关元件TFT1包括第一栅电极GE1、第一源电极SE1和第一漏电极DE1。第一栅电极GE1连接到第四栅极线GL4，第一源电极SE1连接到第四数据线DL4，第一漏电极DE1连接到第一像素电极PE1。
第一栅电极GE1和第四栅极线GL4可以是一体的。第一栅电极GE1可以具有从第四栅极线GL4朝向第五栅极线GL5突出的形状。第五栅极线GL5设置为在栅极线之中最接近第四栅极线GL4。
在示例性实施例中，虽然未示出，但是例如，第四栅极线GL4的端部可以连接到另一层或外部驱动电路。尽管未示出，但是第四栅极线GL4的端部可以包括比其另一部分的平面面积更大的平面面积。
第一源电极SE1和第四数据线DL4可以是一体的。第一源电极SE1可以具有朝向第一栅电极GE1突出的形状。
第一像素电极PE1设置在由第三栅极线GL3、第四栅极线GL4、第四公共线CL4和第五数据线DL5包围的区域中。在下文中，由第三栅极线GL3、第四栅极线GL4、第一数据线DL1和第j数据线DLj包围的区域被称为像素电极区域。
如图2所示，第一像素电极PE1可以包括彼此间隔开的多个分支电极440。每个分支电极440的一个端部连接到第一连接电极771。每个分支电极440可以与相邻的栅极线重叠，该相邻的栅极线与对应的一个分支电极440相邻。在示例性实施例中，例如，每个分支电极440的端部可以与第三和第四栅极线GL3和GL4重叠。在每个分支电极440以及第三和第四栅极线GL3和GL4中的相应重叠区域中提供存储电容器。
第一像素电极PE1连接到第一开关元件TFT1。详细地，第一像素电极PE1连接到第一开关元件TFT1的第一漏电极DE1。第一像素电极PE1和第一漏电极DE1可以通过第一连接电极771彼此连接。第一连接电极771从第一像素电极PE1延伸到第一漏电极DE1上。如图2所示，第一连接电极771和第一像素电极PE1可以是一体的。第一连接电极771可以是第一像素电极PE1的一部分。
第一连接电极771与第四公共线CL4和第四栅极线GL4重叠。
第一连接部分651是第一开关元件TFT1的第一漏极DE1与第一像素电极PE1之间的连接部分。如图2和3所示，第一连接部分651是指第一漏电极DE1和第一像素电极PE1之间的接触界面。第一像素电极PE1可以通过限定在第一钝化层321、绝缘中间层352和第二钝化层322中的第一漏极接触孔901与第一漏电极DE1物理接触。
第一连接部分651设置为与第一栅电极GE1相比更接近第四数据线DL4。在示例性实施例中，例如，如图2和图3所示，从第四数据线DL4到第一连接部分651的距离d1可以小于从第四数据线DL4到第一栅电极GE1的距离d2。如本说明书中所使用的两个对象之间的“距离”是指对象的最接近另一个对象的相应端部之间的距离。这里，距离d1和d2中的每一个对应于图3中的水平方向上的线段的长度。也就是说，在图3的水平方向上的第四数据线DL4和第一连接部分651之间的线段的长度对应于距离d1，在图3的水平方向上的第四数据线DL4和第一栅电极GE1之间的线段的长度对应于距离d2。
如图2所示，第一连接部分651和漏电极DE1的一部分可以设置在第四数据线DL4和第一栅电极GE1之间。在示例性实施例中，例如，如图2所示，第一连接部分651可以设置在由第四数据线DL4、第一栅电极GE1、第四栅极线GL4和第一源电极SE1包围的区域中。
第一漏极接触孔901的位置可以对应于第一连接部分651的位置。
由于第一连接部分651设置在第四数据线DL4和第一栅电极GE1之间，所以第一栅电极GE1可以设置为相对远离第四数据线DL4。因此，彼此相邻且其间具有第四数据线DL4的两个栅电极GE1和GE2之间的距离可以相对增大。因此，在示例性实施例中，相邻的栅电极(例如第一栅电极GE1和第二栅电极GE2)可以不彼此接触，即使当栅极线(例如栅电极GE1和GE2所分别连接到的第四和第五栅极线GL4和GL5)之间的距离D1减小也如此。由于这种结构，在示例性实施例中，限定开关元件区域的长度的栅极线GL4和GL5之间的距离D1可以减小而不使第一栅电极GE1和第二栅电极GE2接触，并且限定像素电极区域的长度的栅极线(例如第三和第四栅极线GL3和GL4)之间的距离D2可以增加距离D1的减小量。随着距离D2增加，像素的孔径比可以增加。
在示例性实施例中，第四栅极线GL4和第五栅极线GL5之间的距离D1可以在大约30微米(μm)至大约41μm的范围内。在示例性实施例中，例如，距离D1可以是大约35μm。
在下文中，将参考图3详细描述第一像素的部件之间的垂直关系。
第四栅极线GL4和第一栅电极GE1设置在第一基板301上。
在示例性实施例中，例如，第四栅极线GL4和第一栅电极GE1中的至少一个可以包括铝(Al)或其合金、银(Ag)或其合金、铜(Cu)或其合金和/或钼(Mo)或其合金，或者由这些组成。在可替代示例性实施例中，例如，第四栅极线GL4和第一栅电极GE1中的至少一个可以包括铬(Cr)、钽(Ta)和钛(Ti)中的一种，或者由其组成。在另一可替代示例性实施例中，例如，第四栅极线GL4和第一栅电极GE1中的至少一个可以具有多层结构，该多层结构包括彼此具有不同物理性质的至少两个导电层。
栅极绝缘层311设置在第四栅极线GL4和第一栅电极GE1上。在示例性实施例中，栅极绝缘层311设置在包括第四栅极线GL4和第一栅电极GE1的第一基板301整个表面上。
在示例性实施例中，栅极绝缘层311可以包括氮化硅(SiNx)或氧化硅(SiOx)，或者由其组成。栅极绝缘层311可以具有多层结构，该多层结构包括具有不同物理性质的至少两个绝缘层。
第四数据线DL4、第四公共线CL4和半导体层344设置在栅极绝缘层311上。虽然未示出，但是在示例性实施例中，例如，第四数据线DL4的端部可以连接到另一层或外部驱动电路。第四数据线DL4的端部可以包括比第四数据线DL4的另一部分的平面面积更大的平面面积。
为了确保显示装置的显著高透射率，例如最大透射率，如图2所示，在示例性实施例中，例如，第四数据线DL4的中心部分可以弯曲成V形形状。在示例性实施例中，例如，第一像素电极PE1和第四公共线CL4的中心部分可以弯曲成V形形状。
在示例性实施例中，第四数据线DL4可以包括难熔金属(例如钼、铬、钽和钛)或其合金，或者由其组成。第四数据线DL4可以具有多层结构，该多层结构包括难熔金属层和低电阻导电层。在示例性实施例中，例如，多层结构可以包括双层结构，该双层结构包括铬或钼或其任何合金的下层以及铝或其任何合金的上层，或者多层结构包括三层结构，该三层结构包括钼或其任何合金的下层、铝或其任何合金的中间层以及钼或其任何合金的上层。在可替代示例性实施例中，例如，第四数据线DL4可以包括除前述材料以外的任何合适的金属或导体，或者由其组成。
第四公共线CL4可以包括与包含在第四数据线DL4中的材料相同的材料。
半导体层344与第一栅电极GE1的至少一部分重叠。
在示例性实施例中，例如，半导体层344可以包括非晶硅、多晶硅等。
第一欧姆接触层321a和第二欧姆接触层321b设置在半导体层344上。第一欧姆接触层321a和第二欧姆接触层321b相对于第一开关元件TFT1在其间的沟道区域彼此面对。
在示例性实施例中，第一欧姆接触层321a和第二欧姆接触层321b中的至少一个可以包括以高浓度掺杂有n型杂质离子(例如磷(P)或磷化氢(PH3))的硅化物或n+氢化非晶硅。
第一源电极SE1设置在第一欧姆接触层321a上。在示例性实施例中，尽管未示出，但是第一源电极SE1可以进一步设置在栅极绝缘层311上。第一源电极SE1的至少一部分与半导体层344和第一栅电极GE1重叠。第一源电极SE1可以包括与第四数据线DL4的材料基本相同的材料，并且可以具有与第四数据线DL4的结构基本相同的结构，例如多层结构。第一源电极SE1和第四数据线DL4可以在相同的制造工艺中同时提供。
第一漏电极DE1设置在第二欧姆接触层321b和栅极绝缘层311上。第一漏电极DE1的至少一部分与半导体层344和第一栅电极GE1重叠。第一漏电极DE1连接到第一像素电极PE1。第一漏电极DE1可以包括与第四数据线DL4的材料基本相同的材料，并且可以具有与第四数据线DL4的结构基本相同的结构，例如多层结构。第一漏电极DE1和第四数据线DL4可以在相同的制造工艺中同时提供。
第一钝化层321设置在第四数据线DL4、第一源电极SE1和第一漏电极DE1上。在示例性实施例中，第一钝化层321可以设置在第一基板301的除了第一漏极接触孔901和公共接触孔904之外的包含第四数据线DL4、第一源电极SE1和第一漏电极DE1的整个表面上。第一漏极接触孔901限定在第一连接部分651上方，并且公共接触孔904限定在第四公共线CL4上方。
在示例性实施例中，第一钝化层321可以包括无机绝缘材料，例如氮化硅(SiNx)或氧化硅(SiOx)，并且在示例性实施例中，例如，可以使用具有感光性且具有约4.0的介电常数的无机绝缘材料。在示例性实施例中，第一钝化层321可以具有包括下无机层和上有机层的双层结构。在示例性实施例中，例如，在图3中的垂直方向上，第一钝化层321可以具有大于或等于大约5000埃
Figure BDA0003407349950000121
的厚度，例如在大约
Figure BDA0003407349950000122
至大约
Figure BDA0003407349950000123
的范围内。
绝缘中间层352设置在第一钝化层321上。绝缘中间层352限定第一漏极接触孔901和公共接触孔904。第一漏极接触孔901限定在第一连接部分651上方，并且公共接触孔904限定在第四公共线CL4上方。
绝缘中间层352可以包括具有低介电常数的有机层。在示例性实施例中，例如，绝缘中间层352可以包括具有比第一钝化层321的介电常数低的介电常数的光敏有机层。
公共电极330设置在绝缘中间层352上。公共电极330通过公共接触孔904连接到第四公共线CL4。
在示例性实施例中，公共电极330可以包括透明金属层，该透明金属层例如包括氧化铟锌(“IZO”)或氧化铟锡(“ITO”)。
第二钝化层322设置在公共电极330、绝缘中间层352、第一钝化层321和第一漏电极DE1上。
第二钝化层322可以包括与包含在第一钝化层321中的材料相同的材料。
第一像素电极PE1和第一连接电极771设置在第二钝化层322上。第一像素电极PE1连接到第一漏电极DE1。详细地，第一像素电极PE1通过第一漏极接触孔901上的第一连接电极771连接到第一漏电极DE1。
在示例性实施例中，第一像素电极PE1可以包括例如透明金属层，诸如IZO或ITO。在第一像素电极PE1包括IZO的情况下，公共电极330可以包括ITO。
光阻挡层376设置在第二基板302上。光阻挡层376设置在与栅极线、数据线和公共线的区域以及开关元件区域(参考图4)对应的区域上。光阻挡层376在对应于像素区域的区域中限定出一孔径。随着像素电极区域的距离D2增大，光阻挡层376的孔径的尺寸也可以增大。虽然未示出，但是光阻挡层376可以设置在第一基板301上而不是第二基板302上。在示例性实施例中，光阻挡层376设置在第二钝化层322上。在示例性实施例中，光阻挡层376还设置在与栅极线、数据线和公共线的区域以及开关元件区域对应的区域上。
滤色器354设置在第二基板302上。在示例性实施例中，滤色器354设置在与像素区域对应的孔径区域的一部分中。在示例性实施例中，滤色器354的边缘部分设置在图3中的孔径上。
保护层722设置在光阻挡层376和滤色器354上。保护层722可以设置在包括光阻挡层376的第二基板302的大致整个表面上。在示例性实施例中，保护层722可以有效地防止第二基板302的部件(即光阻挡层376和滤色器354)之间的高度差被传递到液晶层333。在可替代示例性实施例中，可以省略保护层722。
液晶层333设置在第一基板301和第二基板302之间。在示例性实施例中，液晶层333可以包括例如具有负介电各向异性的各向同性液晶分子。在可替代示例性实施例中，液晶层333可以包括光聚合材料，并且在可替代示例性实施例中，例如，光聚合材料可以是反应性单体或反应性基团。
如图2所示，第二像素包括第二开关元件TFT2和第二像素电极PE2。
第二开关元件TFT2设置在由第四栅极线GL4、第五栅极线GL5、第三公共线CL3和第四数据线DL4包围的区域中。在示例性实施例中，第二开关元件TFT2可以是例如薄膜晶体管。
第二开关元件TFT2包括第二栅电极GE2、第二源电极SE2和第二漏电极DE2。第二栅电极GE2连接到第五栅极线GL5，第二源电极SE2连接到第四数据线DL4，第二漏电极DE2连接到第二像素电极PE2。
第二栅电极GE2和第五栅极线GL5可以是一体的。第二栅电极GE2可以具有从第五栅极线GL5朝向第四栅极线GL4突出的形状。
在示例性实施例中，虽然未示出，但是例如，第五栅极线GL5的端部可以连接到另一层或外部驱动电路。尽管未示出，但是第五栅极线GL5的端部可以包括比其另一部分的平面面积更大的平面面积。
第二源电极SE2和第四数据线DL4可以是一体的。第二源电极SE2可以具有从第四数据线DL4朝向第二栅电极GE2突出的形状。
第二像素电极PE2设置在由第五栅极线GL5、第六栅极线GL6、第三公共线CL3和第四数据线DL4包围的区域中。
如图2所示，第二像素电极PE2可以包括彼此间隔开的多个分支电极450。每个分支电极450的一个端部连接到第二连接电极772。每个分支电极450可以与相邻的栅极线重叠，该相邻的栅极线与对应的一个分支电极450相邻。在示例性实施例中，例如，每个分支电极450的端部可以与第五和第六栅极线GL5和GL6重叠。在每个分支电极450以及第五和第六栅极线GL5和GL6中的相应重叠区域中提供存储电容器。
第二像素电极PE2连接到第二开关元件TFT2。详细地，第二像素电极PE2连接到第二开关元件TFT2的第二漏电极DE2。第二像素电极PE2和第二漏电极DE2可以通过第二连接电极772彼此连接。第二连接电极772从第二像素电极PE2延伸到第二漏电极DE2上。如图2所示，第二连接电极772和第二像素电极PE2可以是一体的。第二连接电极772可以是第二像素电极PE2的一部分。
第二连接电极772与第五栅极线GL5重叠。
第二连接部分652是第二开关元件TFT2的第二漏极DE2与第二像素电极PE2之间的连接部分。如图2所示，第二连接部分652是指第二漏电极DE2和第二像素电极PE2之间的接触界面。第二像素电极PE2可以通过限定在第一钝化层321、绝缘中间层352和第二钝化层322中的第二漏极接触孔902与第二漏电极DE2物理接触。
第二连接部分652设置为与第二栅电极GE2相比更接近第四数据线DL4。在示例性实施例中，例如，从第四数据线DL4到第二连接部分652的距离可以小于从第四数据线DL4到第二栅电极GE2的距离。这里，距离中的每一个对应于图3中的水平方向上的线段的长度。
如图2所示，第二连接部分652设置在第四数据线DL4和第二栅电极GE2之间。在示例性实施例中，例如，如图2所示，第二连接部分652可以设置在由第四数据线DL4、第二栅电极GE2、第五栅极线GL5和第二源电极SE2包围的区域中。
第二漏极接触孔902的位置可以对应于第二连接部分652的位置。
由于第一连接部分651和第二连接部分652分别设置在第四数据线DL4和栅电极GE1之间以及在第四数据线DL4和栅电极GE2之间，并且栅电极GE1和GE2分别设置为与第四数据线DL4的相对两侧相邻，第一栅电极GE1和第二栅电极GE2可以设置为相对远离第四数据线DL4。因此，彼此相邻且其间具有第四数据线DL4的两个栅电极GE1和GE2之间的距离可以相对增大。因此，在示例性实施例中，相邻栅电极，例如第一栅电极GE1和第二栅电极GE2，可以不彼此接触，即使当栅极线(例如栅电极GE1和GE2所分别连接到的第四和第五栅极线GL4和GL5)之间的距离D1减小也如此。由于这种结构，在示例性实施例中，限定开关元件区域的长度的栅极线GL4和GL5之间的距离D1可以减小而不使第一电极GE1和第二电极GE2接触，并且限定像素电极区域的长度的栅极线(例如第三和第四栅极线GL3和GL4)之间的距离D2可以增加距离D1的减小量。随着距离D2增加，像素的孔径比可以增加。
每个栅极线和每个栅电极包括与包含在第一栅电极GE1中的材料相同的材料。每个源电极、每个漏电极、每个数据线和每个公共线包括与包含在第一源电极SE1中的材料相同的材料。每个像素电极和每个连接电极包括与包含在第一像素电极PE1中的材料相同的材料。
尽管未示出，但是显示装置的示例性实施例还可以包括第一偏振器和第二偏振器。在彼此面对的第一基板301表面和第二基板302表面分别被定义为对应基板的上表面，并且与上表面相对的表面分别被定义为对应基板的下表面的情况下，第一偏振器设置在第一基板301的下表面上，并且第二偏振器设置在第二基板302的下表面上。
第一偏振器的透射轴线垂直于第二偏振器的透射轴线，其透射轴线之一平行于栅极线GL取向。在可替代示例性实施例中，例如，LCD装置可以仅包括第一偏振器和第二偏振器中的一个。
虽然未示出，但是显示装置的示例性实施例可以进一步包括例如光阻挡电极。光阻挡电极可以设置在第二钝化层322上，以与每个数据线(例如第五数据线DL5)重叠。光阻挡电极沿着数据线设置。光阻挡电极包括与包含在第一像素电极PE1中的材料相同的材料。
光阻挡电极接收公共电压。光阻挡电极防止在数据线(例如第五数据线DL5)和像素电极(例如第一像素电极PE1)之间形成电场。由于接收相同公共电压的光阻挡电极和公共电极330是等电位的，因此透射通过液晶层333的在光阻挡电极和公共电极330之间的一部分的光被第二偏振器阻挡。因此，在示例性实施例中，防止在与数据线(例如第五数据线DL5)对应的区域中的光泄漏。另外，由于光阻挡电极可以代替数据线(例如第五数据线DL5)上的光阻挡层376的一部分，所以在显示装置中使用光阻挡电极的情况下，可以去除数据线(例如第五数据线DL5)上的光阻挡层376的该部分。因此，在设置光阻挡电极的情况下，像素的孔径比可以进一步增大。
图4是示出了图2的开关元件区域的示例性实施例的放大视图。
如图4所示，光阻挡层376设置在栅极线GL4和GL5、数据线DL4和DL5、公共线CL3，CL4和CL5的区域上以及开关元件区域上。光阻挡层376与栅极线GL4和GL5中的每一个、数据线DL4和DL5中的每一个、公共线CL3，CL4和CL5中的每一个以及开关元件区域重叠。
在示例性实施例中，例如，栅极线GL4和GL5中的每一个和开关元件区域上的光阻挡层376的宽度D可以在约40μm至约47μm的范围内。在示例性实施例中，例如，光阻挡层376的宽度D可以为大约41μm。
图5A、5B、5C、5D、5E、5F、5G、5H、5I、5J、5K和5L是示出了用于制造图3的显示装置的工艺的示例性实施例的横截面视图。
在示例性实施例中，虽然未示出，但是栅极金属层可以设置在第一基板301的整个表面上。在示例性实施例中，栅极绝缘层可以通过物理气相沉积(“PVD”)方法(例如溅射)来设置。
随后，如图5A所示，栅极金属层通过光刻工艺和蚀刻工艺进行图案化，使得栅极线GL4和栅电极GE1设置在第一基板301上。
在示例性实施例中，例如，栅极金属层可以通过使用蚀刻溶液的湿蚀刻方法去除。
栅极金属层可以包括包含在栅极线中的材料，或者由其组成。
随后，如图5B所示，栅极绝缘层311设置在包括栅极线GL4和栅电极GE1的第一基板301整个表面上。在示例性实施例中，例如，栅极绝缘层311可以通过化学气相沉积(“CVD”)方法设置。
栅极绝缘层311可以包括包含在前述栅极绝缘层311中的材料，或者由其组成。
随后，尽管未示出，半导体材料和杂质半导体材料顺序地设置在包括栅极绝缘层311的第一基板301整个表面上。在示例性实施例中，例如，半导体材料和杂质半导体材料可以通过CVD方法设置。
半导体材料可以包括包含在半导体层344中的材料，或者由其组成。
杂质半导体材料可以包括包含在第一和第二欧姆接触层321a和321b中的材料，或者由其组成。
随后，半导体材料和杂质半导体材料通过光刻工艺和蚀刻工艺进行图案化，使得与栅电极GE1重叠的半导体层344设置在栅极绝缘层311上，并且第一杂质半导体图案841设置在半导体层344上，如图5C所示。
在示例性实施例中，例如，半导体材料和杂质半导体材料可以通过使用蚀刻气体的干蚀刻方法去除。
随后，尽管未示出，但是源极金属层设置在包括半导体层344和杂质半导体图案841的第一基板301整个表面上。
源极金属层可以使用包含在数据线DL4中的材料制成。
随后，源极金属层通过光刻工艺和蚀刻工艺进行图案化，使得与栅极线GL4相交的数据线DL4设置在栅极绝缘层311上，并且与半导体层344的相对两侧重叠的源电极SE1和漏电极DE1设置在杂质半导体图案841上，如图5D所示。
随后，在将源电极SE1和漏电极DE1用作掩模的状态下，通过蚀刻工艺对杂质半导体图案841进行图案化，并且如图5E所示，提供第一欧姆接触层321a和第二欧姆接触层321b。第一欧姆接触层321a设置在源电极SE1和半导体层344之间，第二欧姆接触层321b设置在漏电极DE1和半导体层344之间。
在示例性实施例中，在杂质半导体图案841的蚀刻过程中，去除半导体层344在杂质半导体图案841下方的一部分。因此，与半导体层344的沟道区域对应的一部分的厚度减小。
随后，如图5F所示，第一钝化层321设置在包括数据线DL4、源电极SE1、漏电极DE1和公共线CL4的第一基板301整个表面上。
第一钝化层321可以包括包含在前述第一钝化层321中的材料。
随后，尽管未示出，但是光敏有机材料设置在包括第一钝化层321的第一基板301整个表面上。
随后，随着光敏有机材料通过光刻工艺进行图案化，具有第一漏极接触孔901和公共接触孔904的绝缘中间层352设置在第一钝化层321上，如图5G所示。
随后，在将绝缘中间层用作掩模的状态下，第一钝化层321通过蚀刻工艺进行图案化，使得第一漏极接触孔901和公共接触孔904限定在第一钝化层321中，如图5H所示。漏电极DE1的一部分和公共线CL4的一部分分别通过第一钝化层321的第一漏极接触孔901和公共接触孔904暴露。
随后，如图5I所示，执行灰化工艺。通过灰化工艺，绝缘中间层352在图5I的垂直方向上的厚度和在图5I的水平方向上的宽度减小。因此，在水平方向上的绝缘中间层352的第一漏极接触孔901的宽度和公共接触孔904的宽度相对增加，并且随着宽度增加，第一钝化层321的一部分通过绝缘中间层352的第一漏极接触孔901和公共接触孔904暴露。随着绝缘中间层352的厚度减小，第一漏极接触孔901和公共接触孔904的内壁的高度减小，并且随着绝缘中间层352的宽度减小，第一漏极接触孔901和公共接触孔904的内壁形成台阶形状，尽管未示出。执行绝缘中间层352的灰化工艺，以便有效地减小由于第一漏极接触孔901和公共接触孔904而产生的绝缘中间层352的高度差。因此，可以有效地防止公共电极330的短路缺陷和像素电极PE1的短路缺陷。
随后，尽管未示出，但是透明金属层设置在包括绝缘中间层352的第一基板301整个表面上。
随后，随着透明金属层通过光刻工艺和蚀刻工艺进行图案化，经由公共接触孔904与公共线CL4接触的公共电极330设置在绝缘中间层352和第一钝化层321上，如图5J所示。
透明金属层可以包括包含在公共电极330中的材料。
随后，如图5K所示，第二钝化层322设置在公共电极330、第一钝化层321和漏电极DE1上。随后，第二钝化层322通过光刻工艺和蚀刻工艺进行图案化。因此，暴露漏电极DE1的第一漏极接触孔901被限定在第二钝化层322中。
第二钝化层322可以包括包含在前述第二钝化层322中的材料。
随后，尽管未示出，透明金属层设置在包括第二钝化层322和漏电极DE1的第一基板301整个表面上。
透明金属层可以包括包含在像素电极PE1中的材料。
随后，透明金属层通过光刻工艺和蚀刻工艺进行图案化，并且设置经由第一漏极接触孔901连接到漏电极DE1的像素电极PE1和第一连接电极771，如图5L所示。
图6是示出了图1的区域A的可替代示例性实施例的详细视图。
第一开关元件TFT1的第一源电极SE1包括第一源极延伸部分841a和第一源极电极部分841b。
第一源极电极部分841b设置在第一栅电极GE1和第四栅极线GL4上。第一源极电极部分841b的整个区域可以与第一栅电极GE1和第四栅极线GL4重叠。
第一源极延伸部分841a从第四数据线DL4朝向第一源极电极部分841b延伸。第一源极延伸部分841a连接第四数据线DL4和第一源极电极部分841b。在示例性实施例中，第一源极延伸部分841a可以与彼此相邻设置并在其间包括第一源极延伸部分841a的两个栅极线GL4和GL5中的一个重叠。在示例性实施例中，例如，如图6所示，第一源极延伸部分841a可以与第四栅极线GL4重叠。在示例性实施例中，第四栅极线GL4可以与第一源极延伸部分841a的整个区域重叠。在可替代示例性实施例中，尽管未示出，但是第一源极延伸部分841a可以与第五栅极线GL5重叠。在示例性实施例中，第五栅极线GL5可以与第一源极延伸部分841a的整个区域重叠。
第二开关元件TFT2的第二源电极SE2包括第二源极延伸部分842a和第二源极电极部分842b。
第二源极电极部分842b设置在第二栅电极GE2和第五栅极线GL5上。第二源极电极部分842b的整个区域可以与第二栅电极GE2和第五栅极线GL5重叠。
第二源极延伸部分842a从第四数据线DL4朝向第二源极电极部分842b延伸。第二源极延伸部分842a连接第四数据线DL4和第二源极电极部分842b。在示例性实施例中，第二源极延伸部分842a可以与彼此相邻设置并在其间包括第二源极延伸部分842a的两个栅极线GL4和GL5中的一个重叠。在示例性实施例中，例如，如图6所示，第二源极延伸部分842a可以与第五栅极线GL5重叠。在示例性实施例中，第五栅极线GL5可以与第二源极延伸部分842a的整个区域重叠。在可替代示例性实施例中，尽管未示出，但是第二源极延伸部分842a可以与第四栅极线GL4重叠。在示例性实施例中，第四栅极线GL4可以与第二源极延伸部分842a的整个区域重叠。
因此，在示例性实施例中，在源极电极部分与栅极线重叠的情况下，限定开关元件区域的长度的栅极线(例如第四和第五栅极线GL4和GL5)之间的距离D3可以进一步减小，并且限定像素电极区域的栅极线(例如第三和第四栅极线GL3和GL4)之间的距离D4可以进一步增加所减小的长度。随着距离D4增加，像素的孔径比可以进一步增加。这里，距离D3小于距离D1，距离D4大于距离D2。
在示例性实施例中，第四栅极线GL4和第五栅极线GL5之间的距离D3例如可以在约30μm至约41μm的范围内。在示例性实施例中，例如，距离D3可以是大约31μm。在示例性实施例中，光阻挡层376的宽度D可以在约35μm至约38μm的范围内。在示例性实施例中，例如，宽度D可以是大约37μm。
在示例性实施例中，图2所示的第一源电极SE1的第一源极延伸部分和第二源电极SE2的第二源极延伸部分不与任何栅极线重叠。除了第一源极延伸部分841a和第二源极延伸部分841b的位置之外，图2所示的显示装置的构造和图6所示的显示装置的构造彼此相同，因此关于图6的构造的描述将参考图2、3和4以及其相关描述。
图7是示出了图1的区域A的另一可替代示例性实施例的详细视图。
如图7所示，显示装置的可替代示例性实施例可以进一步包括例如第一补偿图案931和第二补偿图案932中的至少一个。
第一补偿图案931从第四栅极线GL4延伸以与第一漏电极DE1重叠。第一补偿图案931和第四栅极线GL4可以是一体的。第一补偿图案931包括与包含在第四栅极线GL4中的材料相同的材料。
第一补偿图案931可以显著减小(例如最小化)第一栅电极GE1和第一漏电极DE1之间的重叠区域的尺寸变化，该尺寸变化由掩模未对准引起。在示例性实施例中，例如，在第一漏电极DE1由于掩模未对准而从正常位置向右移动的情况下，第一漏电极DE1和第一栅电极GE1之间的重叠区域可以增加，而第一漏电极DE1与第一补偿图案931之间的重叠区域减小。在可替代示例性实施例中，在第一漏电极DE1由于掩模未对准而从正常位置向左移动的情况下，第一漏电极DE1和第一栅电极GE1之间的重叠区域减小，而第一漏电极DE1和第一补偿图案931之间的重叠区域增加。因此，虽然第一漏电极DE1由于掩模未对准而向左或向右移动，但是第一栅电极GE1和第一漏电极DE1之间的重叠区域的总尺寸可以基本上恒定。
第二补偿图案932从第五栅极线GL5延伸，以与第二漏电极DE2重叠。第二补偿图案932和第五栅极线GL5可以是一体的。第二补偿图案932可以包括与包含在第五栅极线GL5中的材料相同的材料。
第二补偿图案932可以显著地减小(例如最小化)第二栅电极GE2和第二漏电极DE2之间的重叠区域的尺寸变化，该尺寸变化由掩模未对准引起。
第一开关元件TFT1的寄生电容的大小可以通过第一补偿图案931来稳定，并且第二开关元件TFT2的寄生电容的大小可以通过第二补偿图案932来稳定。
除了第一和第二补偿图案931和932，图2所示的显示装置的构造和图7所示的显示装置的构造彼此相同，因此关于图7的构造的描述将参考图2、3和4以及其相关描述。
图8是示出了显示装置的可替代示例性实施例的平面视图。
如图8所示，显示装置的可替代示例性实施例可以包括多个栅极线GL1，GL2，...、多个数据线DL1至DLj、多个公共线CL1至CLj-1、多个像素RP，GP和BP、多个第一虚拟像素DP1以及多个第二虚拟像素DP2。
多个像素DP1、RP、GP、BP和DP2包括表示红色图像的红色像素RP、表示绿色图像的绿色像素GP、表示蓝色图像的蓝色像素BP、第一虚拟像素DP1和第二虚拟像素DP2。
虽然图8中未示出，但是像素DP1、RP、GP、BP和DP2中的每一个包括开关元件和连接到开关元件的像素电极。每个开关元件连接到对应的一个栅极线和对应的一个数据线，并且图8示出了像素的每个开关元件连接到哪个栅极线和哪个数据线。换句话说，图8示出了像素的每个开关元件与对应的栅极线之间的电连接关系以及像素的每个开关元件与对应的数据线之间的电连接关系。在示例性实施例中，例如，在第一水平线HL1的像素之中，包含在第一虚拟像素DP1中的开关元件可以连接到第一栅极线GL1和第二数据线DL2。
在示例性实施例中，图8中的像素的位置基本上对应于包含在对应像素中的部件之中的像素的像素电极的位置。在示例性实施例中，例如，在第二水平线HL2的像素中，连接到第一数据线DL1的从左侧的第一红色像素RP可以设置在第三栅极线GL3和第四栅极线GL4之间。然而，第一红色像素RP的开关元件不设置在第三栅极线GL3和第四栅极线GL4之间，而是设置在第四栅极线GL4和第五栅极线GL5之间。下文中，参考图8描述的像素或虚拟像素的位置指的是包含在对应像素中的部件之中的像素的像素电极的位置。例如，参考图8的描述“预定像素设置在第一栅极线GL1和第二栅极线GL2之间”意味着预定像素的像素电极设置在第一栅极线GL1和第二栅极线GL2之间。再例如，参考图8的描述“预定像素设置在第一数据线DL1和第一公共线CL1之间”意味着预定像素的像素电极设置在第一数据线DL1和第一公共线CL1之间。
红色像素RP连接到在接近红色像素RP下部的两个栅极线之中更远离红色像素RP的像素电极设置的栅极线。在示例性实施例中，例如，第三水平线HL3中的红色像素RP可以连接到第七栅极线GL7，第七栅极线GL7在红色像素RP下方的第六和第七栅极线GL6和GL7之中更远离红色像素RP的像素电极。然而，在最后水平线中的红色像素RP下方仅设置一个栅极线，因此最后水平线中的红色像素RP连接到该一个栅极线。
绿色像素GP连接到在接近绿色像素GP上部的两个栅极线之中更远离绿色像素GP的像素电极设置的栅极线。在示例性实施例中，例如，第三水平线HL3中的绿色像素GP可以连接到第四栅极线GL4，第四栅极线GL4在绿色像素GP上方的第四和第五栅极线GL4和GL5之中更远离绿色像素GP的像素电极。然而，在示例性实施例中，在第一水平线HL1中，仅一个栅极线(例如第一栅极线GL1)设置在绿色像素GP上方，因此第一水平线HL1中的绿色像素GP连接到该一个栅极线，例如第一栅极线GL1。
在示例性实施例中，例如，蓝色像素BP连接到在接近蓝色像素BP下部的两个栅极线之中更远离蓝色像素BP的像素电极设置的栅极线，或者连接到在接近蓝色像素BP上部的两个栅极线之中更远离蓝色像素BP的像素电极设置的栅极线。在示例性实施例中，例如，第三水平线HL3中的蓝色像素BP中的一个可以连接到第七栅极线GL7，第七栅极线GL7在蓝色像素BP下方的第六和第七栅极线GL6和GL7之中更远离蓝色像素BP的像素电极。在可替代示例性实施例中，第三水平线HL3中的蓝色像素BP中的另一个连接到第四栅极线GL4，第四栅极线GL4在蓝色像素BP上方的第四和第五栅极线GL4和GL5之中更远离蓝色像素BP的像素电极。
除了栅极线的连接位置，图1所示的显示装置的构造和图8所示的显示装置的构造彼此相同，因此关于图8的构造的描述将参考图1和其相关描述。
图9是示出了图8的区域B的示例性实施例的详细视图。
如图9所示，第一开关元件TFT1的第一栅电极GE1和第五栅极线GL5可以是一体的。第一开关元件TFT1的第一栅电极GE1可以具有从第五栅极线GL5朝向第四栅极线GL4突出的形状。
也就是说，参考图9，第一开关元件TFT1的第一栅电极GE1可以与两个栅极线GL4和GL5之中更远离第一像素电极PE1的第五栅极线GL5是一体的。相比之下，参考图2，第一开关元件TFT1的第一栅电极GE1与两个栅极线GL4和GL5之中更接近第一像素电极PE1的第四栅极线GL4是一体的。
如图9所示，第二开关元件TFT2的第二栅电极GE2与第四栅极线GL4是一体的。第二开关元件TFT2的第二栅电极GE2可以具有从第四栅极线GL4朝向第五栅极线GL5突出的形状。
也就是说，参考图9，第二开关元件TFT2的第二栅电极GE2可以与两个栅极线GL4和GL5之中更远离第二像素电极PE2设置的第四栅极线GL4是一体的。相比之下，参考图2，第二开关元件TFT2的第二栅电极GE2与两个栅极线GL4和GL5之中更接近第二像素电极PE2的第五栅极线GL5是一体的。
根据图9所示的结构，由于第一连接部分651和第二连接部分652分别设置在第四数据线DL4和栅电极GE1之间以及在第四数据线DL4和栅电极GE2之间，并且栅电极GE1和GE2分别设置为与第四数据线DL4的相对两侧相邻，因此第一栅电极GE1和第二栅电极GE2可以设置为相对远离第四数据线DL4。因此，如上所述，像素的孔径比可以增大。
根据图9所示的结构，第一连接电极771与第四公共线CL4和第四栅极线GL4重叠，并且第二连接电极772与第五栅极线GL5重叠。
除了栅极线的连接位置，图2所示的显示装置的构造和图9所示的显示装置的构造彼此相同，因此关于图9的构造的描述将参考图2、3和4以及其相关描述。
显示装置的示例性实施例的结构可以适用于各种显示装置，例如LCD装置和有机发光二极管(“OLED”)显示装置。
如上所述，根据一个或多个示例性实施例，显示装置可以提供以下效果。
根据一个或多个示例性实施例，开关元件的漏电极和像素电极之间的连接部分设置为比栅电极到数据线更接近数据线。因此，邻近数据线的相对两侧设置的栅电极之间的距离可以增加。由于这种结构，限定开关元件区域的长度的栅极线之间的距离可以减小，并且限定像素电极区域的长度的栅极线之间的距离可以增加所减小的距离。随着像素电极区域的长度增加，像素的孔径比可以增加。
从前述内容，将了解，在本文中出于说明的目的而描述根据本发明的各种示范性实施例，且各种修改可以在不脱离本教导的范围和精神的情况下做出。因此，本文公开的各种示例性实施例并不旨在限制本教导的真实范围和精神。上述和其他示例性实施例的各种特征可以以任何方式混合和匹配，以产生与本发明一致的另外的示例性实施例。

Claims (21)

1.一种显示装置，包括：
彼此交叉的第一栅极线和数据线；
像素电极；
开关元件，包括连接到所述第一栅极线的栅电极、连接到所述数据线的源电极、连接到所述像素电极的漏电极；以及
连接部分，将所述漏电极与所述像素电极连接，所述连接部分的一部分与所述漏电极重叠，
其中与所述漏电极重叠的所述连接部分在所述数据线和所述栅电极之间。
2.如权利要求1所述的显示装置，其中所述连接部分设置在所述数据线和所述栅电极之间。
3.如权利要求2所述的显示装置，其中所述连接部分设置在由所述数据线、所述栅电极、所述第一栅极线和所述源电极包围的区域中。
4.如权利要求1所述的显示装置，其中所述漏电极和所述像素电极通过位于与所述连接部分对应的区域的接触孔彼此连接。
5.如权利要求1所述的显示装置，还包括从所述第一栅极线延伸并与所述漏电极重叠的补偿图案。
6.如权利要求1所述的显示装置，其中所述源电极包括：
与所述栅电极重叠的电极部分；以及
连接所述电极部分和所述数据线的延伸部分。
7.如权利要求6所述的显示装置，其中所述延伸部分与所述第一栅极线重叠。
8.如权利要求1所述的显示装置，还包括与所述数据线交叉并与所述第一栅极线相邻的第二栅极线，其中所述栅电极设置在所述第一栅极线和所述第二栅极线之间。
9.如权利要求8所述的显示装置，其中所述第一栅极线和所述第二栅极线之间的距离在约30微米至约41微米的范围内。
10.如权利要求8所述的显示装置，还包括光阻挡层，所述光阻挡层与所述第一栅极线和所述第二栅极线重叠并设置在所述第一栅极线和所述第二栅极线之间。
11.如权利要求10所述的显示装置，其中所述光阻挡层具有从约35微米至约38微米或从约40微米至约47微米的宽度。
12.如权利要求8所述的显示装置，其中所述栅电极从所述第一栅极线朝向所述第二栅极线突出。
13.如权利要求8所述的显示装置，还包括与所述第一栅极线和所述第二栅极线交叉的公共线。
14.如权利要求13所述的显示装置，其中所述开关元件设置在由所述第一栅极线、所述第二栅极线、所述数据线和所述公共线包围的区域中。
15.如权利要求13所述的显示装置，其中所述像素电极与所述栅电极、所述漏电极、所述公共线和所述第一栅极线重叠。
16.如权利要求1所述的显示装置，其中所述像素电极与所述第一栅极线重叠。
17.如权利要求13所述的显示装置，其中所述像素电极与所述栅电极、所述源电极、所述公共线和所述第二栅极线重叠。
18.如权利要求8所述的显示装置，其中所述像素电极与所述源电极和所述第二栅极线重叠。
19.如权利要求1所述的显示装置，其中在平面视图中，在垂直于所述数据线的第一方向上，所述数据线和所述连接部分之间的距离小于所述数据线和所述栅电极之间的距离。
20.如权利要求1所述的显示装置，其中与所述漏电极重叠的所述连接部分比所述源电极更接近所述数据线。
21.如权利要求1所述的显示装置，其中与所述漏电极重叠的所述连接部分比所述栅电极更接近所述数据线。
CN202111520497.6A 2016-04-04 2017-04-05 显示装置 Pending CN114296281A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160041128A KR102473101B1 (ko) 2016-04-04 2016-04-04 표시 장치
KR10-2016-0041128 2016-04-04
CN201710219113.4A CN107272287B (zh) 2016-04-04 2017-04-05 显示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201710219113.4A Division CN107272287B (zh) 2016-04-04 2017-04-05 显示装置

Publications (1)

Publication Number Publication Date
CN114296281A true CN114296281A (zh) 2022-04-08

Family

ID=59961447

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202111520497.6A Pending CN114296281A (zh) 2016-04-04 2017-04-05 显示装置
CN201710219113.4A Active CN107272287B (zh) 2016-04-04 2017-04-05 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201710219113.4A Active CN107272287B (zh) 2016-04-04 2017-04-05 显示装置

Country Status (3)

Country Link
US (2) US9952480B2 (zh)
KR (1) KR102473101B1 (zh)
CN (2) CN114296281A (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10955695B2 (en) * 2017-05-18 2021-03-23 Sharp Kabushiki Kaisha Display device
CN107402486B (zh) * 2017-08-31 2020-06-30 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示装置
KR102479565B1 (ko) * 2018-03-13 2022-12-20 엘지디스플레이 주식회사 디스플레이 패널 및 디스플레이 장치
CN110658657B (zh) * 2018-06-29 2021-10-01 京东方科技集团股份有限公司 阵列基板和显示面板
KR102545322B1 (ko) * 2018-07-25 2023-06-19 엘지디스플레이 주식회사 유기 발광 소자를 이용한 조명 장치
CN108803188B (zh) * 2018-08-30 2021-05-11 京东方科技集团股份有限公司 一种像素结构、其驱动方法、电子纸及显示装置
KR20220032359A (ko) * 2020-09-07 2022-03-15 엘지디스플레이 주식회사 전계 발광 표시 장치
CN114545693A (zh) * 2020-11-19 2022-05-27 福州京东方光电科技有限公司 一种显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355089A (zh) * 2007-07-26 2009-01-28 株式会社半导体能源研究所 显示装置
CN104252075A (zh) * 2013-06-28 2014-12-31 乐金显示有限公司 液晶显示器的阵列基板及其制造方法
CN104423113A (zh) * 2013-09-03 2015-03-18 三星显示有限公司 液晶显示器

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6262784B1 (en) * 1993-06-01 2001-07-17 Samsung Electronics Co., Ltd Active matrix display devices having improved opening and contrast ratios and methods of forming same and a storage electrode line
US6630977B1 (en) 1999-05-20 2003-10-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with capacitor formed around contact hole
KR100518051B1 (ko) * 2001-01-11 2005-09-28 엔이씨 엘씨디 테크놀로지스, 엘티디. 능동 매트릭스형 액정 디스플레이 장치와 그 제조 방법
KR20040023276A (ko) * 2002-09-11 2004-03-18 비오이 하이디스 테크놀로지 주식회사 샷 뮤라가 방지된 박막트랜지스터 액정표시장치
KR100543478B1 (ko) * 2002-12-31 2006-01-20 엘지.필립스 엘시디 주식회사 유기전계 발광소자와 그 제조방법
KR101182504B1 (ko) 2005-09-30 2012-09-12 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080001106A (ko) 2006-06-29 2008-01-03 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20080018487A (ko) * 2006-08-24 2008-02-28 삼성전자주식회사 박막 트랜지스터 기판 및 이의 리페어 방법
US7768597B2 (en) * 2006-12-14 2010-08-03 Hannstar Display Corp. Liquid crystal display
KR20080057921A (ko) * 2006-12-21 2008-06-25 엘지디스플레이 주식회사 수평 전계형 박막 트랜지스터 기판 및 그 제조방법
KR100993380B1 (ko) * 2007-12-14 2010-11-09 기아자동차주식회사 연속가변밸브타이밍 장치용 오일 공급 구조 및 오일 공급라인이 형성된 실린더 헤드
KR101237790B1 (ko) * 2008-06-13 2013-03-04 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101518742B1 (ko) * 2008-09-19 2015-05-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR101551303B1 (ko) 2008-11-11 2015-09-10 삼성디스플레이 주식회사 어레이 기판 및 이를 갖는 액정표시장치
US8493540B2 (en) * 2008-12-15 2013-07-23 Samsung Display Co., Ltd. Display panel and method of manufacturing the same
KR101747391B1 (ko) * 2009-07-07 2017-06-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 이의 제조 방법
KR20110107659A (ko) * 2010-03-25 2011-10-04 엘지디스플레이 주식회사 액정표시장치
KR101108176B1 (ko) * 2010-07-07 2012-01-31 삼성모바일디스플레이주식회사 더블 게이트형 박막 트랜지스터 및 이를 구비한 유기 발광 표시 장치
CN102005172B (zh) * 2010-11-04 2012-11-28 华映视讯（吴江）有限公司 显示装置及其修补方法
JP2014186121A (ja) * 2013-03-22 2014-10-02 Panasonic Liquid Crystal Display Co Ltd 液晶表示装置及びその駆動方法
CN104122715A (zh) * 2013-07-19 2014-10-29 深超光电（深圳）有限公司 薄膜晶体管基板以及液晶显示面板
KR102105370B1 (ko) * 2013-08-07 2020-04-29 삼성디스플레이 주식회사 표시 패널 및 이의 제조 방법
KR102046848B1 (ko) * 2013-12-20 2019-11-20 엘지디스플레이 주식회사 액정표시장치
KR20150078573A (ko) * 2013-12-31 2015-07-08 엘지디스플레이 주식회사 액정 표시장치
KR20150083669A (ko) * 2014-01-10 2015-07-20 삼성디스플레이 주식회사 표시장치 및 그것의 구동 방법
US9541786B2 (en) * 2014-02-17 2017-01-10 Samsung Display Co., Ltd. Liquid crystal display and method of manufacturing the same
KR102221842B1 (ko) * 2014-04-08 2021-03-03 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 갖는 표시장치
KR20150139132A (ko) * 2014-06-02 2015-12-11 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
CN104090440B (zh) * 2014-06-30 2017-01-18 上海天马微电子有限公司 一种像素结构、液晶显示阵列基板及液晶显示面板
KR20160025126A (ko) * 2014-08-26 2016-03-08 삼성디스플레이 주식회사 액정표시장치
KR101565818B1 (ko) * 2014-09-11 2015-11-06 엘지디스플레이 주식회사 액정표시장치
CN110544436B (zh) * 2014-09-12 2021-12-07 株式会社半导体能源研究所 显示装置
CN104347680A (zh) * 2014-11-10 2015-02-11 合肥鑫晟光电科技有限公司 一种amoled显示面板及其制作方法、显示装置
CN104570526A (zh) * 2014-12-08 2015-04-29 深圳市华星光电技术有限公司 液晶显示面板
CN105093619A (zh) * 2015-08-03 2015-11-25 深圳市华星光电技术有限公司 IPS型In Cell触控显示面板
CN105093756B (zh) * 2015-08-31 2019-01-22 深圳市华星光电技术有限公司 液晶显示像素结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101355089A (zh) * 2007-07-26 2009-01-28 株式会社半导体能源研究所 显示装置
CN104252075A (zh) * 2013-06-28 2014-12-31 乐金显示有限公司 液晶显示器的阵列基板及其制造方法
CN104423113A (zh) * 2013-09-03 2015-03-18 三星显示有限公司 液晶显示器

Also Published As

Publication number Publication date
US20170285428A1 (en) 2017-10-05
US20180231855A1 (en) 2018-08-16
CN107272287B (zh) 2021-12-31
KR20170115138A (ko) 2017-10-17
KR102473101B1 (ko) 2022-12-01
CN107272287A (zh) 2017-10-20
US9952480B2 (en) 2018-04-24
US10444583B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
CN107272287B (zh) 显示装置
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US9768275B2 (en) Array substrate for fringe field switching mode liquid crystal display device and method of fabricating the same
US8847234B2 (en) Thin film transistor, method fabricating thereof, liquid crystal display device and method for fabricating the same
CN108089379B (zh) 显示装置
US20090195489A1 (en) Thin film transistor substrate having high aperture ratio and method of manufacturing same
CN106298801B (zh) 掩模、显示装置以及制造显示装置的方法
US10761390B2 (en) Liquid crystal display device and method for fabricating the same
US10247977B2 (en) Display device
KR20170117261A (ko) 액정 표시 장치 및 이의 제조 방법
US10444586B2 (en) Liquid crystal display device and method for fabricating the same
KR20170052801A (ko) 표시 장치 및 그 제조 방법
CN107272275B (zh) 显示装置
US9709842B2 (en) Mask of display device and display device fabricated with the mask
CN107436516B (zh) 显示装置
US10303027B2 (en) Liquid crystal display device and manufacturing method thereof
US10367007B2 (en) Display device and method of manufacturing the same
KR101086121B1 (ko) 수평전계방식 액정표시소자 및 그 제조방법
KR20050011474A (ko) 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination