CN114287034B - 用于控制功率的多芯片封装中的电荷共享电容监测电路 - Google Patents

用于控制功率的多芯片封装中的电荷共享电容监测电路 Download PDF

Info

Publication number
CN114287034B
CN114287034B CN202080058502.3A CN202080058502A CN114287034B CN 114287034 B CN114287034 B CN 114287034B CN 202080058502 A CN202080058502 A CN 202080058502A CN 114287034 B CN114287034 B CN 114287034B
Authority
CN
China
Prior art keywords
die
power consumption
dies
common node
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080058502.3A
Other languages
English (en)
Other versions
CN114287034A (zh
Inventor
J·S·帕里
S·L·米勒
于亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN114287034A publication Critical patent/CN114287034A/zh
Application granted granted Critical
Publication of CN114287034B publication Critical patent/CN114287034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3212—Monitoring battery levels, e.g. power saving mode being initiated when battery voltage goes below a certain level
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Sources (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Read Only Memory (AREA)

Abstract

本发明涉及一种用于提供多个裸片的功率管理的技术。所述技术提供：针对所述多个裸片中的每一相应裸片确定用于操作每一相应裸片的功耗；及从每一相应裸片产生对应于每一相应裸片的所述功耗的相应信号。所述技术进一步提供：将每一相应信号转换成相应模拟电压以驱动共同节点；及利用耦合到所述共同节点的电荷存储装置累积来自所述裸片的所述相应模拟电压，其中所述累积电压指示所述裸片的总功耗。

Description

用于控制功率的多芯片封装中的电荷共享电容监测电路
技术领域
本公开大体上涉及裸片功率管理，且更明确来说，涉及多芯片封装的功率管理。
背景技术
存储器子系统可包含存储数据的一或多个存储器组件。存储器组件可为例如非易失性存储器组件及易失性存储器组件。一般来说，主机系统可利用存储器子系统在存储器组件处存储数据及从存储器组件检索数据。
附图说明
将从下文给出的详细描述及从本公开的各个实施例的附图更完全理解本公开。然而，图式不应被视为将本公开限于特定实施例，而是仅供说明及理解。
图1说明根据本公开的一些实施例的包含存储器子系统的实例计算环境。
图2是根据本公开的一些实施例的用于管理封装中从电网操作且利用共同节点处的电荷存储装置的多个裸片的功耗的实例方法的流程图。
图3是根据本公开的一些实施例的用于通过监测利用电荷存储装置确定多个裸片的总功耗的共同节点来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法的流程图。
图4是根据本公开的一些实施例的含有多个裸片的实例封装的框图，每一裸片具有用于执行图2及/或图3的方法的功率管理逻辑。
图5是根据本公开的一些实施例的用于管理封装中从电网操作且利用连接到共同节点的开漏晶体管的多个裸片的功耗的实例方法的流程图。
图6是根据本公开的一些实施例的用于通过监测具有开漏晶体管的共同节点以确定多个裸片的总功耗来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法的流程图。
图7是根据本公开的一些实施例的含有多个裸片的实例封装的框图，每一裸片具有用于执行图5及/或图6的方法的功率管理逻辑。
图8是根据本公开的一些实施例的用于管理封装中从电网操作且利用共同节点处的电流相加的多个裸片的功耗的实例方法的流程图。
图9是根据本公开的一些实施例的用于通过监测利用电流相加确定多个裸片的总功耗的共同节点来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法的流程图。
图10是根据本公开的一些实施例的含有多个裸片的实例封装的框图，每一裸片具有用于执行图8及/或图9的方法的功率管理逻辑。
图11是根据本公开的一些实施例的用于通过监测共同节点处的供应电压的波动来管理在封装中且从电网操作的多个裸片的功耗的实例方法的流程图。
图12是根据本公开的一些实施例的用于通过监测共同节点处的供应电压的波动以确定多个裸片的总功耗来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法的流程图。
图13是根据本公开的一些实施例的含有多个裸片的实例封装的框图，每一裸片具有用于执行图11及/或图12的方法的功率管理逻辑。
图14是根据本公开的一些实施例的本公开的实施例可操作于其中的实例计算机系统的框图。
具体实施方式
本公开的方面是针对管理具有存储器子系统的多个芯片或裸片的封装中的功率使用。存储器子系统的实例是经由存储器总线连接到中央处理单元(CPU)的存储器模块。存储器子系统可为存储装置、存储器模块或存储装置与存储器模块的混合。下文结合图1描述存储装置及存储器模块的实例。一般来说，主机系统可利用包含一或多个存储器装置的存储器子系统。存储器装置可包含例如非易失性存储器装置(例如NAND)。下文结合图1更详细描述包含易失性存储器装置的其它类型的存储器装置。主机系统可提供存储于存储器子系统处的数据且可请求从存储器子系统检索的数据。
在一个实施例中，作为电网的部分的多个裸片或芯片(统称为“裸片”)实施存储器组件。在一个实施例中，多个裸片驻留于单个半导体或类似封装中，例如系统级封装或另一三维集成电路封装。举例来说，封装可含有堆叠式存储器裸片。接着，电网将电力提供到封装且累积功耗跨多个裸片。因为例如编程、擦除及读取存储器组件的一些操作是相对高电流操作，所以封装内的所有裸片无法同时执行所述操作。通常，电力系统具有针对封装的总功耗限制(称为峰值功率)且由封装中的裸片进行的操作累积不能超过此限制。因而，过多裸片并发地执行高电流操作可导致功耗超过峰值功耗限制。系统可通过限制执行高电流操作的裸片的数目来维持电网的功耗限制。一种方法是基于相应裸片的额定峰值功耗来限制可在任何给定时间执行高电流操作的活动裸片的数目。然而，此方法具有以下缺点：在选择为活动的裸片的任何给定周期期间，所述活动裸片的实际总功耗不会达到或接近峰值功率限制。举例来说，并发高电流操作的限制可基于其中所有裸片都活动的最坏情况。在其中非所有裸片活动或一些以最小功耗操作的例子中，电网具有可用过量功率容量但低效地阻碍其它裸片的较高电流操作。
本公开的方面通过封装内的裸片各自将其相应功耗使用的指示提供到共享共同节点(例如线、引脚或端子)上来解决上述及其它缺点。共同节点聚合或积累功耗使用值以提供封装的总功耗值。接着，每一裸片可监测共同节点且确定较高电流操作(如果执行)是否将超过峰值功耗限制。如果超过，那么裸片可制止执行较高电流操作。如果操作未超过峰值功耗限制，那么裸片可执行操作。每一裸片可具有配置于裸片中的预定义峰值功耗，或控制器可将功耗信息提供到存储器组件(例如，通过设置命令序列)。以此方式，每一裸片存储或否则存取目标系统的特定功率限制。裸片指示共同节点上的较高功率使用，使得监测共同节点的其它裸片知道附加使用。下文描述提供许多不同方法或实施例来将个别功率使用聚合到共同节点上且提供监测共同节点的个别裸片来调度其个别较高电流操作以不超过总功耗限制或某个其它阈值。以此方式，所有裸片可高效使用电网来执行操作。下文实例涉及“一裸片”及“若干裸片”，但“一裸片”及“若干裸片”可与“一芯片”及“若干芯片”互换使用。
图1说明根据本公开的一些实施例的包含存储器子系统110的实例计算环境100。存储器子系统110可包含媒体，例如存储器组件112A到112N(也称为“存储器装置”)。存储器组件112A到112N可为易失性存储器组件、非易失性存储器组件或此类组件的组合。存储器子系统110可为存储装置、存储器模块或存储装置与存储器模块的混合。存储装置的实例包含固态驱动器(SSD)、快闪驱动器、通用串行总线(USB)快闪驱动器、嵌入式多媒体控制器(eMMC)驱动器、通用快闪存储(UFS)驱动器及硬盘驱动器(HDD)。存储器模块的实例包含双列直插式存储器模块(DIMM)、小形DIMM(SO-DIMM)及非易失性双列直插式存储器模块(NVDIMM)。
计算环境100可包含耦合到一或多个存储器子系统110的主机系统120。在一些实施例中，主机系统120耦合到不同类型的存储器子系统110。图1说明耦合到一个存储器子系统110的主机系统120的一个实例。例如，主机系统120使用存储器子系统110将数据写入到存储器子系统110及从存储器子系统110读取数据。如本文中使用，“耦合到”通常是指组件之间的连接，其可为间接通信连接或直接通信连接(例如，无中介组件)，无论有线还是无线，包含例如电、光、磁等的连接。
主机系统120可为计算装置，例如桌上型计算机、膝上型计算机、网络服务器、移动装置、嵌入式计算机(例如包含于运载工具、工业设备或联网商用装置中的嵌入式计算机)或包含存储器及处理装置的此计算装置。主机系统120可包含或耦合到存储器子系统110，使得主机系统120可从存储器子系统110读取数据或将数据写入到存储器子系统110。主机系统120可经由物理主机接口耦合到存储器子系统110。物理主机接口的实例包含(但不限于)串行高级技术附件(SATA)接口、外围组件互连高速(PCIe)接口、通用串行总线(USB)接口、光纤通道、串行附接SCSI(SAS)等。物理主机接口可用于在主机系统120与存储器子系统110之间传输数据。当存储器子系统110通过PCIe接口与主机系统120耦合时，主机系统120可进一步利用NVM Express(NVMe)接口存取存储器组件112A到112N。物理主机接口可提供用于在存储器子系统110与主机系统120之间传递控制、地址、数据及其它信号的接口。
存储器组件112A到112N可包含不同类型的非易失性存储器组件及/或易失性存储器组件的任何组合。非易失性存储器组件的实例包含与非(NAND)型快闪存储器。存储器组件112A到112N中的每一者可包含一或多个存储器单元阵列，例如单电平单元(SLC)、多电平单元(MLC)、三电平单元(TLC)或四电平单元(QLC)。在一些实施例中，特定存储器组件可包含存储器单元的低位密度部分(例如SLC部分)及高位密度部分(例如MLC部分)两者。存储器单元中的每一者可存储由主机系统120使用的一或多个数据位(例如数据块)。尽管已描述例如NAND型快闪存储器的非易失性存储器组件，但存储器组件112A到112N可基于任何其它类型的存储器，例如易失性存储器。在一些实施例中，存储器组件112A到112N可为(但不限于)随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变存储器(PCM)、磁随机存取存储器(MRAM)、或非(NOR)快闪存储器、电可擦除可编程只读存储器(EEPROM)及交叉点非易失性存储器单元阵列。交叉点非易失性存储器阵列可与堆叠式交叉网格数据存取阵列一起基于体电阻变化执行位存储。另外，与许多基于快闪的存储器相比，交叉点非易失性存储器可执行原位写入操作，其中非易失性存储器单元可被编程且无需事先擦除非易失性存储器单元。此外，存储器组件112A到112N的存储器单元可经分组为存储器页面或数据块，其可指代用于存储数据的存储器组件的单元。
存储器系统控制器115(下文称为“控制器”)可与存储器组件112A到112N通信以执行操作，例如在存储器组件112A到112N处读取数据、写入数据或擦除数据及其它此类操作。控制器115可包含硬件，例如一或多个集成电路及/或离散组件、缓冲存储器或其组合。控制器115可为微控制器、专用逻辑电路系统(例如现场可编程门阵列(FPGA)、专用集成电路(ASIC)等)或另一合适处理器。控制器115可包含经配置以执行存储于本地存储器119中的指令的处理器(处理装置)117。在所说明实例中，控制器115的本地存储器119包含经配置以存储用于执行控制存储器子系统110的操作的各种过程、操作、逻辑流程及例程的指令的嵌入式存储器，包含处置存储器子系统110与主机系统120之间的通信。在一些实施例中，本地存储器119可包含存储存储器指针、经提取数据等的存储器寄存器。本地存储器119还可包含用于存储微代码的只读存储器(ROM)。虽然已将图1中的实例存储器子系统110说明为包含控制器115，但在本公开的另一实施例中，存储器子系统110可不包含控制器115，而是可依赖外部控制(例如由外部主机提供或由与存储器子系统分离的处理器或控制器提供)。
一般来说，控制器115可从主机系统120接收命令或操作且可将命令或操作转换成指令或适当命令以实现对存储器组件112A到112N的期望存取。控制器115可负责其它操作，例如损耗均衡操作、废弃项目收集操作、错误检测及错误校正码(ECC)操作、加密操作、高速缓存操作及与存储器组件112A到112N相关联的逻辑块地址与物理块地址之间的地址转译。控制器115可进一步包含经由物理主机接口与主机系统120通信的主机接口电路系统。主机接口电路系统可将从主机系统接收的命令转换成命令指令以存取存储器组件112A到112N且还将与存储器组件112A到112N相关联的响应转换成用于主机系统120的信息。
存储器子系统110还可包含未说明的额外电路系统或组件。在一些实施例中，存储器子系统110可包含高速缓存或缓冲器(例如DRAM)及地址电路系统(例如行解码器及列解码器)，其可从控制器115接收地址且解码地址以存取存储器组件112A到112N。在一个实施例中，每一存储器组件112包含处理器(或类似电路系统)及本地存储器。在一个实施例中，每一存储器组件112表示构造于单个裸片(或芯片)上的存储器组件。下文关于后续图的描述参考一裸片112或若干裸片112。在一些实施例中，此“112”标示对应于存储器组件112A到112N中的一或多者。因此，“一裸片112”及“若干裸片112”在下文描述中指代存储器组件112A到112N中的一或多者。在一个实施例中，存储器组件112A到112N驻留于同一外壳或封装内，例如通过堆叠裸片(或芯片)。
存储器子系统110在每一裸片112中包含可管理相应裸片112内的功耗的功率管理逻辑(PML)(也称为功率管理)113。裸片112A到112N可驻留于单个封装中且可通过从电网获得电力来操作。每一裸片112的PML 113连接到共同节点114(例如线、引脚、端子等)以传输其裸片的功耗指示，其中来自裸片的个别指示的聚合或积累发生于共同节点处以提供所有裸片112的总功耗指示。每一PML 113还监测共同节点114以确定裸片112的总功耗的当前状态或值。接着，每一PML 113可使用监测到的指示来确定其裸片的规划存储器操作是否将超过总功耗或某个阈值电平。每一裸片可具有配置于裸片中的预定义总功耗或峰值功耗信息。替代地，控制器115可将功耗信息提供到存储器组件112A到112N(例如，通过设置命令序列)，使得每一裸片在主机系统120与存储器子系统110通信之后存储或否则存取目标系统的特定功率限制。控制器可将此信息传递到存储器组件112A到112N。下文描述提供关于PML113的操作及共同节点114的配置的不同实施例的更多细节。
图2是根据本公开的一些实施例的用于管理封装中从电网操作且利用共同节点处的电荷存储装置的多个裸片的功耗的实例方法200的流程图。方法200可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法200(PML 113及其它处理逻辑在下文统称为“处理装置”)。在一些实施例中，图4的电路系统执行方法200。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可行的。
在操作201，每一裸片112的处理装置(例如PML 113)确定用于操作其相应裸片的功耗量。裸片112的功耗取决于裸片112的活动。当处于较高电流状态(例如用于执行存储器操作)时，功耗比处于非活动状态时更高。处理装置可使用各种技术来确定其裸片112的功耗。举例来说，处理装置确定裸片112执行下一操作(如果存在)的功耗。在一个实施例中，处理装置使用查找表或其它数据结构映射一操作与对应于操作的数字或模拟值。在一种技术中，例如供应电流的电流测量提供裸片的功耗指示。
在操作202，每一处理装置产生对应于其裸片112的功耗的信号。举例来说，处理装置可产生对应于功耗的各种信号中的一者，包含电压或电流、模拟或数字。在一个实施例中，处理装置使用数/模转换器产生信号以将数字值转换成模拟值以指示功耗。在一个实施例中，信号是电流信号。在一个实施例中，电流信号可为由裸片112汲取以指示功耗的供应电流(或供应电流的一小部分)。由裸片112汲取的供应电流量对应于经确定功耗。
在操作203，每一处理装置将信号转换成模拟信号以驱动共同节点114。所执行的转换取决于用于指示裸片的功耗的信号的类型。针对采用电流信号的实施例，转换变成电压。因此，电流的值在驱动到共同节点114上时转换成电压。在一个实施例中，跨阻抗放大器执行电流/电压转换以驱动共同节点114。因此，所产生的模拟电压对应于裸片的功耗值指示。当每一处理装置产生其相应裸片的功耗时，由所有裸片112驱动到共同节点上的所得电压对应于指示封装中裸片的总功耗的值。
在操作204，例如电容器的电荷存储装置积累由每一裸片112驱动到共同节点114上的电荷。因此，电容器上的所得电压是封装中所有裸片112的功耗指示。
图3是根据本公开的一些实施例的用于通过监测利用电荷存储装置确定多个裸片的总功耗的共同节点来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法300的流程图。方法300可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法300。在一些实施例中，图4的电路系统执行方法300。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可行的。
在操作301，封装中所含的裸片112的每一处理装置(例如PML 113)监测由裸片共享的共同节点114。举例来说，每一处理装置监测共同节点114上指示封装中的所有裸片112的总功耗的积累电压。在一些实施例中，图2的方法200提供将模拟电压驱动到共同节点114上以对例如电容器的存储装置充电的技术。如上文描述，电荷存储装置在共同节点处积累电荷。
在操作302，一个裸片的处理装置利用共同节点114的积累电压来确定封装的裸片112的指示总功耗。在一个实施例中，处理装置通过使用模/数转换器来将共同节点114的模拟电压转换成数字值。
在操作303，处理装置确定裸片112将执行的操作是否将超过功耗的阈值。在一些实施例中，阈值电平是针对在电网上操作的封装的所有裸片112设置的峰值功率电平。因为裸片112已将其当前功耗(例如方法200)与其它裸片的指示一起指示到共同节点114上，所以处理装置知道封装的总功耗。处理装置可鉴于共同节点114上的聚合值来确定预期操作所需的功率是否将超过阈值。在一个实施例中，处理装置使用查找表或其它数据结构来映射一操作与对应于操作的数字或模拟值。如果功耗的潜在增加可导致总功率超过封装的阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过封装的阈值，那么裸片112执行操作。当执行操作时，裸片112的处理装置将裸片的功耗指示更新到共同节点114上以反映裸片在执行操作时的新功耗值。在一些实施例中，裸片112的处理装置在执行操作之前将裸片的功耗指示更新到共同节点114上以便广告或保留操作的功率以防止另一裸片执行另一功耗操作。
图4是含有多个裸片的实例封装400的框图，每一裸片具有用于执行图2及/或图3的方法的PML。封装400仅展示三个裸片，然而，实际存在数目可取决于设计而变化。每一裸片112包含定序器115及PML 113。每一定序器115负责使在其相应裸片112内执行的各种存储器操作定序。此类操作包含调度及执行与存储器单元相关的读取、编程及擦除操作。PML113管理裸片112的功率相关操作。在一些实施例中，PML 113及定序器115是单独组件。在一些实施例中，PML 113及定序器115是组合式组件。在一些实施例中，裸片112的定序器115可彼此通信。每一PML 113耦合到共同节点114。
在操作中，每一裸片112的PML 113确定用于操作其相应裸片的功耗量。在一些实施例中，定序器115可提供用于确定功耗的信息。裸片112的功耗取决于裸片的活动。当处于较高电流状态(例如用于执行编程、读取或擦除操作)时，功耗比处于非活动状态时更高。PML 113可使用各种技术来确定其裸片112的功耗。在一种技术中，由裸片汲取的电流(例如供应电流)量提供裸片的功耗指示。
每一PML 113在线406上产生对应于其裸片112的功耗的信号。PML 113可产生对应于功耗的各种信号中的一者，包含电压或电流及模拟或数字。在一个实施例中，PML113使用数/模转换器在线406上产生信号以将数字值转换成模拟值。在一个实施例中，线406上的信号是电流信号。在一个实施例中，电流信号可为由裸片112汲取以指示功耗的供应电流(或供应电流的一小部分)。由裸片112汲取的电流量对应于裸片112的功耗。在一些实施例中，定序器115可将线406的信号提供到PML 113。
每一PML 113将线406上的信号转换成线407上的模拟信号以驱动共同节点114。所执行的转换取决于用于指示裸片的功耗的信号的类型。针对采用电流信号的实施例，转换是从电流到电压。因此，电流的值在驱动到共同节点114上时转换成电压。在所展示实施例中，跨阻抗放大器401执行电流/电压转换以驱动共同节点114。在线407上产生的模拟电压对应于裸片的功耗值指示。当每一PML 113产生其相应裸片的功耗时，由所有裸片112驱动到共同节点114上的所得电压对应于指示封装400中裸片的总功耗的值。
封装400包含电荷存储装置(展示为电容器403)以积累驱动到共同节点114上的电荷。电容器403上的所得电压提供封装400中所有裸片112的功耗指示。与电容器403并联的泄漏电阻器404提供电容器的放电路径。尽管封装包含电路组件403及404两者，但一个或两个组件403、404可驻留于封装外。在一些实施例中，每一裸片112上的标示引脚或端子将线407连接到共同节点114。
为了管理每一裸片112的功耗，每一PML 113监测共同节点114上的积累电压。在一些实施例中，每一裸片上的标示引脚或端子将线408连接到共同节点114以监测共同节点114上的电压。一个裸片的PML 113利用共同节点114的积累电压来确定封装400的裸片112的指示总功耗。在一个实施例中，PML 113通过使用模/数转换器402来将线408上的模拟电压转换成数字值且在线409上输出数字信号。PML 113可将线409上的此信息传递到定序器115。
PML 113确定裸片112将执行的下一操作是否将超过功耗的阈值。在一些实施例中，阈值电平是针对在电网上操作的封装400的所有裸片112设置的峰值功率电平。因为裸片112已将其当前功耗与其它裸片的指示一起指示到共同节点114上，所以PML 113知道封装的总功耗。PML 113可鉴于共同节点114上的聚合值来确定下一操作所需的功率是否将超过阈值。如果功耗的潜在增加可导致总功率超过阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过阈值，那么裸片112执行操作。当执行操作时，裸片112的PML 113更新共同节点114上的裸片的功耗指示以反映裸片在执行操作时的新功耗值。在一些实施例中，裸片112的PML 113在执行操作之前将裸片的功耗指示更新到共同节点114上以便广告或保留操作的功率以防止另一裸片执行另一功耗操作。在一些实施例中，定序器115可执行一些或所有操作功能或辅助执行裸片112的操作功能。
图4的电路系统允许模拟控制封装400中的裸片112的功率管理。共同节点114处的模拟电压及/或电流监测允许每一裸片112确定封装400的当前功耗，使得每一个别裸片可基于监测到的总功耗值来决定其当前可执行哪一(些)存储器操作。当裸片112无法获取足够功率来执行操作时，在一些实施例中，裸片112可延迟执行操作直到功率可用或执行操作的较低功率版本。此外，图4的电路系统可含有用于调整过程、温度及/或电压(PVT)波动的补偿装置/电路/逻辑。PVT补偿允许PML 113在波动PVT条件下准确执行。
图5是根据本公开的一些实施例的用于管理在封装中且从电网操作且利用连接到共同节点的开漏晶体管的多个裸片的功耗的实例方法500的流程图。方法500可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法500(PML 113及其它处理逻辑在下文统称为“处理装置”)。在一些实施例中，图7的电路系统执行方法500。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可行的。
在操作501，每一裸片112的处理装置(例如PML 113)确定用于操作其相应裸片的功耗量。裸片112的功耗取决于裸片112的活动。当处于较高电流状态(例如用于执行存储器操作)时，功耗比处于非活动状态时更高。处理装置可使用各种技术来确定其裸片112的功耗。举例来说，处理装置确定裸片112执行下一操作(如果存在)的功耗。在一个实施例中，处理装置使用查找表或其它数据结构映射一操作与对应于操作的数字或模拟值。在一种技术中，例如供应电流的电流测量提供裸片的功耗指示。
在操作502，每一处理装置产生对应于其裸片112的功耗的信号。举例来说，处理装置可产生对应于功耗的各种信号中的一者，包含电压或电流及模拟或数字。在一个实施例中，处理装置使用数/模转换器产生信号以将数字值转换成模拟值。在一个实施例中，信号是模拟电压信号，其电压值对应于由裸片汲取的电流。由裸片112汲取的供应电流量对应于经确定功耗。
在操作503，每一处理装置使用模拟电压驱动开漏晶体管的栅极，使得漏极电压对应于栅极驱动电压。漏极连接到共同节点114，使得晶体管将电压变化驱动到共同节点114上。在一个实施例中，每一裸片112的晶体管的漏极连接到共同节点114且共同节点114连接到参考电压，例如供应电压。当晶体管处于关断状态时，共同节点114处于参考电压。然而，当晶体管传导时，共同节点114的电压从参考电压下降，其中电压下降量对应于晶体管的传导量。因为晶体管传导量取决于到晶体管的栅极信号，所以每一处理装置致使从参考值的电压变化(例如电压下降)，所述变化对应于裸片的功耗。
在操作504，因为在传导时每一处理装置将电压变化驱动到共同节点114上，所以共同节点114处的电压表示来自所有裸片112的累积驱动。因此，共同节点114处的电压具有与参考值的电压方差，其对应为封装中裸片112的总功耗指示。
图6是根据本公开的一些实施例的用于通过监测具有开漏晶体管的共同节点以确定多个裸片的总功耗来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法600的流程图。方法600可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法300。在一些实施例中，图7的电路系统执行方法600。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可行的。
在操作601，封装中所含的裸片112的每一处理装置(例如PML 113)监测由裸片共享的共同节点114。举例来说，每一处理装置监测共同节点114上指示封装中所有裸片112的总功耗的电压。在一些实施例中，图5的方法500提供使用开漏晶体管致使共同节点114的电压对应于晶体管的传导而改变的技术。每一处理装置利用开漏晶体管配置且在驱动成传导时致使共同节点114的电压响应于传导而改变。如上文描述，在共同节点114处组合的所有电压变化对应于总功耗。
在操作602，一个裸片112的处理装置利用共同节点114的电压来确定封装的裸片的指示总功耗。在一个实施例中，处理装置通过使用模/数转换器来将共同节点114的模拟电压转换成数字值。其它实施例可使用其它技术。
在操作603，处理装置确定裸片112将执行的下一操作是否将超过功耗的阈值。在一些实施例中，阈值电平是针对在电网上操作的封装的所有裸片112设置的峰值功率电平。因为裸片112已将其当前功耗(例如方法500)与其它裸片的指示一起指示到共同节点114上，所以处理装置知道封装的总功耗。处理装置可鉴于共同节点114上的聚合值来确定预期操作所需的功率是否将超过阈值。在一个实施例中，处理装置使用查找表或其它数据结构映射一操作与对应于操作的数字或模拟值。如果功耗的潜在增加可导致总功率超过阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过阈值，那么裸片112执行操作。当执行操作时，裸片112的处理装置更新共同节点114上的裸片的功耗指示以反映裸片在执行操作时的新功耗值。在一些实施例中，裸片112的处理装置在执行操作之前将裸片的功耗指示更新到共同节点114上以便广告或保留操作的功率以防止另一裸片执行另一功耗操作。
图7是含有多个裸片的实例封装700的框图，每一裸片具有用于执行图5及/或图6的方法的PML。封装700仅展示三个裸片112，然而，实际存在数目可取决于设计而变化。每一裸片112包含定序器115及PML 113。每一定序器115负责使在其相应裸片112内执行的各种存储器操作定序。此类操作包含调度及执行与存储器单元相关的读取、编程及擦除操作。PML 113管理裸片112的功率相关操作。在一些实施例中，PML 113及定序器115是单独组件。在一些实施例中，PML 113及定序器115是组合式组件。在一些实施例中，裸片112的定序器115可彼此通信。每一PML 113耦合到共同节点114。
在操作中，每一裸片112的PML 113确定用于操作其相应裸片的功耗量。在一些实施例中，定序器115可提供用于确定功耗的信息。裸片112的功耗取决于裸片的活动。当处于较高电流状态(例如用于执行编程、读取或擦除操作)时，功耗比处于非活动状态时更高。PML 113可使用各种技术来确定其裸片112的功耗。在一种技术中，电流测量(例如供应电流)提供裸片的功耗指示。
每一PML 113在线706上产生对应于其裸片的功耗的信号。PML 113可产生对应于功耗的各种信号中的一者，包含电压或电流及模拟或数字。在一个实施例中，信号是模拟电压信号，其电压值对应于由裸片汲取的电流。
每一PML 113使用模拟电压驱动开漏晶体管701的栅极。晶体管具有连接到共同节点114的漏极线707。在一些实施例中，晶体管701是互补金属氧化物半导体(CMOS)晶体管。共同节点114经由上拉电阻器703连接到参考电压Vref。在一些实施例中，Vref可为提供到裸片的供应电压(例如Vcc或Vdd)。当晶体管处于关断状态时，漏极线707处于Vref电平。电阻器703可驻留于封装700内或封装700外。当一或多个晶体管701传导时，传导晶体管操作以从共同节点114牵引电流且将电压从Vref值下拉。下拉量取决于驱动晶体管701的栅极的信号的值。共同节点114的电压从参考电压Vref下降，其中电压下降量对应于晶体管701的传导量。因为晶体管传导量取决于到晶体管的栅极信号，所以每一PML 113致使从参考值的电压变化(例如电压下降)，所述变化对应于裸片的功耗。
每一PML 113驱动相应晶体管701致使线707的电压下拉。裸片112的晶体管701的累积下拉量转化成从共同节点114处的Vref的电压量。因此，所有裸片112的从共同节点114处的Vref的此电压变化对应于裸片112的总功耗。在一些实施例中，控制器或调节器可控制Vref的值以便改变Vref与阈值电平设置(例如针对峰值功率)之间的距离。对于较低Vref，共同节点114可以较少活动裸片112达到阈值电压电平，此具有降低功率限制的效应。对于较高Vref，共同节点114可以较多活动裸片112达到阈值电压电平，此具有提高功率限制的效应。以此方式，系统可基于任务负载及系统功率要求调整Vref以便平衡功率限制与任务执行时间。
在一些实施例中，每一PML 113使用多个晶体管而非仅一个晶体管。到多个晶体管的栅极的信号确定哪些晶体管将传导。在此例子中，对于一些实施例，信号可为数字的。多个晶体管在传导时在饱和模式中操作，使得经接通以下拉共同节点114的晶体管的数目确定共同节点114处来自Vref的电流及所得电压变化量。在此例子中，多个晶体管在线707上提供漏极电流的离散阶跃变化。
为了管理每一裸片112的功耗，每一PML 113监测共同节点114上指示封装700中所有裸片112的总功耗的电压。共同节点电压与Vref之间的电压差越高，总功耗越高。在一些实施例中，每一裸片112上的标示引脚或端子将线708连接到共同节点114以监测共同节点电压。一个裸片112的PML 113利用共同节点114的电压来确定封装的裸片的指示总功耗。在一个实施例中，PML 113通过使用模/数转换器702来将共同节点114的模拟电压转换成数字值且在线709上输出数字信号。PML 113可将线709上的此信息传递到定序器115。
PML 113确定裸片112将执行的下一操作是否将超过功耗的阈值。在一些实施例中，阈值电平是针对在电网上操作的封装的所有裸片112设置的峰值功率电平。因为裸片112已将其当前功耗与其它裸片的指示一起指示到共同节点114上，所以PML 113知道封装的总功耗。PML 113可鉴于共同节点114上的聚合值来确定下一操作所需的功率是否将超过阈值。如果功耗的潜在增加可导致总功率超过阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过阈值，那么裸片112执行操作。当执行操作时，裸片112的PML 113更新共同节点114上的裸片的功耗指示以反映裸片在执行操作时的新功耗值。在一些实施例中，裸片112的PML 113在执行操作之前将裸片的功耗指示更新到共同节点114上以便广告或保留操作的功率以防止另一裸片执行另一功耗操作。在一些实施例中，定序器115可执行一些或所有操作功能或辅助执行裸片112的操作功能。
图7的电路系统允许模拟控制封装700中裸片112的功率管理。共同节点114处的模拟电压及/或电流监测允许每一裸片112确定封装700的当前功耗，使得每一个别裸片基于监测到的总功耗值决定其当前可执行哪一(些)存储器操作。当裸片112无法获取足够功率来执行操作时，在一些实施例中，裸片112可延迟执行操作直到功率可用或执行操作的较低功率版本。此外，图7的电路系统可含有用于调整过程、温度及/或电压(PVT)波动的补偿装置/电路/逻辑。PVT补偿允许PML 113在波动PVT条件下准确执行。
图8是根据本公开的一些实施例的用于管理封装中从电网操作且利用共同节点处的电流相加的多个裸片的功耗的实例方法800的流程图。方法800可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法800(PML 113及其它处理逻辑在下文统称为“处理装置”)。在一些实施例中，图10的电路系统执行方法800。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可行的。
在操作801，每一裸片112的处理装置(例如PML 113)确定用于操作其相应裸片的功耗量。裸片112的功耗取决于裸片112的活动。当处于较高电流状态(例如用于执行存储器操作)时，功耗比处于非活动状态时更高。处理装置可使用各种技术来确定其裸片112的功耗。举例来说，处理装置确定裸片112执行下一操作(如果存在)的功耗。在一个实施例中，处理装置使用查找表或其它数据结构映射一操作与对应于操作的数字或模拟值。在一种技术中，电流测量(例如供应电流)提供裸片的功耗指示。
在操作802，每一处理装置产生对应于其裸片112的功耗的信号。举例来说，处理装置可产生对应于功耗的各种信号中的一者，包含电压或电流及模拟或数字。在一个实施例中，处理装置使用数/模转换器产生信号以将数字值转换成模拟值以指示功耗。在一个实施例中，信号是电流信号。在一个实施例中，电流信号可为由裸片汲取以指示功耗的供应电流(或供应电流的一小部分)。由裸片112汲取的供应电流量对应于经确定功耗。
在操作803，每一处理装置驱动模拟信号以驱动共同节点114。针对采用电流信号的实施例，电流源将模拟电流驱动到共同节点114上。因此，供应到共同节点114的电流的值对应于裸片的功耗值指示。来自裸片112的经组合电流导致共同节点114处的累积模拟电流。
在操作804，当每一处理装置产生其相应裸片的功耗时，由所有裸片112驱动到共同节点114上的所得累积模拟电流对应于指示封装中裸片的总功耗的值。
图9是根据本公开的一些实施例的用于通过监测利用电流相加确定多个裸片的总功耗的共同节点来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法900的流程图。方法900可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法900。在一些实施例中，图10的电路系统执行方法900。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中都需要所有过程。其它过程流程是可行的。
在操作901，封装中所含的裸片112的每一处理装置(例如PML 113)监测由裸片共享的共同节点114。举例来说，每一处理装置监测共同节点114上指示封装中所有裸片112的总功耗的累积模拟电流。在一些实施例中，图8的方法800提供使用对应于相应裸片112的功耗的模拟电流的技术。当相加时，总电流提供裸片112的总功耗的指示。
在操作902，一个裸片112的处理装置利用共同节点114处的累积模拟电流来确定封装的裸片112的指示总功耗。在一个实施例中，PML 113使用电流相加放大器来使模拟电流相加。
在操作903，处理装置确定裸片112将执行的操作是否将超过功耗的阈值。在一些实施例中，阈值电平是针对在电网上操作的封装的所有裸片112设置的峰值功率电平。因为裸片112已将其当前功耗(例如方法800)与其它裸片的指示一起指示到共同节点114上，所以处理装置知道封装的总功耗。处理装置可鉴于共同节点114上的累积模拟电流值来确定预期操作所需的功率是否将超过阈值。在一个实施例中，处理装置使用查找表或其它数据结构映射一操作与对应于操作的数字或模拟值。如果功耗的潜在增加可导致总功率超过阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过阈值，那么裸片112执行操作。当执行操作时，裸片112的PML113更新共同节点114上的裸片的功耗指示以反映裸片112在执行操作时的新功耗值。在一些实施例中，裸片112的处理装置在执行操作之前将裸片的功耗指示更新到共同节点114上以便广告或保留操作的功率以防止另一裸片执行另一功耗操作。
图10是含有多个裸片的实例封装1000的框图，每一裸片具有用于执行图8及/或图9的方法的PML。封装1000仅展示三个裸片112，然而，实际存在数目可取决于设计而变化。每一裸片包含定序器115及PML 113。每一定序器115负责使在其相应裸片内执行的各种存储器操作定序。此类操作包含调度及执行与存储器单元相关的读取、编程及擦除操作。PML113管理裸片112的功率相关操作。在一些实施例中，PML 113及定序器115是单独组件。在一些实施例中，PML 113及定序器115是组合式组件。在一些实施例中，裸片112的定序器115可彼此通信。每一PML 113耦合到共同节点114。
在操作中，每一裸片112的PML 113确定用于操作其相应裸片的功耗量。在一些实施例中，定序器115可提供用于确定功耗的信息。裸片112的功耗取决于裸片的活动。当处于较高电流状态(例如用于执行编程、读取或擦除操作)时，功耗比处于非活动状态时更高。PML 113可使用各种技术来确定其裸片112的功耗。在一种技术中，电流测量(例如供应电流)提供裸片的功耗指示。
每一PML 113产生对应于其裸片112的功耗的信号。PML 113可产生对应于功耗的各种信号中的一者，包含电压或电流及模拟或数字。在一个实施例中，线1006上的信号是电流信号。在一个实施例中，电流信号可为由裸片汲取以指示功耗的供应电流(或供应电流的一小部分)。在一些实施例中，定序器115可将线1006的信号提供到PML 113。
每一PML 113驱动模拟信号以驱动共同节点114。针对采用电流信号的实施例，电流源1001将模拟电流驱动到线1007上，线1007连接到共同节点114。因此，供应到共同节点114的模拟电流的值对应于裸片的功耗值指示。当每一PML 113在线1007上产生其相应裸片的功耗指示时，所有裸片112在共同节点114上的所得累积模拟电流对应于指示封装中裸片的总功耗的值。
为了管理每一裸片112的功耗，每一PML 113监测共同节点114上的累积模拟电流。在一些实施例中，每一裸片112上的标示引脚或端子连接到线1008到共同节点114。在一些实施例中，电阻器1004将共同节点114连接到返回路径，例如接地。电阻器1004可驻留于封装内或封装外。一个裸片112的PML 113利用共同节点114的相加电流来确定封装1000的裸片112的指示总功耗。在一个实施例中，PML 113使用连接到线1008的电流相加放大器1003使电流相加，通过使用模/数转换器1002来将模拟值转换成数字值，且在线1009上输出数字信号。PML 113可将线1009上的此信息传递到定序器115。
PML 113确定其裸片112将执行的下一操作是否将超过功耗的特定阈值。在一些实施例中，阈值电平是针对在电网上操作的封装的所有裸片112设置的峰值功率电平。因为裸片112已将其当前功耗与其它裸片的指示一起指示到共同节点114上，所以PML 113知道封装的总功耗。PML 113可鉴于共同节点114上的累积模拟电流值来确定下一操作所需的功率是否将超过阈值。如果功耗的潜在增加可导致总功率超过阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过阈值，那么裸片112执行操作。当执行操作时，裸片112的PML 113更新共同节点114上的裸片的功耗指示以反映裸片112在执行操作时的新功耗值。在一些实施例中，裸片112的PML 113在执行操作之前将裸片的功耗指示更新到共同节点114上以便广告或保留操作的功率以防止另一裸片执行另一功耗操作。在一些实施例中，定序器115可执行一些或所有操作功能或辅助执行裸片112的操作功能。
图10的电路系统允许模拟控制封装1000中裸片112的功率管理。共同节点114处的模拟电压及/或电流监测允许每一裸片112确定封装1000的当前功耗，使得每一个别裸片可基于监测到的总功耗值来决定其当前可执行哪一(些)存储器操作。当裸片无法获取足够功率来执行操作时，在一些实施例中，裸片112可延迟执行操作直到功率可用或执行操作的较低功率版本。此外，图10的电路系统可含有用于调整过程、温度及/或电压(PVT)波动的补偿装置/电路/逻辑。PVT补偿允许PML 113在波动PVT条件下准确执行。
图11是根据本公开的一些实施例的用于通过监测共同节点处的供应电压的波动来管理在封装中且从电网操作的多个裸片的功耗的实例方法1100的流程图。方法1100可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法1100(PML 113及其它处理逻辑在下文统称为“处理装置”)。在一些实施例中，图13的电路系统执行方法1100。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可行的。
在操作1101，每一裸片112的处理装置(例如PML 113)不产生指示裸片的功耗的信号。相反地，每一PML 113监测将电力提供到封装的裸片112的供应电压。供应电压在封装的裸片112消耗最小功率时具有标称或参考值。随着一或多个裸片112开始通过执行存储器操作来消耗功率，在供应上汲取的额外电流致使供应线上的电压下降。此变化可为随着裸片112从供应汲取额外电流由供应线经历的涟波效应。
在操作1102，每一处理装置测量共同节点处的供应电压值。在一个实施例中，连接到共同节点114的电压检测器可检测共同节点处的电压。因为由裸片汲取的总电流对应于封装的总功耗且因为电压下降与从供应汲取的电流成比例关系，所以从在共同节点处测量的标称或参考值的总电压下降给出封装中裸片112的总功耗的良好指示。
在操作1103，处理装置可确定共同节点114上的电压下降或涟波与标称或参考值的差。当每一处理装置产生其相应裸片的功耗时，由所有裸片112驱动到共同节点上的所得电压对应于指示封装中裸片的总功耗的值。
在操作1104，处理装置可利用共同节点114上的电压下降或涟波与标称或参考值的此差来指示封装中裸片112的总功耗。
图12是根据本公开的一些实施例的用于通过监测共同节点处的供应电压的波动以确定多个裸片的总功耗来管理多个裸片中的一个裸片的功耗以便执行功耗操作的实例方法1200的流程图。方法1200可由处理逻辑执行，处理逻辑可包含硬件(例如处理装置、电路系统、专用逻辑、可编程逻辑、微代码、装置的硬件、集成电路等)、软件(例如运行或执行于处理装置上的指令)或其组合。在一些实施例中，图1的PML 113执行方法1200。在一些实施例中，图13的电路系统执行方法1200。尽管以特定序列或顺序展示，但除非另外指定，否则过程的顺序可修改。因此，所说明实施例应被理解为仅作为实例，且所说明过程可以不同顺序执行，且一些过程可并行执行。另外，在各个实施例中可省略一或多个过程。因此，并非每个实施例中需要所有过程。其它过程流程是可行的。
在操作1201，封装中所含的裸片112的每一处理装置(例如PML 113)监测由裸片共享的共同节点114处的供应电压。供应电压将电力供应到由封装中的裸片112使用的电网。每一处理装置监测共同节点114上的供应电压值。在一些实施例中，图11的方法1100提供用于监测供应电压且将共同节点114上的供应电压值解译为裸片112的总功耗值指示的技术。
在操作1202，一个裸片112的处理装置测量共同节点114的电压以确定封装的裸片的指示总功耗。在一些实施例中，处理装置使用电压检测器执行测量。
在操作1203，处理装置确定共同节点114处的经测量供应电压的值与供应电压的标称或参考值的差。在一些实施例中，供应电压值的变化是在供应电压中引起的涟波，所述涟波对应于由裸片112从供应汲取的电流量。
在操作1204，处理装置确定其裸片112将执行的操作是否将超过功耗的阈值。在一些实施例中，阈值电平是针对在电网上操作的封装的所有裸片112设置的峰值功率电平。因为裸片112已通过供应电压的变化及由其它裸片引起的变化来指示其当前功耗(例如方法1100)，所以处理装置知道封装的总功耗。处理装置可鉴于共同节点114处的供应电压值来确定预期操作所需的功率是否将超过阈值。在一个实施例中，处理装置使用查找表或其它数据结构映射一操作与对应于操作的数字或模拟值。如果功耗的潜在增加可导致总功率超过阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过阈值，那么裸片112执行操作。当执行操作时，裸片112的PML 113将通过致使供应电压的变化来更新共同节点114上的裸片的功耗指示以反映裸片的新功耗值。
图13是含有多个裸片的实例封装1300的框图，每一裸片具有用于执行图11及/或图12的方法的PML。封装1300仅展示三个裸片112，然而，实际存在数目可取决于设计而变化。每一裸片包含定序器115及PML 113。每一定序器115负责使在其相应裸片112内执行的各种存储器操作定序。此类操作包含调度及执行与存储器单元相关的读取、编程及擦除操作。PML 113管理裸片112的功率相关操作。在一些实施例中，PML 113及定序器115是单独组件。在一些实施例中，PML 113及定序器115是组合式组件。在一些实施例中，裸片112的定序器115可彼此通信。每一PML 113经由线1306耦合到共同节点114。在一些实施例中，每一裸片上的标示引脚或端子将线1306连接到共同节点114。
在操作中，每一裸片112的PML 113不产生指示裸片的功耗的信号。相反地，每一PML 113在共同节点处监测将电力提供到封装1300的裸片112的供应电压(例如Vcc/Vdd)。供应电压在封装1300的裸片112消耗最小功率时具有标称或参考值。随着一或多个裸片112开始通过执行存储器操作来消耗功率，在供应上汲取的额外电流致使供应线上的电压下降。此变化可为随着裸片从供应汲取额外电流由供应线经历的涟波效应。
每一PML 113测量共同节点114处的供应电压值。在一个实施例中，经由线1306连接到共同节点114的电压检测器1301可检测共同节点处的电压。因为由裸片112汲取的总电流对应于封装1300的总功耗且因为电压下降与从供应汲取的电流成比例关系，所以从在共同节点处测量的标称或参考值的电压下降给出封装1300中裸片112的总功耗的良好指示。每一PML 113可确定共同节点114上的电压下降或涟波与标称或参考值的差。每一PML 113可利用电压下降或涟波与标称或参考值的此差来指示封装1300中裸片112的总功耗。
封装1300中所含的裸片112的每一PML 113监测共同节点114处的供应电压。一个裸片112的PML 113的电压检测器1301测量共同节点114的电压以确定封装1300的裸片112的指示总功耗。PML确定共同节点114处的经测量供应电压值与供应电压的标称或参考值的差。如上文指出，供应电压值的变化是在供应电压中引起的涟波，所述涟波对应于由裸片112从供应汲取的电流量。
PML 113确定裸片112将执行的下一操作是否将超过功耗的阈值。在一些实施例中，阈值电平是针对在电网上操作的封装1300的所有裸片112设置的峰值功率电平。因为PML 113知道封装的总功耗，所以PML 113可鉴于共同节点114上的供应电压值来确定下一操作所需的功率是否将超过阈值。如果功耗的潜在增加可导致总功率超过阈值，那么裸片112不执行操作、延迟执行操作或执行操作的较低功率版本。如果功耗的潜在增加不会或很可能不会超过阈值，那么裸片112执行操作。当执行操作时，裸片112的功耗由于从供应汲取的额外电流而增加，功耗的所述增加导致在供应电压中引入且在共同节点114处指出的电压额外变化(例如涟波)。
图13的电路系统允许模拟控制封装1300中裸片112的功率管理。共同节点114处的模拟电压及/或电流监测允许每一裸片112确定封装1300的当前功耗，使得每一个别裸片112可基于监测到的总功耗值来决定其当前可执行哪一(些)存储器操作。此外，图13的电路系统可含有用于调整过程、温度及/或电压(PVT)波动的补偿装置/电路/逻辑。PVT补偿允许PML 113在波动PVT条件下准确执行。
图14说明用于致使机器执行本文中论述的方法中的任一或多者的一组指令可在其内执行的计算机系统的实例机器。在一些实施例中，图14的计算机系统可对应于主机系统(例如图1的主机系统120)，其包含、耦合到或利用存储器子系统(例如图1的存储器子系统110)或可用于执行控制器的操作(例如，执行操作系统以执行对应于图1的PML113的操作)。在替代实施例中，机器可连接(例如，联网)到LAN、内联网、外联网及/或因特网中的其它机器。机器可在客户端-服务器网络环境中以服务器或客户端机器的身份操作，在对等(或分布式)网络环境中操作为对等机器，或在云计算基础设施或环境中操作为服务器或客户端机器。
机器可为个人计算机(PC)、平板PC、机顶盒(STB)、个人数字助理(PDA)、手机、网络设备、服务器、网络路由器、交换机或网桥或能够执行指定由机器采取的动作的一组指令(循序指令或其它)的任何机器。此外，虽然已说明单个机器，但术语“机器”还应被视为包含个别或联合执行一组(或多组)指令以执行本文中论述的方法中的任一或多者的机器的任何集合。
实例计算机系统包含处理装置1402、主存储器1404(例如只读存储器(ROM)、快闪存储器、动态随机存取存储器(DRAM)(例如同步DRAM(SDRAM)或Rambus DRAM(RDRAM)等)、静态存储器1406(例如快闪存储器、静态随机存取存储器(SRAM)等)及数据存储系统1418，其经由总线1430彼此通信。
处理装置1402表示一或多个通用处理装置，例如微处理器、中央处理单元或类似物。更特定来说，处理装置可为复杂指令集计算(CISC)微处理器、精简指令集计算(RISC)微处理器、超长指令字(VLIW)微处理器或实施其它指令集的处理器或实施指令集组合的处理器。处理装置1402也可为一或多个专用处理装置，例如专用集成电路(ASIC)、现场可编程门阵列(FPGA)、数字信号处理器(DSP)、网络处理器或类似物。处理装置1402经配置以执行用于执行本文中论述的操作及步骤的指令1426。计算机系统可进一步包含用于经由网络1420通信的网络接口装置1408。
数据存储系统1418可包含在其上存储体现本文中描述的任一或多种方法或功能的一或多组指令1426或软件的机器可读存储媒体1424(也称为计算机可读媒体)。指令1426还可在其由计算机系统1400执行期间完全或至少部分驻留于主存储器1404内及/或处理装置1402内，主存储器1404及处理装置1402也构成机器可读存储媒体。机器可读存储媒体1424、数据存储系统1418及/或主存储器1404可对应于图1的存储器子系统110。
在一个实施例中，指令1426包含用于实施对应于功率管理器或功率管理逻辑(例如图1的PML 113)的功能性的指令。虽然在实例实施例中将机器可读存储媒体1424展示为单个媒体，但术语“机器可读存储媒体”应被视为包含存储一或多组指令的单个媒体或多个媒体。术语“机器可读存储媒体”也应被视为包含能够存储或编码供机器执行且致使机器执行本公开的方法中的任一或多者的一组指令的任何媒体。因此，术语“机器可读存储媒体”应被视为包含(但不限于)固态存储器、光学媒体及磁性媒体。
已依据对计算机存储器内的数据位的操作的算法及符号表示呈现前述详细描述的一些部分。这些算法描述及表示是由数据处理领域的技术人员用于向所属领域的其他技术人员最有效传达其工作实质的方式。算法在此通常被认为导致期望结果的自洽操作序列。操作是需要物理操纵物理量的操作。通常但非必需，这些量采取能够被存储、组合、比较及否则操纵的电或磁信号的形式。已证明，有时主要由于常用的原因，将这些信号称为位、值、元素、符号、字符、项、数字或类似物是方便的。
然而，应记住，所有这些及类似术语应与适当物理量相关联且仅为应用于这些量的方便标签。本公开可涉及计算机系统或类似电子计算装置的动作及过程，其将表示为计算机系统的寄存器及存储器内的物理(电子)量的数据操纵及变换成类似地表示为计算机系统存储器或寄存器或其它此类信息存储系统内的物理量的其它数据。
本公开还涉及用于执行本文中的操作的设备。此设备可为了预期目的而专门构造，或其可包含由存储于计算机中的计算机程序选择性激活或重新配置的通用计算机。举例来说，例如存储器组件112的计算机系统或其它数据处理系统可响应于其处理器执行存储器或其它非暂时性机器可读存储媒体中所含的计算机程序(例如指令序列)而实施本文中描述的计算机实施方法。此计算机程序可存储于计算机可读存储媒体中，例如(但不限于)任何类型的磁盘(包含软盘、光盘、CD-ROM及磁光盘)、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡或适于存储电子指令的任何类型的媒体，每一者耦合到计算机系统总线。
本文中呈现的算法及显示不与任何特定计算机或其它设备内在相关。各种通用系统可根据本文中的教示与程序一起使用，或可证明构造更专门设备来执行方法是方便的。各种这些系统的结构将如下文描述中陈述那样出现。另外，本公开不参考任何特定编程语言描述。应了解，各种编程语言可用于实施本文中描述的本公开的教示。
本公开可经提供为计算机程序产品或软件，其可包含其上存储有指令的机器可读媒体，指令可用于编程计算机系统(或其它电子装置)以执行根据本公开的过程。机器可读媒体包含用于存储呈可由机器(例如计算机)读取的形式的信息的任何机构。在一些实施例中，机器可读(例如计算机可读)媒体包含机器(例如计算机)可读存储媒体，例如只读存储器(“ROM”)、随机存取存储器(“RAM”)、磁盘存储媒体、光学存储媒体、快闪存储器组件等。
在以上说明中，已参考本公开的特定实例实施例描述其实施例。应明白，可在不背离所附权利要求书中陈述的本公开的实施例的更广精神及范围的情况下对本公开做出各种修改。因此，说明书及图式应被视为意在说明而非限制。

Claims (20)

1.一种方法，其包括：
针对多个裸片中的每一相应裸片确定用于操作每一相应裸片的功耗；
从每一相应裸片产生对应于每一相应裸片的所述功耗的相应信号；
将每一相应信号转换成相应模拟电压以驱动共同节点；及
利用耦合到所述共同节点的电荷存储装置来积累来自所述多个裸片的所述相应模拟电压，所积累的电压用于指示所述多个裸片的总功耗。
2.根据权利要求1所述的方法，其进一步包括比较所述所积累的电压与针对所述多个裸片设置的功耗的阈值电平。
3.根据权利要求2所述的方法，其中所述阈值电平是所述多个裸片的峰值功耗。
4.根据权利要求2所述的方法，其进一步包括针对至少一个裸片，响应于确定所述所积累的电压未超过所述阈值电平而执行功耗操作。
5.根据权利要求1所述的方法，其中所述相应信号是电流信号且将每一相应电流信号转换成所述相应模拟电压以驱动所述共同节点包含使用跨阻抗放大器来执行所述转换。
6.根据权利要求1所述的方法，其中所述电荷存储装置是驻留于含有所述多个裸片的封装内的电容器。
7.根据权利要求1所述的方法，其中所述电荷存储装置是驻留于含有所述多个裸片的封装外的电容器。
8.一种非暂时性计算机可读存储媒体，其包括在由处理装置执行时致使所述处理装置执行包括以下的操作的指令：
针对多个裸片中的每一相应裸片确定用于操作每一相应裸片的功耗；
从每一相应裸片产生对应于每一相应裸片的所述功耗的相应信号；
将每一相应信号转换成相应模拟电压以驱动共同节点；及
利用耦合到所述共同节点的电荷存储装置来积累来自所述多个裸片的所述相应模拟电压，所积累的电压用于指示所述多个裸片的总功耗。
9.根据权利要求8所述的非暂时性计算机可读存储媒体，其中所述操作进一步包括比较所述所积累的电压与针对所述多个裸片设置的功耗的阈值电平。
10.根据权利要求9所述的非暂时性计算机可读存储媒体，其中所述阈值电平是所述多个裸片的峰值功耗。
11.根据权利要求9所述的非暂时性计算机可读存储媒体，其中所述操作进一步包括针对至少一个裸片，响应于确定所述所积累的电压未超过所述阈值电平而执行功耗操作。
12.根据权利要求8所述的非暂时性计算机可读存储媒体，其中所述相应信号是电流信号且其中将每一相应电流信号转换成所述相应模拟电压以驱动所述共同节点包含使用跨阻抗放大器执行所述转换。
13.一种系统，其包括：
多个裸片，其中所述多个裸片中的每一裸片含有一或多个非易失性存储器组件，其中每一裸片包含用于以下的功率管理逻辑：
确定用于操作每一相应裸片的功耗；
产生对应于所述裸片的所述功耗的相应信号；及
将所述相应信号转换成相应模拟电压以驱动共同节点；及
电荷存储装置，其耦合到积累来自所述多个裸片的所述相应模拟电压的所述共同节点，所积累的电压指示所述多个裸片的总功耗。
14.根据权利要求13所述的系统，其中所述多个裸片中的每一者比较所述所积累的电压与针对所述多个裸片设置的功耗的阈值电平。
15.根据权利要求14所述的系统，其中所述阈值电平是所述多个裸片的峰值功耗。
16.根据权利要求13所述的系统，其中所述电荷存储装置是电容器且所述系统进一步包含耦合到所述共同节点以提供所述电容器的泄漏路径的电阻组件，且其中所述电容器及所述电阻组件驻留于包含所述多个裸片的封装内。
17.根据权利要求13所述的系统，其中所述电荷存储装置是电容器且所述系统进一步包含耦合到所述共同节点以提供所述电容器的泄漏路径的电阻组件，其中所述电容器及所述电阻组件驻留于包含所述多个裸片的封装外。
18.根据权利要求13所述的系统，其中所述相应信号是电流信号。
19.根据权利要求18所述的系统，其中每一相应裸片进一步包含用于将相应电流信号转换成相应模拟电压以驱动所述共同节点的跨阻抗放大器。
20.根据权利要求13所述的系统，其中每一功率管理逻辑针对供应电压及温度波动调整所述相应模拟电压。
CN202080058502.3A 2019-08-22 2020-08-13 用于控制功率的多芯片封装中的电荷共享电容监测电路 Active CN114287034B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/548,639 US11237612B2 (en) 2019-08-22 2019-08-22 Charge-sharing capacitive monitoring circuit in a multi-chip package to control power
US16/548,639 2019-08-22
PCT/US2020/046243 WO2021034621A1 (en) 2019-08-22 2020-08-13 Charge-sharing capacitive monitoring circuit in a multi-chip package to control power

Publications (2)

Publication Number Publication Date
CN114287034A CN114287034A (zh) 2022-04-05
CN114287034B true CN114287034B (zh) 2022-11-11

Family

ID=74645708

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080058502.3A Active CN114287034B (zh) 2019-08-22 2020-08-13 用于控制功率的多芯片封装中的电荷共享电容监测电路

Country Status (3)

Country Link
US (2) US11237612B2 (zh)
CN (1) CN114287034B (zh)
WO (1) WO2021034621A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11164784B2 (en) 2019-08-22 2021-11-02 Micron Technology, Inc. Open-drain transistor monitoring circuit in a multi-chip package to control power
US11237612B2 (en) * 2019-08-22 2022-02-01 Micron Technology, Inc. Charge-sharing capacitive monitoring circuit in a multi-chip package to control power
US20220147131A1 (en) * 2020-11-10 2022-05-12 Micron Technology, Inc. Power management for a memory device
JP2022165536A (ja) * 2021-04-20 2022-11-01 キオクシア株式会社 メモリシステム

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963554B2 (ja) 1997-06-17 2007-08-22 セイコーエプソン株式会社 電子機器、時計および電子機器の消費電力制御方法
US7126378B2 (en) 2003-12-17 2006-10-24 Rambus, Inc. High speed signaling system with adaptive transmit pre-emphasis
US7161516B2 (en) * 2003-07-22 2007-01-09 Maxim Integrated Products, Inc. Layout of dummy and active cells forming capacitor array in integrated circuit
US7472296B2 (en) 2004-02-20 2008-12-30 Semiconductor Energy Laboratory Co., Ltd. Integrated circuit, semiconductor device and ID chip
US7900065B2 (en) 2004-06-04 2011-03-01 Broadcom Corporation Method and system for monitoring module power status in a communication device
US8060765B1 (en) 2006-11-02 2011-11-15 Nvidia Corporation Power estimation based on block activity
WO2008076790A2 (en) 2006-12-14 2008-06-26 Rambus Inc. Multi-die memory device
US7840239B2 (en) 2007-05-03 2010-11-23 Texas Instruments Incorporated Distributed power management
US7707339B2 (en) 2007-12-18 2010-04-27 Freescale Semiconductor, Inc. Data arbitration on a bus to determine an extreme value
KR101498669B1 (ko) 2007-12-20 2015-03-19 삼성전자주식회사 반도체 메모리 시스템 및 그것의 액세스 방법
US7978518B2 (en) * 2007-12-21 2011-07-12 Mosaid Technologies Incorporated Hierarchical common source line structure in NAND flash memory
US8201113B2 (en) 2008-07-25 2012-06-12 Cadence Design Systems, Inc. Method and apparatus for multi-die thermal analysis
US8018753B2 (en) 2008-10-30 2011-09-13 Hewlett-Packard Development Company, L.P. Memory module including voltage sense monitoring interface
JP5661041B2 (ja) * 2009-10-08 2015-01-28 レノボ・イノベーションズ・リミテッド（香港） 携帯端末機器及び電源供給システム並びに携帯端末機器への電源供給方法及び電源供給プログラム
JP5491969B2 (ja) 2010-05-31 2014-05-14 ローム株式会社 トランスミッタ、インタフェイス装置、車載通信システム
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
US8826051B2 (en) * 2010-07-26 2014-09-02 Apple Inc. Dynamic allocation of power budget to a system having non-volatile memory and a processor
US20130321379A1 (en) * 2012-05-31 2013-12-05 Qualcomm Mems Technologies, Inc. System and method of sensing actuation and release voltages of interferometric modulators
US9417685B2 (en) * 2013-01-07 2016-08-16 Micron Technology, Inc. Power management
KR20140141131A (ko) * 2013-05-31 2014-12-10 에스케이하이닉스 주식회사 집적회로
US9147493B2 (en) 2013-06-17 2015-09-29 Micron Technology, Inc. Shielded vertically stacked data line architecture for memory
GB201314939D0 (en) 2013-08-21 2013-10-02 Advanced Risc Mach Ltd Power signal interface
US10175742B2 (en) 2014-09-05 2019-01-08 Hewlett Packard Enterprise Development Lp Backup power and load discovery
US9536617B2 (en) 2015-04-03 2017-01-03 Sandisk Technologies Llc Ad hoc digital multi-die polling for peak ICC management
JP2017009774A (ja) 2015-06-22 2017-01-12 富士ゼロックス株式会社 画像形成装置
US9753510B2 (en) 2015-08-26 2017-09-05 Intel Corporation Apparatus and method to reduce power losses in an integrated voltage regulator
WO2018040108A1 (zh) * 2016-09-05 2018-03-08 飞昂通讯科技南通有限公司 一种高速低功耗光收发芯片
WO2019055066A1 (en) 2017-09-12 2019-03-21 Ambiq Micro, Inc. VERY LOW POWER MICROCONTROLLER SYSTEM
US10585996B2 (en) 2018-01-12 2020-03-10 Seagate Technology Llc Die resistance-capacitance extraction and validation
US10372373B1 (en) * 2018-01-29 2019-08-06 Western Digital Technologies, Inc. Adaptive power balancing for memory device operations
US11175713B2 (en) 2018-07-27 2021-11-16 Intel Corporation Fault tolerance for power loss imminent circuitry failure
CA3239810A1 (en) * 2019-03-08 2020-09-17 Leddartech Inc. Method, system and computer readable medium for evaluating influence of an action performed by an external entity
US11029746B2 (en) * 2019-05-30 2021-06-08 Micron Technology, Inc. Dynamic power management network for memory devices
US11079829B2 (en) * 2019-07-12 2021-08-03 Micron Technology, Inc. Peak power management of dice in a power network
US10884480B1 (en) * 2019-08-22 2021-01-05 Micron Technology, Inc. Current summing monitoring circuit in a multi-chip package to control power
US11164784B2 (en) * 2019-08-22 2021-11-02 Micron Technology, Inc. Open-drain transistor monitoring circuit in a multi-chip package to control power
US11237612B2 (en) * 2019-08-22 2022-02-01 Micron Technology, Inc. Charge-sharing capacitive monitoring circuit in a multi-chip package to control power
US11044123B2 (en) * 2019-08-30 2021-06-22 Renesas Electronics America Inc. Auto-zero receiver with integrated DFE, VGA and eye monitor

Also Published As

Publication number Publication date
WO2021034621A1 (en) 2021-02-25
US20220137694A1 (en) 2022-05-05
US20210055776A1 (en) 2021-02-25
US11237612B2 (en) 2022-02-01
CN114287034A (zh) 2022-04-05

Similar Documents

Publication Publication Date Title
CN114287034B (zh) 用于控制功率的多芯片封装中的电荷共享电容监测电路
US11948647B2 (en) Managing digitally-controlled charge pump operation in a memory sub-system
US11815977B2 (en) Power translator component
US10884480B1 (en) Current summing monitoring circuit in a multi-chip package to control power
CN114287038B (zh) 用于控制功率的多芯片封装中的开漏晶体管监测电路
US20200327056A1 (en) Power loss protection in memory sub-systems
CN116893727A (zh) 多参考电力供应器
US11705192B2 (en) Managing read level voltage offsets for low threshold voltage offset bin placements
KR20220156077A (ko) 바이어스 전류 생성기 회로부
US11747843B1 (en) Power supply voltage drop compensation
US20240061487A1 (en) Power loss protection using thermoelectric generator
US20240201893A1 (en) Input voltage degradation detection
US20240201891A1 (en) Input voltage degradation detection
US11881282B2 (en) Memory device with detection of out-of-range operating temperature
US20240036596A1 (en) Voltage regulation system
US11789862B2 (en) Power-on-time based data relocation
US20240020020A1 (en) Dynamic block categorization to improve reliability and performance in memory sub-system
US20220199169A1 (en) Noise reduction during parallel plane access in a multi-plane memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant