CN114285914B - 基于电力安全的视频数据处理系统、方法和装置 - Google Patents
基于电力安全的视频数据处理系统、方法和装置 Download PDFInfo
- Publication number
- CN114285914B CN114285914B CN202111215446.2A CN202111215446A CN114285914B CN 114285914 B CN114285914 B CN 114285914B CN 202111215446 A CN202111215446 A CN 202111215446A CN 114285914 B CN114285914 B CN 114285914B
- Authority
- CN
- China
- Prior art keywords
- data
- packet
- serial
- layer unit
- effective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Abstract
本申请涉及一种基于电力安全的视频数据处理系统、方法、装置、计算机设备、存储介质和计算机程序产品,包括:物理层单元接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;通信管理层单元将多个通道中接受到的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;底层协议层单元识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。本申请通过物理层单元接收来自摄像设备的串行数据,筛选出有效数据;通信管理层单元将筛选出的有效数据合并处理后得到相应数据包;底层协议单元将数据包转换为视频数据,提高了基于电力安全的视频数据处理效率。
Description
技术领域
本申请涉及智能电网视频监测数据处理技术领域,特别是涉及一种基于电力安全的视频数据处理系统、方法、装置、计算机设备、存储介质和计算机程序产品。
背景技术
智能电网作为电力系统建设的重要组成部分,它的安全高效运行至关重要,所以智能电网的安全防范解决方案亦有着举足轻重的作用。
相关技术中,通常使用并行传输方式传递视频信号,无法同时满足传输的速度和准确性,导致现有的视频数据处理效率还较低。
发明内容
基于此,有必要针对上述技术问题,提供一种基于电力安全的视频数据处理系统、方法、装置、计算机设备、计算机可读存储介质和计算机程序产品。
第一方面,本申请提供了一种基于电力安全的视频数据处理系统。所述系统包括:物理层单元、通信管理层单元和底层协议层单元;所述物理层单元、通信管理层单元和底层协议层单元之间通信连接;
所述物理层单元,用于接收所述摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;
所述通信管理层单元,用于通过多个通道接收所述有效数据;将所述多个通道中的有效数据进行合并处理,得到有效数据序列;根据所述有效数据序列生成数据包;
所述底层协议层单元,用于识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
在一示例性实施例中,所述物理层单元,还用于基于MIPI DPHY协议,接收所述摄像设备发送的串行数据;所述MIPI DPHY协议包括时钟通道和数据通道,所述时钟通道为单向传输,所述数据通道为单向或者双向传输。
在一示例性实施例中,所述物理层单元,包括:信号接收机子单元;所述目标信号接收机基于高功耗接收机以及低功耗接收机构建得到,所述高功耗接收机包括可切换的并联阻抗匹配且使用低压差分信号,所述及低功耗接收机无阻抗匹配且使用低速的单端信号。
在一示例性实施例中,所述物理层单元,包括:串行转并行子单元;所述串行转并行子单元用于在所述数据通道中,通过两个四位移位寄存器接收所述串行数据,根据所述串行数据的相位特征进行上升沿采样处理,得到并行数据;所述串行转并行子单元用于在所述时钟通道中,将所述串行数据中的时钟信号进行分频处理,得到高速时钟;所述高速时钟用于确定所述并行数据的输出周期。
在一示例性实施例中,所述数据包的类型包括长包和短包;所述长包用于传输所述有效数据序列,所述长包的包头包括数据类型、包长和校验码;所述短包用于传输时序信号,所述短包的包头包括数据类型和校验码。
第二方面,本申请提供了一种基于电力安全的视频数据处理方法。所述方法包括:
接收摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;
通过多个通道接收所述有效数据;将所述多个通道中的有效数据进行合并处理,得到有效数据序列;根据所述有效数据序列生成数据包;
识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
第三方面,本申请还提供了一种基于电力安全的视频数据处理装置。所述装置包括:
有效数据获取模块,用于接收摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;
数据包生成模块,用于通过多个通道接收所述有效数据;将所述多个通道中的有效数据进行合并处理,得到有效数据序列;根据所述有效数据序列生成数据包;
视频数据生成模块,用于识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
第四方面,本申请还提供了一种计算机设备。所述计算机设备包括存储器和处理器,所述存储器存储有计算机程序,所述处理器执行所述计算机程序时实现以下步骤:
接收摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;
通过多个通道接收所述有效数据;将所述多个通道中的有效数据进行合并处理,得到有效数据序列;根据所述有效数据序列生成数据包;
识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
第五方面,本申请还提供了一种计算机可读存储介质。所述计算机可读存储介质,其上存储有计算机程序,所述计算机程序被处理器执行时实现以下步骤:
接收摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;
通过多个通道接收所述有效数据;将所述多个通道中的有效数据进行合并处理,得到有效数据序列;根据所述有效数据序列生成数据包;
识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
第六方面,本申请还提供了一种计算机程序产品。所述计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现以下步骤:
接收摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;
通过多个通道接收所述有效数据;将所述多个通道中的有效数据进行合并处理,得到有效数据序列;根据所述有效数据序列生成数据包;
识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
上述基于电力安全的视频数据处理系统、方法、装置、计算机设备、存储介质和计算机程序产品,系统包括:物理层单元、通信管理层单元和底层协议层单元;物理层单元、通信管理层单元和底层协议层单元之间通信连接;物理层单元,用于接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;通信管理层单元,用于通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;底层协议层单元,用于识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。本申请通过物理层单元接收来自摄像设备的串行数据,筛选出有效数据;通信管理层单元将筛选出的有效数据合并处理后得到相应数据包;底层协议单元将数据包转换为视频数据,完成对基于电力安全的视频数据的快速处理,提高了基于电力安全的视频数据处理效率。
附图说明
图1为一个实施例中基于电力安全的视频数据处理系统的结构示意图;
图2为一个实施例中MIPI CSI-2协议的结构示意图;
图3为一个实施例中电平幅值的示意图;
图4为一个实施例中包含移位寄存器的电路的示意图;
图5a为一个实施例中传输的字节数为4的倍数时的传输方式的示意图;
图5b为一个实施例中传输的字节数为4的倍数加1时的传输方式的示意图;
图6a为一个实施例中长包的数据结构示意图;
图6b为一个实施例中短包的数据结构示意图;
图7为一个实施例中MIPI解码状态机的状态示意图;
图8为一个实施例中拜耳阵列的示意图;
图9(a)为一个实施例中基于电力安全的视频数据处理系统进行实验验证中MIPICSI-2的结构原理示意图;
图9(b)为一个实施例中基于电力安全的视频数据处理系统进行实验验证中MIPICSI-2的电路板布线图;
图10a为一个实施例中基于电力安全的视频数据处理系统的实验验证中的仿真策略示意图;
图10b为一个实施例中基于电力安全的视频数据处理系统的实验验证中的仿真结果示意图;
图11为一个实施例中基于电力安全的视频数据处理方法的应用环境图;
图12为一个实施例中基于电力安全的视频数据处理方法的流程示意图;
图13为一个实施例中基于电力安全的视频数据处理装置的结构框图;
图14为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白,以下结合附图及实施例,对本申请进行进一步详细说明。应当理解,此处描述的具体实施例仅仅用以解释本申请,并不用于限定本申请。
本申请实施例提供的基于电力安全的视频数据处理系统,其结构如图1所示,系统包括:物理层单元11、通信管理层单元12和底层协议层单元13;物理层单元11、通信管理层单元12和底层协议层单元13之间通信连接;物理层单元11,用于接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;通信管理层单元12,用于通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;底层协议层单元13,用于识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。
其中,摄像设备是指用于获取监控画面、声音等的设备,包括摄像头、相机、电子眼等。
具体地,物理层单元基于MIPI DPHY(基于一种高速、低功耗的源同步物理层的移动领域视频传输接口规范)协议,接收从摄像头传来的高速串行数据,恢复出有效数据并传递给下一单元处理,MIPI DPHY协议由一个时钟通道和四个数据通道组成,时钟通道为单向传输,数据通道根据需求选择单向或者双向传输。MIPI(Mobile Industry ProcessorInterface)是由MIPI联盟发起的为移动应用处理器制定的开放标准,目的是把手机内部的接口如摄像头、显示屏接口、射频和基带接口标准化,从而减少手机设计的复杂程度并增加设计灵活性;进一步地,MIPI CSI-2协议可拥有四个数据通道和一个时钟通道,并通过差分串行传输的方式传输数据,具有传输速率快、稳定性高、抗干扰能力强、成本较低等特性,适合大量数据流的传输,广泛应用于视频传输领域,因此MIPI CSI-2协议可应用于智能电网视频监测数据处理领域。如图2所示,MIPI CSI-2协议分为三层:应用层、组包/解包层、底层协议层、通道管理层、物理层。
具体地,通信管理层单元可以从每个通道接收数据并且将每个通道接收的数据合并,将四个数据通道的8位并行数据合并为32位数据,最终恢复出原始的数据序列,以数据包的形式提供给底层协议层单元。
具体地,底层协议层单元可以定义数据包,分析出数据包的包头,以及解码数据包,并对数据包进行解码处理;例如将解码得到的RAW8格式的数据恢复为RGB全基色的数据。
上述基于电力安全的视频数据处理系统,包括:物理层单元、通信管理层单元和底层协议层单元;物理层单元、通信管理层单元和底层协议层单元之间通信连接;物理层单元,用于接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;通信管理层单元,用于通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;底层协议层单元,用于识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。本申请通过物理层单元接收来自摄像设备的串行数据,筛选出有效数据;通信管理层单元将筛选出的有效数据合并处理后得到相应数据包;底层协议单元将数据包转换为视频数据,完成对基于电力安全的视频数据的快速处理,提高了基于电力安全的视频数据处理效率。
在一示例性实施例中,物理层单元,还用于基于MIPI DPHY协议,接收摄像设备发送的串行数据;MIPI DPHY协议包括时钟通道和数据通道,时钟通道为单向传输,数据通道为单向或者双向传输。
具体地,MIPI D PHY是一种源同步、低功耗、低成本的物理层协议,定义了传输介质、输入输出电路的电器特性和时钟机制(时序),适用于视频设备的数据传输及处理。DPHY协议是由一个时钟通道和四个数据通道构成,其中时钟通道为单向传输,可以将数据由主机传到从机;数据通道可以根据需求选择单向或者双向传输,对于双向通道,令牌传递可以被用来控制传输方向;物理层单元的主要功能接收从摄像头传来的高速像素流数据,恢复出有效数据并传递给下一单元处理。
本实施例通过MIPI DPHY协议,高效率地接收摄像设备发送的串行数据,提高了基于电力安全的视频数据处理效率。
一示例性实施例中,物理层单元,包括:信号接收机子单元;目标信号接收机基于高功耗接收机以及低功耗接收机构建得到,高功耗接收机包括可切换的并联阻抗匹配且使用低压差分信号,及低功耗接收机无阻抗匹配且使用低速的单端信号。
具体地,总线上传输的信号必须符合MIPI DPHY协议中规定的电器标准才能实现正常通信,这一点由物理层电路构建的信号接收机子单元保证。MIPIDPHY中规定的高速差分信号和低功耗单端信号有不同的电气特征,信号接收机子单元中的高功耗接收机(高速接收机,HS-RX)使用低压差分信号,且HS-RX包含可切换的并联阻抗匹配;信号接收机子单元中的低功耗接收机(LP-RX)使用低速的单端信号,LP-RX无阻抗匹配。高功耗接收机的高速模式和低功耗接收机的低功耗模式下信号的电平幅值如图3所示。需要说明的是,本公开中可仅需实现单向传输的HS-RX;以及为保证接收端可以正常检测并识别发送端发送的信号,接收端的信号应满足MIPI-DPHY规定的电气特征,如下表所示:
表1 HS-RX电气特性指标
在一示例性实施例中,物理层单元,包括:串行转并行子单元;串行转并行子单元用于在数据通道中,通过两个四位移位寄存器接收串行数据,根据串行数据的相位特征进行上升沿采样处理,得到并行数据;串行转并行子单元用于在时钟通道中,将串行数据中的时钟信号进行分频处理,得到高速时钟;高速时钟用于确定并行数据的输出周期。
具体地,串行转并行子单元的功能可以是将接收的高速串行数据转化为可供后续单元处理的例如8-bit并行数据。对于每个数据通道,可以用两个四位移位寄存器接收串行的输入数据,这两个移位寄存器分别在两个相位互补的时钟的上升沿采样,这样两个移位寄存器中的数据交叉组合就得到8-bit并行数据。对于时钟通道,可以设计一个4-bit计数器,将输入的时钟进行四分频得到高速时钟,记四个数后,将EN信号(enable,使能端的标记信号)拉高一个周期,将8-bit数据输出一次,电路如图4所示。
本实施例通过接收的高速串行数据转化为可供后续单元处理的例如8-bit并行数据,提高了并行输出的输出效率,进一步提高了基于电力安全的视频数据处理效率。
在一示例性实施例中,通道管理层单元从每个通道接收数据并且将每个通道接收的数据合并,最终恢复出原始的数据序列,提供给底层协议层单元。
具体地,为了后续单元在高速时钟工作时更好地满足时序要求,可以将四通道的8-bit数据合并未32-bit数据,以降低后续单元的处理时钟,便于后续解码电路满足时序。
如图5a表示传输的字节数为4的倍数时的传输方式,这种方式在传输时,送给底层协议层单元的数据都是有效数据,底层协议层单元在处理时可以直接使用。图5b表示传输的字节数为4的倍数加1时的传输方式,这种方式在传输时如果是同时传输32-bit数据,因此在最后一个32-bit数据传输时,将会出现低8位数据有效,而高24位数据无效。
以此类推,传输的字节数为4的倍数加2时,这种方式在传输时如果是同时传输32-bit数据,因此在最后一个32-bit数据传输时,将会出现低16位数据有效,而高16位数据无效的情况;传输的字节数为4的倍数加3时,这种方式在传输时如果是同时传输32-bit数据,因此在最后一个32-bit数据传输时,将会出现低24位数据有效,而高8位数据无效的情况。
上述实施例,通过恢复出原始的数据序列,提供给底层协议层单元,使得后续单元在高速时钟工作时更好地满足时序要求,提高了基于电力安全的视频数据处理效率。
在一示例性实施例中,数据包的类型包括长包和短包;长包用于传输有效数据序列,长包的包头包括数据类型、包长和校验码;短包用于传输时序信号,短包的包头包括数据类型和校验码。
具体地,MIPI视频传输过程为由摄像头产生的数据首先交给包管理层将数据打包,加上包头和包尾;打包好的数据交给线路层,线路层接收到上层传来的包后,将整个包分散到各个通道上,将分好的包交给传输层;在传输层中,控制器对每个分包加上传输开始和传输结尾的信号,每个通道同步地通过物理层单元传输给接收端;接收端分层次地将接收到的数据一层一层地打开,最终得到有效的数据。数据包的传输方式可以分为一次传输多包和一次传输一包,一次传输一包会消耗较多的时间,严重限制带宽;因此可以采用一次传输多包的方式,同时为了提高系统的稳定性,本设计支持带EoT(End Of Tape,指示一次传输的结束的标识)的传输,即每次传输完成后多传输一个EoT数据包,用来指示一次传输的结束。
数据包按大小分为两类:长包和短包。如图6a所示,长包有包头和包尾,头尾之间是有效的数据。长包的包头包含数据类型(Data ID)、包长(Word Count)和校验码(ECC),包尾是校验和(Checksum)。如图6b所示,短包是简化的包,不用来传输数据,而是用来传输时序信号,短包与长包的不同之处只是它没有包长。数据包内的每个字节都是低位在前高位在后。数据类型是由一个8位二进制数表示,用来声明数据包中的数据是什么样的数据,包括时序信号、数据的颜色和格式、用户的自定义信息。
本实施例通过每个通道同步地通过物理层单元传输给接收端;接收端分层次地将接收到的数据一层一层地打开,最终得到有效的数据,提高了数据包的传输效率。
在一示例性实施例中,底层协议层单元用于对数据包进行解码处理,并在经过校验后恢复出数据包中的有效数据。
其中,解码处理仅限于解码包头,为各类命令产生命令标志。支持的命令标志位包括Start_of_frame,End_of_frame,Start_of_line,End_of_line,RAW8_Data,数据类型与包类型以及16进制值的关系如表2所示:
数据类型(Data ID) | 包类型 | 16进制值 |
Start_of_frame | 短包 | 0x00 |
End_of_frame | 短包 | 0x01 |
Start_of_line | 短包 | 0x02 |
End_of_line | 短包 | 0x03 |
RAW8_Data | 长包 | 0x2A |
表2数据类型
具体地,当底层协议层单元检测到输入的串行数据中包含传输开始特征码(SoT)h00001D(32个b0加上b00011101)且后8位为0(Start_of_Frame)时,即当串行数据包中包含h0001D00时,表明短包传输了一个VSYNC。HSYNC同样由传输开始特征码h00001D和h40组成,Start_of_Line的特征码是h02由于包内的每个字节都是地位在前,高位在后的所以Start_of_Line的特征码h01变化为h40,所以当串行数据中包含h00001D40时,表明短包传输了一个HSYNC。同理,RAW8_Data的特征码h2A低位在前变化为h54,当串行数据中包含h00001D54时,表明长包开始传输数据。检测到h00001D54后,数据出现在数据类型(Data ID)后的第三个字节,根据串行数据中数据类型之后的包长(Word Count)可以得到有效数据的长度。
其中,在一示例性实施例中,还可以设计一个状态机进行数据解码,状态机可以实现状态之间严格的跳转关系,所以传输数据时,即使数据与特征码相同也不会误触发。
如图7为MIPI解码状态机的状态图。其中,Idle表示初始状态,当系统复位时处于该状态。该状态下检测到当前buffer里有VSYNC特征码时,跳转到Vsync detected状态;当检测到当前buffer里有HSYNC特征码时,跳转到Hsync detected状态;若没检测到这两个特征码,则保持在Idle状态。Vsync detected表示帧开始状态,该状态表示准备开始一帧数据的传输。该状态下检测到当前buffer里有HSYNC特征码时,跳转到Hsync detected状态;否则,保持在Vsync detected状态。Hsync detected表示行开始状态,该状态表示准备开始一行数据的传输。该状态下检测到当前buffer里有RAW8_Data特征码时,跳转到PH detected状态;否则,保持在Hsync detected状态。PH detected表示检测有效数据状态。该状态表示检测到有效数据特征码,并在几个周期后进入Prepare data状态。Prepare data表示准备数据状态。该状态下会检测视频数据是否传输结束,若未传输结束,则进入Write data状态;若检测到传输结束,则返回Idle状态,表示一帧视频数据传输结束。Write data表示接收数据状态。该状态下连续接收1920个字节(1920像素*1080像素分辨率)的视频数据,传输结束后回到Prepare data状态。
在一示例性实施例中,底层协议层单元还用于再数据经过解码处理后得到相应颜色数据;
具体地,数据经过解码处理后得到RAW8数据,该数据是摄像头采集到的原始数据,该数据未经过ISP转换为颜色数据,在摄像头内部无法感应出数字化的颜色信息,所有的像素点都是黑白的,为了能够感应颜色,摄像头的感光面板前有不同颜色的滤光板,这样感光面板感应到的是某种特定颜色的亮度,收集到一个点的三原色信息后,就可以还原出这个点的原本的颜色。
如图8所示,Bayer Pattern(拜耳阵列)是每个像素点只感应一种颜色(红、绿、蓝)的亮度,相邻点感应不同的颜色,每个点缺少的颜色分量有周围像素点的颜色分量计算而得。每个像素点只需一个字节即可表示一个像素点,即每个像素点只有R/G/B中的一种颜色信息,从而大大节省带宽。为了让每个像素点有完整的R/G/B颜色信息,需要将RAW8格式数据恢复为RGB全基色,其原理是从周围的像素点推算出当前像素点缺少的颜色值,对于每个像素点,其缺失的颜色分量直接去最近的点的相应的颜色分量;该算法相对简单,能够简化设计以及通过减小电路延迟以减少转换所需要的时间。
在一示例性实施例中,还提供了一种基于电力安全的视频数据处理系统的实验验证方法。
其中,MIPI CSI-2物理层的模拟部分用于接收通过传输线发送来的模拟信号并转化为可用于数字部分处理的数字信号,本实施例中可以用HSPICE(一种电路仿真器应用程序)和Virtuoso(一种电子电路仿真设计的应用程序)对MIPI CSI-2物理层的模拟部分进行设计;原理图如图9(a)所示;MIPI CSI-2的电路板布线图如图9(b)所示。
具体地,如图10a所示为仿真策略图,模拟MIPI主机发送机制,通过数据通道发送高速数据,本基于电力安全的视频数据处理系统作为MIPI从机接收数据后进行解码,最终将相应的数据和命令输出。
使用Verilog语言(Verilog HDL,是一种以文本形式来描述数字系统硬件的结构和行为的语言)进行MIPI CSI-2数字部分设计,并使用VCS(编译型Verilog模拟器)软件仿真,得到如图10b所示的仿真结果。其中,clk为输入时钟信号,datain_0,datain_1,datain_2,datain_3为四个数据输入通道。可以看出,四个通道均支持高速数据传输模式,能将接收到的串行数据转为并行数据,从数据包中解码出图像数据信息,如ram_data为RGB数据,ram_wen为数据有效信号,start_of_line为行同步信号,start_of_frame为帧同步信号等,符合设计的功能要求,高速功能通过验证。
本申请实施例提供的基于电力安全的视频数据处理方法,可以应用于如图11所示的应用环境中。其中,摄像设备100通过网络与基于电力安全的视频数据处理系统的服务器101进行通信。服务器101接收摄像设备100发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;服务器101通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;服务器101识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。服务器101将视频数据发送到预设终端设备,或发送至数据存储系统中进行存储。
数据存储系统可以存储服务器101需要处理的数据。数据存储系统可以集成在服务器101上,也可以放在云上或其他网络服务器上。终端设备可以但不限于是各种个人计算机、笔记本电脑、智能手机、平板电脑、物联网设备和便携式可穿戴设备,物联网设备可为智能音箱、智能电视、智能空调、智能车载设备等。便携式可穿戴设备可为智能手表、智能手环、头戴设备等。服务器101可以用独立的服务器或者是多个服务器组成的服务器集群来实现。
在一个实施例中,如图12所示,提供了一种基于电力安全的视频数据处理方法,以该方法应用于图11中的服务器101为例进行说明,包括以下步骤:
步骤121,接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;
步骤122,通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;
步骤123,识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。
上述基于电力安全的视频数据处理方法,通过接收来自摄像设备的串行数据,筛选出有效数据;将筛选出的有效数据合并处理后得到相应数据包;将数据包转换为视频数据,完成对基于电力安全的视频数据的快速处理,提高了基于电力安全的视频数据处理效率。
应该理解的是,虽然如上的各实施例所涉及的流程图中的各个步骤按照箭头的指示依次显示,但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明,这些步骤的执行并没有严格的顺序限制,这些步骤可以以其它的顺序执行。而且,如上的各实施例所涉及的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段,这些步骤或者阶段并不必然是在同一时刻执行完成,而是可以在不同的时刻执行,这些步骤或者阶段的执行顺序也不必然是依次进行,而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
基于同样的发明构思,本申请实施例还提供了一种用于实现上述所涉及的基于电力安全的视频数据处理方法的基于电力安全的视频数据处理装置。该装置所提供的解决问题的实现方案与上述方法中所记载的实现方案相似,故下面所提供的一个或多个基于电力安全的视频数据处理装置实施例中的具体限定可以参见上文中对于基于电力安全的视频数据处理方法的限定,在此不再赘述。
在一个实施例中,如图13所示,提供了一种基于电力安全的视频数据处理装置,包括:有效数据获取模块131、数据包生成模块132和视频数据生成模块133,其中:
有效数据获取模块131,用于接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;
数据包生成模块132,用于通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;
视频数据生成模块133,用于识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。
上述基于电力安全的视频数据处理装置中的各个模块可全部或部分通过软件、硬件及其组合来实现。上述各模块可以硬件形式内嵌于或独立于计算机设备中的处理器中,也可以以软件形式存储于计算机设备中的存储器中,以便于处理器调用执行以上各个模块对应的操作。
在一个实施例中,提供了一种计算机设备,该计算机设备可以是服务器,其内部结构图可以如图14所示。该计算机设备包括通过系统总线连接的处理器、存储器和网络接口。其中,该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质和内存储器。该非易失性存储介质存储有操作系统、计算机程序和数据库。该内存储器为非易失性存储介质中的操作系统和计算机程序的运行提供环境。该计算机设备的数据库用于存储基于电力安全的视频数据处理数据。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种基于电力安全的视频数据处理方法。
本领域技术人员可以理解,图14中示出的结构,仅仅是与本申请方案相关的部分结构的框图,并不构成对本申请方案所应用于其上的计算机设备的限定,具体的计算机设备可以包括比图中所示更多或更少的部件,或者组合某些部件,或者具有不同的部件布置。
在一个实施例中,提供了一种计算机设备,包括存储器和处理器,存储器中存储有计算机程序,该处理器执行计算机程序时实现以下步骤:
接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;
通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;
识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。
在一个实施例中,提供了一种计算机可读存储介质,其上存储有计算机程序,计算机程序被处理器执行时实现以下步骤:
接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;
通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;
识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。
在一个实施例中,提供了一种计算机程序产品,包括计算机程序,该计算机程序被处理器执行时实现以下步骤:
接收摄像设备发送的串行数据;对串行数据进行筛选,根据筛选结果确定串行数据中的有效数据;
通过多个通道接收有效数据;将多个通道中的有效数据进行合并处理,得到有效数据序列;根据有效数据序列生成数据包;
识别数据包的类型;根据数据包的识别结果,对数据包进行预设格式的解码处理,得到视频数据。
需要说明的是,本申请所涉及的用户信息(包括但不限于用户设备信息、用户个人信息等)和数据(包括但不限于用于分析的数据、存储的数据、展示的数据等),均为经用户授权或者经过各方充分授权的信息和数据。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,的计算机程序可存储于一非易失性计算机可读取存储介质中,该计算机程序在执行时,可包括如上述各方法的实施例的流程。其中,本申请所提供的各实施例中所使用的对存储器、数据库或其它介质的任何引用,均可包括非易失性和易失性存储器中的至少一种。非易失性存储器可包括只读存储器(Read-OnlyMemory,ROM)、磁带、软盘、闪存、光存储器、高密度嵌入式非易失性存储器、阻变存储器(ReRAM)、磁变存储器(Magnetoresistive Random Access Memory,MRAM)、铁电存储器(Ferroelectric Random Access Memory,FRAM)、相变存储器(Phase Change Memory,PCM)、石墨烯存储器等。易失性存储器可包括随机存取存储器(Random Access Memory,RAM)或外部高速缓冲存储器等。作为说明而非局限,RAM可以是多种形式,比如静态随机存取存储器(Static Random Access Memory,SRAM)或动态随机存取存储器(Dynamic RandomAccess Memory,DRAM)等。本申请所提供的各实施例中所涉及的数据库可包括关系型数据库和非关系型数据库中至少一种。非关系型数据库可包括基于区块链的分布式数据库等,不限于此。本申请所提供的各实施例中所涉及的处理器可为通用处理器、中央处理器、图形处理器、数字信号处理器、可编程逻辑器、基于量子计算的数据处理逻辑器等,不限于此。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本申请的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本申请专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本申请构思的前提下,还可以做出若干变形和改进,这些都属于本申请的保护范围。因此,本申请的保护范围应以所附权利要求为准。
Claims (10)
1.一种基于电力安全的视频数据处理系统,其特征在于,所述系统包括:物理层单元、通信管理层单元和底层协议层单元;所述物理层单元、通信管理层单元和底层协议层单元之间通信连接;
所述物理层单元,用于接收所述摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;所述物理层单元包括串行转并行子单元,所述串行转并行子单元用于在数据通道中,接收所述有效数据对应的串行数据,根据所述串行数据的相位特征进行上升沿采样处理,得到并行数据;
所述通信管理层单元,用于通过多个所述数据通道接收所述并行数据;将多个所述数据通道中的并行数据进行合并处理,恢复出原始的有效数据序列;根据所述有效数据序列生成数据包;
所述底层协议层单元,用于识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
2.根据权利要求1所述的系统,其特征在于,所述物理层单元,还用于基于MIPIDPHY协议,接收所述摄像设备发送的串行数据;所述MIPIDPHY协议包括时钟通道和数据通道,所述时钟通道为单向传输,所述数据通道为单向或者双向传输。
3.根据权利要求1所述的系统,其特征在于,所述物理层单元,包括:信号接收机子单元;所述目标信号接收机基于高功耗接收机以及低功耗接收机构建得到,所述高功耗接收机包括可切换的并联阻抗匹配且使用低压差分信号,所述及低功耗接收机无阻抗匹配且使用低速的单端信号。
4.根据权利要求2所述的系统,其特征在于,所述串行转并行子单元用于在所述数据通道中,通过两个四位移位寄存器接收所述有效数据对应的串行数据,根据所述串行数据的相位特征进行上升沿采样处理,得到并行数据;所述串行转并行子单元用于在所述时钟通道中,将所述串行数据中的时钟信号进行分频处理,得到高速时钟;所述高速时钟用于确定所述并行数据的输出周期。
5.根据权利要求1至4任意一项所述的系统,其特征在于,所述数据包的类型包括长包和短包;所述长包用于传输所述有效数据序列,所述长包的包头包括数据类型、包长和校验码;所述短包用于传输时序信号,所述短包的包头包括数据类型和校验码。
6.一种基于电力安全的视频数据处理方法,其特征在于,所述方法包括:
接收摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;在数据通道中,接收所述有效数据对应的串行数据,根据所述串行数据的相位特征进行上升沿采样处理,得到并行数据;
通过多个所述数据通道接收所述并行数据;将所述多个所述数据通道中的并行数据进行合并处理,恢复出原始的有效数据序列;根据所述有效数据序列生成数据包;
识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
7.一种基于电力安全的视频数据处理装置,其特征在于,所述装置包括:
有效数据获取模块,用于接收摄像设备发送的串行数据;对所述串行数据进行筛选,根据筛选结果确定所述串行数据中的有效数据;在数据通道中,接收所述有效数据对应的串行数据,根据所述串行数据的相位特征进行上升沿采样处理,得到并行数据;
数据包生成模块,用于通过多个所述数据通道接收所述并行数据;将所述多个所述数据通道中的并行数据进行合并处理,恢复出原始的有效数据序列;根据所述有效数据序列生成数据包;
视频数据生成模块,用于识别所述数据包的类型;根据所述数据包的识别结果,对所述数据包进行预设格式的解码处理,得到视频数据。
8.一种计算机设备,包括存储器和处理器,所述存储器存储有计算机程序,其特征在于,所述处理器执行所述计算机程序时实现权利要求6所述的方法的步骤。
9.一种计算机可读存储介质,其上存储有计算机程序,其特征在于,所述计算机程序被处理器执行时实现权利要求6中所述的方法的步骤。
10.一种计算机程序产品,包括计算机程序,其特征在于,该计算机程序被处理器执行时实现权利要求6中所述的方法的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111215446.2A CN114285914B (zh) | 2021-10-19 | 2021-10-19 | 基于电力安全的视频数据处理系统、方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111215446.2A CN114285914B (zh) | 2021-10-19 | 2021-10-19 | 基于电力安全的视频数据处理系统、方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114285914A CN114285914A (zh) | 2022-04-05 |
CN114285914B true CN114285914B (zh) | 2023-10-20 |
Family
ID=80868674
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111215446.2A Active CN114285914B (zh) | 2021-10-19 | 2021-10-19 | 基于电力安全的视频数据处理系统、方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114285914B (zh) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102081589A (zh) * | 2010-12-02 | 2011-06-01 | 西北工业大学 | 甚高频全向信标接收系统与高速智能统一总线接口方法 |
CN103678728A (zh) * | 2013-11-25 | 2014-03-26 | 北京航空航天大学 | 一种基于fpga+dsp构架的高速数据记录系统及其构建方法 |
CN106875952A (zh) * | 2016-12-23 | 2017-06-20 | 伟乐视讯科技股份有限公司 | 基于fpga嵌入式系统的多路音频软编码机制 |
CN106953717A (zh) * | 2017-04-27 | 2017-07-14 | 上海海事大学 | 一种船舶ais数据大批量高效解码方法及系统 |
CN108108473A (zh) * | 2018-01-02 | 2018-06-01 | 联想(北京)有限公司 | 数据查询方法以及服务器 |
CN109509190A (zh) * | 2018-12-19 | 2019-03-22 | 中国科学院重庆绿色智能技术研究院 | 视频监控图像筛选方法、装置、系统及存储介质 |
CN110769206A (zh) * | 2019-11-19 | 2020-02-07 | 深圳开立生物医疗科技股份有限公司 | 一种电子内窥镜信号传输方法、装置和系统及电子设备 |
CN111107282A (zh) * | 2019-12-05 | 2020-05-05 | 视联动力信息技术股份有限公司 | 视频切换方法、视频切换器、电子设备及存储介质 |
CN111641829A (zh) * | 2020-05-16 | 2020-09-08 | Oppo广东移动通信有限公司 | 视频处理方法及装置、系统、存储介质和电子设备 |
CN112527716A (zh) * | 2020-12-18 | 2021-03-19 | 深圳市度申科技有限公司 | 基于usb3.0线材实现的数据传输方法、采集卡及系统 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107729220B (zh) * | 2017-09-27 | 2019-06-18 | 郑州云海信息技术有限公司 | 一种实现多NVMe硬盘背板点灯的设计方法 |
-
2021
- 2021-10-19 CN CN202111215446.2A patent/CN114285914B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102081589A (zh) * | 2010-12-02 | 2011-06-01 | 西北工业大学 | 甚高频全向信标接收系统与高速智能统一总线接口方法 |
CN103678728A (zh) * | 2013-11-25 | 2014-03-26 | 北京航空航天大学 | 一种基于fpga+dsp构架的高速数据记录系统及其构建方法 |
CN106875952A (zh) * | 2016-12-23 | 2017-06-20 | 伟乐视讯科技股份有限公司 | 基于fpga嵌入式系统的多路音频软编码机制 |
CN106953717A (zh) * | 2017-04-27 | 2017-07-14 | 上海海事大学 | 一种船舶ais数据大批量高效解码方法及系统 |
CN108108473A (zh) * | 2018-01-02 | 2018-06-01 | 联想(北京)有限公司 | 数据查询方法以及服务器 |
CN109509190A (zh) * | 2018-12-19 | 2019-03-22 | 中国科学院重庆绿色智能技术研究院 | 视频监控图像筛选方法、装置、系统及存储介质 |
CN110769206A (zh) * | 2019-11-19 | 2020-02-07 | 深圳开立生物医疗科技股份有限公司 | 一种电子内窥镜信号传输方法、装置和系统及电子设备 |
CN111107282A (zh) * | 2019-12-05 | 2020-05-05 | 视联动力信息技术股份有限公司 | 视频切换方法、视频切换器、电子设备及存储介质 |
CN111641829A (zh) * | 2020-05-16 | 2020-09-08 | Oppo广东移动通信有限公司 | 视频处理方法及装置、系统、存储介质和电子设备 |
CN112527716A (zh) * | 2020-12-18 | 2021-03-19 | 深圳市度申科技有限公司 | 基于usb3.0线材实现的数据传输方法、采集卡及系统 |
Also Published As
Publication number | Publication date |
---|---|
CN114285914A (zh) | 2022-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN109639957B (zh) | 图像数据传输系统及图像数据传输方法 | |
CN106056530B (zh) | 应用中图片内容的显示方法及装置 | |
CN204810255U (zh) | 偏斜容许时钟恢复架构及其系统 | |
KR102344545B1 (ko) | 영상처리장치 및 그 제어방법 | |
JP2012514788A (ja) | パターン認識プロセッサのためのバス | |
US8942473B2 (en) | Image processing method and display apparatus | |
US20190364237A1 (en) | Dynamic vision sensor, electronic device and data transfer method thereof | |
CN110489428B (zh) | 多维稀疏矩阵压缩方法、解压缩方法、装置、设备及介质 | |
CN110147469B (zh) | 一种数据处理方法、设备及存储介质 | |
US20200412930A1 (en) | Event detecting device including an event signal generator and an output signal generator | |
US20110064319A1 (en) | Electronic apparatus, image display method, and content reproduction program | |
CN114285914B (zh) | 基于电力安全的视频数据处理系统、方法和装置 | |
CN102411488A (zh) | 移动终端图象显示的方法和移动终端 | |
WO2023010755A1 (zh) | 一种hdr视频转换方法、装置、设备及计算机存储介质 | |
CN112040284B (zh) | 多显示屏的同步显示控制方法、装置及存储介质 | |
US11005462B1 (en) | Interface circuit and interface device | |
CN108876703B (zh) | 数据存储方法 | |
TW451137B (en) | Data transmission control device and electronic machine | |
CN102541796B (zh) | 电子装置 | |
CN107729027B (zh) | 一种基于文件安装虚拟处理的方法、移动终端及存储介质 | |
CN114245108B (zh) | 支持定制扩展的DisplayPort测试系统 | |
WO2024001970A1 (zh) | 一种事件数据处理方法及相关设备 | |
US11170734B2 (en) | Electronic device and color profile adjustment method | |
Tian | Multi-view Image Display System Based On FPGA | |
CN207782989U (zh) | 基于mt9v032的cmos数字摄像头电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |