CN108876703B

CN108876703B - 数据存储方法

Info

Publication number: CN108876703B
Application number: CN201810668573.XA
Authority: CN
Inventors: 杨丽宁; 苏睿
Original assignee: Chongqing Jingxiang Microelectronics Co ltd
Current assignee: Chongqing Jingxiang Microelectronics Co ltd
Priority date: 2018-06-26
Filing date: 2018-06-26
Publication date: 2022-11-08
Anticipated expiration: 2038-06-26
Also published as: CN108876703A

Abstract

本发明公开了一种数据存储方法。其中，该方法包括：确定每帧图像的tile数量；将采集的第N帧第M个tile中第I个基本单元的视频图像信号一边写入DDR中进行信息压缩，一边预读信息压缩存储RAM中对应地址的数据；将信息压缩后的数据与预读取的数据进行比较，如果相同标识为1，后续该tile的其他基本单元的数据继续相同方式的操作；如果不同结束数据比较判断，并且将第N帧第M个tile的压缩信息写入该RAM对应地址当中；从所述DDR读取第N帧数据时，根据读取数据的tile选择对应的标识信号，如果标识为1，则该tile数据不进行读取操作，如果标识为0，则进行读取操作。本发明解决了由于现有技术中在解决降低帧间存储带宽的过程中导致的成本高实现难度大的技术问题。

Description

数据存储方法

技术领域

本发明涉及图像技术应用领域，具体而言，涉及一种数据存储方法。

背景技术

屏幕图像的分频率，由原来的702p以下的标清，到720p的准高清、再到1080p高清、到现在的4K，越来越高；屏幕图像的帧率也由原来的24fps到现在的常用60fps，甚至120fps，也越来越高。两路图像同步传输和显示也在工程设计中越来越多的应用起来。这种基于多路、高分辨率和高帧频的图像处理，再加上无损压缩的需求，其对图像像素存储提出了更高要求，内存存储的带宽、成本和功耗也越来越高。那么，如何降低内存存储带宽，降低图像处理的成本和功耗，是现在图像处理急需要解决的一个关键问题。降低图像存储带宽有两种方式，一种是降低一帧内图像在内存中的存储带宽；二是降低帧间(本帧图像与下帧图像)图像在内存中的存储带宽；本发明专利只针对帧间(本帧图像与下帧图像)图像的降带宽方法进行说明。本发明专利是提取前后连续两帧图像的相同特征来降低带宽的，对相同特征的图像不再进行重复、相同操作。而这种特性是图像的一个主要特性，普遍存在。

目前降低帧间存储带宽的方法主要有以下几种方式：

传统方案一：开辟片上RAM来存储本帧的数据，用下帧数据和本帧数据进行比较；

传统方案二：采用对原数据进行压缩的方式来存储图像。先对本帧数据进行压缩存储，然后再用下帧数据到来时，再将本帧数据进行解码后进行数据比对。

但是，传统方案一的实现方案主要存在以下缺点:该方式增加的片上存储ram增加了很大面积和功耗；该方式在工程实现中，针对低分辨率还可以接受，但是对于高分辨率如果采用fpga方案，会大大增加fpga选型的成本；如果是ASIC方案，会大大增加芯片面积；总之都要需要付出较大的成本，方案的性价比较低；

传统方案二的实现方案主要存在以下缺点：该方案增加的编解码处理，增加了很多的处理资源，导致面积和成本增加；该方案增加的编解码处理，实现难度大。

针对上述由于现有技术中在解决降低帧间存储带宽的过程中导致的成本高实现难度大的问题，目前尚未提出有效的解决方案。

发明内容

本发明实施例提供了一种数据存储方法，以至少解决由于现有技术中在解决降低帧间存储带宽的过程中导致的成本高实现难度大的技术问题。

根据本发明实施例的一个方面，提供了一种数据存储系统，包括：存储模块、写入模块、读取模块和信息提取模块，其中，信息提取模块，用于提取图像数据的特征，得到特征数据；写入模块的输出端与存储模块的输入端连接，写入模块的输入端与信息提取模块的输出端连接，用于控制特征数据写入存储模块；存储模块，用于通过双倍速率内存存储数据；读取模块的输入端与存储模块的输出端连接，用于控制从存储模块中提取特征数据。

可选的，数据存储系统还包括：数据处理模块，与读取模块的输出端连接，用于依据读取后的特征数据执行图像处理。

可选的，信息提取模块包括：信息比较单元、内存、写入接口和读取接口，其中，信息比较单元，用于将接收到的图像数据通过读取接口从内存中预先存储的数据进行比较，提取图像数据中的特征，得到特征数据；写入接口，用于将特征数据传输至写入模块。

根据本发明实施例的另一方面，还提供了一种数据存储方法，包括：确定每帧图像的tile数量；将采集的第N帧第M个tile中第I个基本单元的视频图像信号一边写入DDR中进行信息压缩，一边预读信息压缩存储RAM中对应地址的数据；将信息压缩后的数据与从信息压缩存储RAM中预读取的对应数据进行比较，如果相同给出标识为1，后续该tile的其他基本单元的数据继续相同方式的操作；如果不同结束数据比较判断，并且将第N帧第M个tile的压缩信息写入该RAM对应地址当中；其中，如果所述tile数据中所有数据的标识都为1，则确定第N帧数据的第M个tile与第N-1帧的第M个tile数据完全相同，否则，确定为不同，并将标识进行记录；从所述DDR读取第N帧数据时，根据读取数据的tile来选择对应的标识信号，如果标识为1，则该tile数据不进行读取操作，如果标识为0，则进行读取操作。

根据本发明实施例的另一方面，还提供了一种数据存储方法，包括：根据确定的每帧图像的tile在写入存储模块的过程中进行信息压缩，并预读信息压缩存储中对应地址的数据；判断信息压缩后的数据与对应地址的数据是否相同；在判断结果为是的情况下，执行第一操作，其中，第一操作，用于指示每帧图像的tile以相同操作进行存储；在判断结果为否的情况下，执行第二操作，其中，第二操作，用于指示每帧图像的tile以对应的压缩信息进行存储。

可选的，根据确定的每帧图像的tile在写入存储模块的过程中进行信息压缩，并预读信息压缩存储中的地址数据包括：将采集到的第N帧第M个tile中第I个基本单元的图像信号写入存储模块的过程中进行信息压缩，并预读信息压缩存储中的地址数据，其中，N和M为自然数。

可选的，执行第一操作包括：若信息压缩后的数据与对应地址的数据相同，则标识为第一标识，并且将每帧图像的tile的其他基本单元以相同操作进行存储。

进一步地，可选的，该方法还包括：若tile中所有数据的标识均为第一标识，则确定tile所属的帧中第M个tile与上一帧中的第M个tile数据完全相同，其中，M为自然数。

可选的，执行第二操作包括：若信息压缩后的数据与对应地址的数据不同，则标识为第二标识，将待存储帧的第M个tile的压缩信息写入存储模块的地址中，即将该tile的其他基本单元的压缩信息写入存储模块中对应的地址中。

可选的，该方法还包括：在从存储模块读取指定帧数据的情况下，根据读取数据的tile选择对应的标识，并依据标识执行对应操作；其中，依据标识执行对应操作包括：在标识为第一标识的情况下，不执行读取操作；在标识为第二标识的情况下，执行读取操作。

根据本发明实施例的又一方面，还提供了一种数据存储装置，包括：压缩模块，用于根据确定的每帧图像的tile在写入存储模块的过程中进行信息压缩，并预读信息压缩存储中的地址数据；判断模块，用于判断信息压缩后的数据与地址数据是否相同；第一存储模块，用于在判断结果为是的情况下，执行第一操作，其中，第一操作，用于指示每帧图像的tile以相同操作进行存储；第二存储模块，用于在判断结果为否的情况下，执行第二操作，其中，第二操作，用于指示每帧图像的tile以对应的压缩信息进行存储。

根据本发明实施例的再一方面，还提供了一种存储介质，存储介质包括存储的程序，其中，在程序运行时控制存储介质所在设备执行上述数据存储方法。

根据本发明实施例的再一方面，还提供了一种处理器，处理器用于运行程序，其中，程序运行时执行上述数据存储方法。

在本发明实施例中，采用双倍速率内存DDR的存储的方式，通过根据确定的每帧图像的tile在写入存储模块的过程中进行信息压缩，并预读信息压缩存储中对应地址的数据；判断信息压缩后的数据与对应地址的数据是否相同；在判断结果为是的情况下，执行第一操作，其中，第一操作，用于指示每帧图像的tile以相同操作进行存储；在判断结果为否的情况下，执行第二操作，其中，第二操作，用于指示每帧图像的tile以对应的压缩信息进行存储，达到了降低帧间DDR的存储带宽的目的，从而实现了降低了实现降低帧间存储带宽的成本和难度的技术效果，进而解决了由于现有技术中在解决降低帧间存储带宽的过程中导致的成本高实现难度大的技术问题。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：

图1是根据本发明实施例的数据存储系统的结构示意图；

图2是根据本发明实施例的数据存储系统中提取模块的结构示意图；

图3是根据本发明实施例的数据存储方法的流程示意图；

图4是根据本发明实施例的数据存储方法中信息压缩算法中基本单元的划分示意图；

图5是根据本发明实施例的数据存储方法中信息压缩算法中Tile的划分示意图；

图6是根据本发明实施例的数据存储装置的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

本申请涉及的技术名词：

DDR：Double Data Rate SDRAM，双倍速率SDRAM，即，DDR内存。

实施例1

图1是根据本发明实施例的数据存储系统的结构示意图，如图1所示，该数据存储系统包括：存储模块12、写入模块14、读取模块16和信息提取模块18。

其中，信息提取模块18，用于提取图像数据的特征，得到特征数据；写入模块14的输出端与存储模块12的输入端连接，写入模块14的输入端与信息提取模块18的输出端连接，用于控制特征数据写入存储模块12；存储模块12，用于通过双倍速率内存存储数据；读取模块16的输入端与存储模块12的输出端连接，用于控制从存储模块12中提取特征数据。

具体的，如图1所示，信息提取模块18标记为信息提取模块Info_extract(104)；写入模块14标记为写入模块Wr_ctrl(102)；存储模块12标记为双倍速率内存DDR(101)；读取模块16标记为读取模块Rd_ctrl(103)。

其中，101组件：该组件是该实施方案的必备组件，其主要完成数据的存储。由于图像数据的数据量非常大，采用DDR的存储方案更为有效。

102组件：该组件是该实施方案的必备组件，其主要完成图像数据的写DDR控制功能。

103组件：该组件是该实施方案的必备组件，其主要完成图像数据的读DDR控制功能。

104组件：该组件是该实施方案的关键组件，其主要完成图像数据的特征提取，并且将提取的存储起来用于对DDR的读控制。附图2详细的给出了该组件的内部实现结构。

在本发明实施例中，采用双倍速率内存DDR的存储的方式，通过信息提取模块，用于提取图像数据的特征，得到特征数据；写入模块的输出端与存储模块的输入端连接，写入模块的输入端与信息提取模块的输出端连接，用于控制特征数据写入存储模块；存储模块，用于通过双倍速率内存存储数据；读取模块的输入端与存储模块的输出端连接，用于控制从存储模块中提取特征数据，达到了降低帧间DDR的存储带宽的目的，从而实现了降低了实现降低帧间存储带宽的成本和难度的技术效果，进而解决了由于现有技术中在解决降低帧间存储带宽的过程中导致的成本高实现难度大的技术问题。

区别于现有技术在存储连续帧图像数据时，是全部存储，这样导致硬件设备的存储模块无法满足庞大的数据存储需求，而本申请提供的数据存储系统，以通过信息提取模块18提取图像数据的特征的方式，对相同或相似帧的图像特征进行提取，并在比较之后，存储不同特征，以此降低了硬件设备的存储模块的存储压力，并且由于存储图像特征的方式，提升了读取速度。

可选的，本申请提供的数据存储系统还包括：数据处理模块，与读取模块的输出端连接，用于依据读取后的特征数据执行图像处理。

具体的，如图1所示，图1中的processor即为本申请提供的数据处理模块，作为辅助组件，主要用于完成图像数据读取后的其他处理，如编码压缩、数据传输等等。

具体的，图2是根据本发明实施例的数据存储系统中提取模块的结构示意图，如图2所示，信息提取模块18在图2中信息比较单元标记为信息比较Info_comp；内存标记为随机存取存储器(Random Access Memory，简称RAM)；写入接口标记为写数据Write Data；读取接口标记为read。

本申请提供的数据存储系统采用寄存器传输级(Register Transfer Level，简称RTL)硬件电路实现，不需要其他的软件或硬件配合。

除此之外，需要说明的是，本申请提供的数据存储系统中存储模块的存储介质以DDR为优选示例进行说明，该存储介质还可以包括：RAM，ROM或者闪存flash等介质，以实现本申请提供的数据存储系统为准，具体不做限定。

实施例2

根据本发明实施例，提供了一种数据存储方法实施例，需要说明的是，在附图的流程图示出的步骤可以在诸如一组计算机可执行指令的计算机系统中执行，并且，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。

根据本发明实施例的另一方面，还提供了一种数据存储方法，图3是根据本发明实施例的数据存储方法的流程示意图，如图3所示，该方法包括如下步骤：

步骤S302，根据确定的每帧图像的tile在写入存储模块的过程中进行信息压缩，并预读信息压缩存储中对应地址的数据；

步骤S304，判断信息压缩后的数据与对应地址的数据是否相同；

步骤S306，在判断结果为是的情况下，执行第一操作，其中，第一操作，用于指示每帧图像的tile以相同操作进行存储；

步骤S308，在判断结果为否的情况下，执行第二操作，其中，第二操作，用于指示每帧图像的tile以对应的压缩信息进行存储。

可选的，步骤S302中根据确定的每帧图像的tile在写入存储模块的过程中进行信息压缩，并预读信息压缩存储中对应地址的数据包括：

步骤S3021，将采集到的第N帧第M个tile中第I个基本单元的图像信号写入存储模块的过程中进行信息压缩，并预读信息压缩存储中的地址数据，其中，N和M为自然数。

可选的，步骤S306中执行第一操作包括：

步骤S3061，若信息压缩后的数据与对应地址的数据相同，则标识为第一标识，并且将每帧图像的tile的其他基本单元以相同操作进行存储。

进一步地，可选的，本申请提供的数据存储方法还包括：

若tile中所有数据的标识均为第一标识，则确定tile所属的帧中第M个tile与上一帧中的第M个tile数据完全相同，其中，M为自然数。

可选的，步骤S308中执行第二操作包括：

步骤S3081，若信息压缩后的数据与对应地址的数据不同，则标识为第二标识，将待存储帧的第M个tile的压缩信息写入存储模块对应的地址中，即将该tile的其他基本单元的压缩信息写入存储模块中对应的地址中。

可选的，本申请提供的数据存储方法还包括：

在从存储模块读取指定帧数据的情况下，根据读取数据的tile选择对应的标识，并依据标识执行对应操作；其中，依据标识执行对应操作包括：在标识为第一标识的情况下，不执行读取操作；在标识为第二标识的情况下，执行读取操作。

具体的，本申请提供的数据存储方法具体如下：

步骤一：首先确定每帧图像的tile数量(该帧针对不同的分辨率可设置不同，优选设置范围为1～8)；

步骤二：将采集的第N帧第M个tile中第I个基本单元的视频及图像信号一边写入DDR中进行信息压缩，一边预读信息压缩存储RAM中对应地址的数据；信息压缩后的数据与从信息压缩存储RAM中预读取的对应数据进行比较，如果相同给出标识为1，后续该tile的其他基本单元的数据继续相同方式的操作；如果不同结束数据比较判断，并且将第N帧第M个tile的压缩信息写入该RAM对应地址当中，即后续该tile的其他基本单元的数据只将压缩信息写入RAM对应的地址即可；如果该tile数据中所有数据的标识都为1，则认为第N帧数据的第M个tile与第N-1帧的第M个tile数据完全相同；否则，确定为不同；并将标识进行记录，以便数据读取时使用。

步骤三：从DDR读取第N帧数据时，根据读取数据的tile来选择步骤二中的标识信号，如果标识为1，则该tile数据不进行读取操作。如果标识为0，则进行读取操作。这样就降低了前后两帧帧间数据的冗余信息(相同即为冗余)。

步骤四：读出的数据，通过乒乓buffer控制输出到待处理的其他模块。

其中，上述的步骤二中提到的信息压缩算法详细说明如下：

该控制算法的选择取决于三个因素，具体如下：

第一个因素是输入图像源的具体分辨率，不同的分辨率可以选择不同的控制算法；

第二个因素是信息压缩算法的基本单元。控制单元可以选择为图像的一行，也可以选择为图像一行的1/2、1/4、1/8……；不同的选择所需要消耗的ram的资源不一样。但是基本单元不易过大，否则该算法的准确性就会降低。具体可以参见图4，图4是根据本发明实施例的数据存储方法中信息压缩算法中基本单元的划分示意图；

第三个因素是Tile的选择。不同的tile值对降低DDR的带宽大小由一定的影响。如果选择全帧一个tile，那么只能进行全帧的数据比较，如果选择多个tile，则一帧数据就可以分tile进行数据比较，DDR带宽的压缩效率会更高。建议多tile间的行数相同，这样更便于实现；具体可以参见图5，图5是根据本发明实施例的数据存储方法中信息压缩算法中Tile的划分示意图。

第四个因素是信息压缩的算法。选择比较常用的循环冗余校验(CyclicRedundancy Check，简称CRC)的压缩算法，这种压缩算法简单易实现，准确度高。但是，也可以选择其他的算法，比如伪随机二进制序列(Pseudo-Random Binary Sequence，简称PRBS)或哈希算法等。

上述四个因素之间相互结合应用，就可以完成整个控制算法。

本申请提供的数据存储方法提出了通过分析图像特点，提取隐性信息，并且用其控制DDR的读取来降低DDR的带宽；并对隐性信息的提取有多种方案，这些方案适用于不同的图像类型，其在资源和性能上都会有所不同。

实施例3

根据本发明实施例的又一方面，还提供了一种数据存储装置，图6是根据本发明实施例的数据存储装置的结构示意图，如图6所示，该装置包括：

压缩模块62，用于根据确定的每帧图像的tile在写入存储模块的过程中进行信息压缩，并预读信息压缩存储中对应地址的数据；判断模块64，用于判断信息压缩后的数据与对应地址的数据是否相同；第一存储模块66，用于在判断结果为是的情况下，执行第一操作，其中，第一操作，用于指示每帧图像的tiletile以相同操作进行存储；第二存储模块68，用于在判断结果为否的情况下，执行第二操作，其中，第二操作，用于指示每帧图像的tile以对应的压缩信息进行存储。

实施例4

实施例5

上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。

在本发明的上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。

在本申请所提供的几个实施例中，应该理解到，所揭露的技术内容，可通过其它的方式实现。其中，以上所描述的装置实施例仅仅是示意性的，例如所述单元的划分，可以为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，单元或模块的间接耦合或通信连接，可以是电性或其它的形式。

所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。

另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。

所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可为个人计算机、服务器或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、移动硬盘、磁碟或者光盘等各种可以存储程序代码的介质。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims

1.一种数据存储方法，其特征在于，包括：

确定每帧图像的tile数量；

将采集的第N帧第M个tile中第I个基本单元的视频图像信号一边写入DDR中进行信息压缩，一边预读信息压缩存储RAM中对应地址的数据；

将信息压缩后的数据与从信息压缩存储RAM中预读取的对应数据进行比较，如果相同给出标识为1，后续该tile的其他基本单元的数据继续相同方式的操作；如果不同结束数据比较判断，并且将第N帧第M个tile的压缩信息写入该RAM对应地址当中；其中，如果所述tile数据中所有数据的标识都为1，则确定第N帧数据的第M个tile与第N-1帧的第M个tile数据完全相同，否则，确定为不同，并将标识进行记录；

从所述DDR读取第N帧数据时，根据读取数据的tile来选择对应的标识信号，如果标识为1，则该tile数据不进行读取操作，如果标识为0，则进行读取操作。