CN109831599B - 一种基于fpga的针对3d测量中图像存储的压缩方法 - Google Patents
一种基于fpga的针对3d测量中图像存储的压缩方法 Download PDFInfo
- Publication number
- CN109831599B CN109831599B CN201910128851.7A CN201910128851A CN109831599B CN 109831599 B CN109831599 B CN 109831599B CN 201910128851 A CN201910128851 A CN 201910128851A CN 109831599 B CN109831599 B CN 109831599B
- Authority
- CN
- China
- Prior art keywords
- ddr
- write
- pixel
- data
- storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Image Processing (AREA)
Abstract
本发明提供了一种基于FPGA的针对3D测量中图像存储的压缩方法，其能消除无效数据对带宽的浪费,优化提升DDR的有效带宽，确保图像存储的成本降低。其存储图像时预先剔除无效的背景噪声,不产生实际的DDR存储行为,减少无效的DDR带宽使用量，进而在存储过程中节约大量的DDR带宽。
Description
技术领域
本发明涉及测量图像存储的技术领域，具体为一种基于FPGA的针对3D测量中图像存储的压缩方法。
背景技术
对于3D传感器所采集的图像，其往往是在一个相对稳定的背景噪声中的一条明亮激光线,由于在3D激光传感器中需要在接受全部图像信息后整体处理,而现有FPGA内部的存储资源不足以保存整张图片,需要外部存储器协助存储,外部存储一般会选用DDR芯片。
由于图像的处理经由存储～提取两个步骤,而DDR芯片的读写实质上是半双工行为,读写共享带宽,故如果不希望DDR芯片带宽成为系统的执行速率瓶颈,其带宽需要为图像数据的两倍,而目前CMOS芯片带宽速率动辄数十Gbps,这样高的速率是DDR芯片无法承受的。为了提升DDR带宽,一般会采用使用更高规格DDR芯片,堆叠DDR芯片以扩展带宽的方式,但这些方法往往需要更高的造价,以及更高的硬件设计要求，包括信号线数量扩展、电路板面积增大、功率提高、发热变大等的硬件设计问题。
发明内容
针对上述问题，本发明提供了一种基于FPGA的针对3D测量中图像存储的压缩方法，其能消除无效数据对带宽的浪费,优化提升DDR的有效带宽，确保图像存储的成本低。
一种基于FPGA的针对3D测量中图像存储的压缩方法，其特征在于：其存储图像时预先剔除无效的背景噪声,不产生实际的DDR存储行为,减少无效的DDR带宽使用量，进而在存储过程中节约大量的DDR带宽。
其进一步特征在于：
其具体包括阈值过滤部分、DDR存储部分、DDR写入映射列表、DDR读取部分；其中阈值过滤部分将将原本图像数据中的噪音以一个定值替换，将无效的信息归一化；DDR存储部分包括有实写、虚写两部；DDR写入映射列表构建一个记录DDR写入行为的记录表；DDR读取部分在每取一个像素之前,需要首先读取DDR写入映射表中对应的地址,获得该像素之前所执行的写入行为,如果此前执行的为实写,则真实地发起DDR读操作,以获取该像素的数值,如果此前执行的为虚写,则根据之前配置的,返回一个配置的定值。
其更进一步特征在于：
DDR存储部分的具体操作如下：在DDR内部划定一个固定的区域范围用以存储图像数据,图像数据中每一个像素都对应于DDR中一个固定的地址位置,在每个像素被存储前,检查其数值,如果与阈值过滤后的定值不等,则将此像素数据存入指定的DDR地址，为实写状态；如果与阈值过滤后的定值相等,则放弃此像素的写入,为虚写状态；
DDR写入映射表用于构建一个记录DDR写入行为的记录表,所述DDR写入映射表中每一个地址对应于一个像素的写入行为,每当写入一个像素时,向表中写入此次操作的行为，写入操作包括实写和虚写；
DDR读取部分的过程如下：当一张图像被完全写入DDR结束后,此张图像处于一个可被读取的状态,当进行读取时,每取一个像素之前,需要首先读取DDR写入映射表中对应的地址,获得该像素之前所执行的写入行为,如果此前执行的为实写,则真实地发起DDR读操作,以获取该像素的数值,如果此前执行的为虚写,则根据之前配置的,返回一个配置的定值；
DDR连接有DDR控制器，DDR控制器分别连接有输入存入模块、数据提取模块，数据经过数据存入模块后连接DDR控制器然后被写入DDR，同时数据经过数据存入模块后将记录DDR写入行为的记录表生成DDR写入映射表，当经行DDR读取部分时，数据提取模块根据DDR写入映射表获得每个像素对应的地址，如果是虚写则根据配置返回定值，如果是实写则通过DDR控制器读取地址所在的DDR内部的数值，其读取和存储均节约带宽。
采用上述技术方案后，绝大部分的背景噪声并不会产生实际的DDR操作行为,故可以节约大量的DDR带宽,带来的瑕疵的背景噪声的信息会被消除,针对于3D激光传感器的应用,这些损失无需关注,因而具有极大的应用价值；其能消除无效数据对带宽的浪费,优化提升DDR的有效带宽，确保图像存储的成本低。
附图说明
图1为本发明的DDR存储和写入的模块连接示意框图。
具体实施方式
一种基于FPGA的针对3D测量中图像存储的压缩方法：其存储图像时预先剔除无效的背景噪声,不产生实际的DDR存储行为,减少无效的DDR带宽使用量，进而在存储过程中节约大量的DDR带宽。
其具体包括阈值过滤部分、DDR存储部分、DDR写入映射列表、DDR读取部分；其中阈值过滤部分将将原本图像数据中的噪音以一个定值替换，将无效的信息归一化；DDR存储部分包括有实写、虚写两部；DDR写入映射列表构建一个记录DDR写入行为的记录表；DDR读取部分在每取一个像素之前,需要首先读取DDR写入映射表中对应的地址,获得该像素之前所执行的写入行为,如果此前执行的为实写,则真实地发起DDR读操作,以获取该像素的数值,如果此前执行的为虚写,则根据之前配置的,返回一个配置的定值。
DDR存储部分的具体操作如下：在DDR内部划定一个固定的区域范围用以存储图像数据,图像数据中每一个像素都对应于DDR中一个固定的地址位置,在每个像素被存储前,检查其数值,如果与阈值过滤后的定值不等,则将此像素数据存入指定的DDR地址，为实写状态；如果与阈值过滤后的定值相等,则放弃此像素的写入,为虚写状态；
DDR写入映射表用于构建一个记录DDR写入行为的记录表,所述DDR写入映射表中每一个地址对应于一个像素的写入行为,每当写入一个像素时,向表中写入此次操作的行为，写入操作包括实写和虚写；
DDR读取部分的过程如下：当一张图像被完全写入DDR结束后,此张图像处于一个可被读取的状态,当进行读取时,每取一个像素之前,需要首先读取DDR写入映射表中对应的地址,获得该像素之前所执行的写入行为,如果此前执行的为实写,则真实地发起DDR读操作,以获取该像素的数值,如果此前执行的为虚写,则根据之前配置的,返回一个配置的定值；
见图1：DDR连接有DDR控制器，DDR控制器分别连接有输入存入模块、数据提取模块，数据经过数据存入模块后连接DDR控制器然后被写入DDR，同时数据经过数据存入模块后将记录DDR写入行为的记录表生成DDR写入映射表，当经行DDR读取部分时，数据提取模块根据DDR写入映射表获得每个像素对应的地址，如果是虚写则根据配置返回定值，如果是实写则通过DDR控制器调用地址所在的DDR内部的阈值，其读取和存储均节约带宽。
其工作原理如下，绝大部分的背景噪声数据以一个定值替换，将无效的信息归一化，并将该部分阈值过滤，故噪声数据并不会产生实际的DDR操作行为,可以节约大量的DDR带宽,带来的瑕疵的背景噪声的信息会被消除,针对于3D激光传感器的应用,这些损失无需关注,因而具有极大的应用价值；其能消除无效数据对带宽的浪费,优化提升DDR的有效带宽，确保图像存储的成本低；且DDR存储时通过实写和虚写的结合，使得像素过滤后所对应DDR地址所对应的阈值相等时不发生实际写入过程，不占用DDR带宽，通过DDR写入映射表，在读取时同样节约DDR带宽。
由于3D激光传感器在存储图像时,大量带宽被用于无效的噪声存储,造成了极大的带宽浪费,致使DDR的带宽成为了传感器的效率瓶颈。本专利发明的内容,就是用来尽可能消除无效数据对带宽的浪费,优化提升DDR的有效带宽。
以上对本发明的具体实施例进行了详细说明，但内容仅为本发明创造的较佳实施例，不能被认为用于限定本发明创造的实施范围。凡依本发明创造申请范围所作的均等变化与改进等，均应仍归属于本专利涵盖范围之内。
Claims (2)
1.一种基于FPGA的针对3D测量中图像存储的压缩方法，其特征在于：其存储图像时预先剔除无效的背景噪声,不产生实际的DDR存储行为,减少无效的DDR带宽使用量，进而在存储过程中节约大量的DDR带宽；
其具体包括阈值过滤部分、DDR存储部分、DDR写入映射列表、DDR读取部分；其中阈值过滤部分将原本图像数据中的噪音以一个定值替换，将无效的信息归一化；DDR存储部分包括有实写、虚写两部；DDR写入映射列表构建一个记录DDR写入行为的记录表；DDR读取部分在每取一个像素之前,需要首先读取DDR写入映射表中对应的地址,获得该像素之前所执行的写入行为,如果此前执行的为实写,则真实地发起DDR读操作,以获取该像素的数值,如果此前执行的为虚写,则根据之前配置的,返回一个配置的定值；
DDR存储部分的具体操作如下，在DDR内部划定一个固定的区域范围用以存储图像数据,图像数据中每一个像素都对应于DDR中一个固定的地址位置,在每个像素被存储前,检查其数值,如果与阈值过滤后的定值不等,则将此像素数据存入指定的DDR地址，为实写状态；如果与阈值过滤后的定值相等,则放弃此像素的写入,为虚写状态；
DDR写入映射表用于构建一个记录DDR写入行为的记录表,所述DDR写入映射表中每一个地址对应于一个像素的写入行为,每当写入一个像素时,向表中写入此次操作的行为，写入操作包括实写和虚写；
DDR读取部分的过程如下，当一张图像被完全写入DDR结束后,此张图像处于一个可被读取的状态,当进行读取时,每取一个像素之前,需要首先读取DDR写入映射表中对应的地址,获得该像素之前所执行的写入行为,如果此前执行的为实写,则真实地发起DDR读操作,以获取该像素的数值,如果此前执行的为虚写,则根据之前的配置,返回一个配置的定值。
2.如权利要求1所述的一种基于FPGA的针对3D测量中图像存储的压缩方法，其特征在于：DDR连接有DDR控制器，DDR控制器分别连接有输入存入模块、数据提取模块，数据经过数据存入模块后连接DDR控制器然后被写入DDR，同时数据经过数据存入模块后将记录DDR写入行为的记录表生成DDR写入映射表，当经行DDR读取部分时，数据提取模块根据DDR写入映射表获得每个像素对应的地址，如果是虚写则根据配置返回定值，如果是实写则通过DDR控制器读取地址所在的DDR内部的数值。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910128851.7A CN109831599B (zh) | 2019-02-21 | 2019-02-21 | 一种基于fpga的针对3d测量中图像存储的压缩方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910128851.7A CN109831599B (zh) | 2019-02-21 | 2019-02-21 | 一种基于fpga的针对3d测量中图像存储的压缩方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109831599A CN109831599A (zh) | 2019-05-31 |
| CN109831599B true CN109831599B (zh) | 2021-09-14 |
Family
ID=66863982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910128851.7A Active CN109831599B (zh) | 2019-02-21 | 2019-02-21 | 一种基于fpga的针对3d测量中图像存储的压缩方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109831599B (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101272442A (zh) * | 2007-03-21 | 2008-09-24 | 杭州波导软件有限公司 | 数字图像无损压缩方法和装置、解析方法及图像译码器 |
| CN103902467A (zh) * | 2012-12-26 | 2014-07-02 | 华为技术有限公司 | 压缩内存访问控制方法、装置及系统 |
| CN103968845A (zh) * | 2014-04-15 | 2014-08-06 | 北京控制工程研究所 | 一种用于星敏感器的dsp与fpga并行多模式星图处理方法 |
| CN104811643A (zh) * | 2015-04-27 | 2015-07-29 | 哈尔滨工程大学 | 基于sd卡阵列的图像数据高速存储系统 |
| CN107027069A (zh) * | 2017-04-18 | 2017-08-08 | 西安万像电子科技有限公司 | 图像数据的处理方法、装置和系统、存储介质及处理器 |
| CN108876703A (zh) * | 2018-06-26 | 2018-11-23 | 西安万像电子科技有限公司 | 数据存储系统、方法和装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7801223B2 (en) * | 2006-07-27 | 2010-09-21 | Lsi Corporation | Method for video decoder memory reduction |
-
2019
- 2019-02-21 CN CN201910128851.7A patent/CN109831599B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101272442A (zh) * | 2007-03-21 | 2008-09-24 | 杭州波导软件有限公司 | 数字图像无损压缩方法和装置、解析方法及图像译码器 |
| CN103902467A (zh) * | 2012-12-26 | 2014-07-02 | 华为技术有限公司 | 压缩内存访问控制方法、装置及系统 |
| CN103968845A (zh) * | 2014-04-15 | 2014-08-06 | 北京控制工程研究所 | 一种用于星敏感器的dsp与fpga并行多模式星图处理方法 |
| CN104811643A (zh) * | 2015-04-27 | 2015-07-29 | 哈尔滨工程大学 | 基于sd卡阵列的图像数据高速存储系统 |
| CN107027069A (zh) * | 2017-04-18 | 2017-08-08 | 西安万像电子科技有限公司 | 图像数据的处理方法、装置和系统、存储介质及处理器 |
| CN108876703A (zh) * | 2018-06-26 | 2018-11-23 | 西安万像电子科技有限公司 | 数据存储系统、方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109831599A (zh) | 2019-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105224474B (zh) | 固态硬盘闪存转换层的实现系统和闪存转换层的实现装置 | |
| CN105760311A (zh) | trim命令响应方法和系统及操作系统 | |
| CN103019974B (zh) | 存储器访问处理方法及控制器 | |
| US10191670B2 (en) | Method and device of data protection, storage equipment | |
| CN109831599B (zh) | 一种基于fpga的针对3d测量中图像存储的压缩方法 | |
| CN102867046B (zh) | 基于固态硬盘的数据库优化方法及系统 | |
| CN105389268A (zh) | 资料储存系统及其运作方法 | |
| CN108182169B (zh) | 一种mtd滤波器中高效fft实现方法 | |
| CN115249057A (zh) | 用于图形节点采样的系统和由计算机实现的方法 | |
| CN114422801B (zh) | 优化视频压缩控制逻辑的方法、系统、设备和存储介质 | |
| CN109871337B (zh) | 一种ssd存储媒介切换方法及其系统 | |
| CN100578467C (zh) | 一种基于通用串行总线的缓存装置 | |
| US8370599B2 (en) | Storage system and controlling system and method thereof | |
| CN103279562A (zh) | 一种用于数据库二级缓存的方法、装置及数据库存储系统 | |
| US10698786B2 (en) | Memory system using SRAM with flag information to identify unmapped addresses | |
| CN111949211B (zh) | 存储装置及存储控制方法 | |
| CN107870736B (zh) | 支持大于4gb非线性闪存的方法及装置 | |
| JP6309919B2 (ja) | データ取得機能を有する数値制御装置 | |
| CN117406932B (zh) | 数据处理方法、装置、服务器和存储介质 | |
| JP6968962B1 (ja) | 手書き文字認識用正解データ生成装置、方法、およびプログラム | |
| US11972504B2 (en) | Method and system for overlapping sliding window segmentation of image based on FPGA | |
| CN110992239B (zh) | 一种基于单片ddr3芯片的图像时域滤波与显示的方法 | |
| CN118034583A (zh) | 一种可实现大容量固态硬盘的系统及其实现方法 | |
| US11551069B2 (en) | Processing system | |
| CN111581241B (zh) | 一种无锁处理的读缓存方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |