CN114282491A - 一种大规模原理图检查方法及系统 - Google Patents

一种大规模原理图检查方法及系统 Download PDF

Info

Publication number
CN114282491A
CN114282491A CN202111646153.XA CN202111646153A CN114282491A CN 114282491 A CN114282491 A CN 114282491A CN 202111646153 A CN202111646153 A CN 202111646153A CN 114282491 A CN114282491 A CN 114282491A
Authority
CN
China
Prior art keywords
schematic diagram
module
data object
paths
devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111646153.XA
Other languages
English (en)
Inventor
蒋历国
代文亮
徐良
凌峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Core And Semiconductor Technology Shanghai Co ltd
Original Assignee
Core And Semiconductor Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Core And Semiconductor Technology Shanghai Co ltd filed Critical Core And Semiconductor Technology Shanghai Co ltd
Priority to CN202111646153.XA priority Critical patent/CN114282491A/zh
Publication of CN114282491A publication Critical patent/CN114282491A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种大规模原理图检查方法及系统,属于自动化测试技术领域。它包括获取工程原理图,提取工程原理图中各数据对象,解析各数据对象包含的属性;所述数据对象包括各引线、端点、引脚、器件以及模块;所述数据对象包括各引线、端点、引脚、器件以及模块;根据提取出的工程原理图中各数据对象构建点矩阵;根据构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查。本发明通过对电路图表文件进行解析,根据电路原理图的具体信息,能够快速高效地检查原理图中设计规则是否符合规定。

Description

一种大规模原理图检查方法及系统
技术领域
本发明属于自动化测试技术领域,更具体地说,涉及一种大规模原理图检查方法及系统。
背景技术
对于大规模原理图设计,需要检查设计是否违反规则。如芯片间是否有重复串接电容或电阻,电容耐压降额检查,模块间管脚收发方向检查,复位信号上拉下拉检查,时钟网络有无电阻检查,管脚是否悬空检查等等,单纯用人力检查几乎是不可能实现的。
针对上述问题现有技术中也有相应改进,如申请号为CN202010878879.5,公开日为2020年12月08日的中国专利申请公开了一种电路原理图检查方法及系统,该方法包括以下步骤:获取电路图表文件,解析获得各电路网络、各芯片以及各电路元件;针对各电路网络,根据对应的各芯片与各电路元件的引脚连接关系,逐级进行引脚对端查询,获得各电路网络中的各引脚序号以及与引脚序号对应的对端引脚序号;其中,电路图表文件包括电路网络、芯片以及电路元件的电路信息,电路元件包括电阻、电容、电感。该发明对电路图表文件进行解析,根据电路原理图的具体信息,对引脚的连接关系逐级查询,从而实现复杂拓扑结构的电路原理图的检查;申请号为CN201310539174.0,公开日为2015年05月13日的中国专利申请公开了一种图纸内容提取验证方法,该方法包括以下步骤:基于先验知识的分类提取算法,按照分别提取方法,根据几何特征存储各个图形元素、线缆、单机和标注名称,从而以位置坐标作为计算基准,使图形与其标注名称相匹配;确定线缆和单机之间的连接关系;验证关于设计图纸的相关信息的正确性。本发明提出的方法,通用化程度高,根据通信卫星有效载荷分系统电子图纸的几何特征,提出了自动化的图纸内容提取和验证方法,使用时只需确定单机和线缆的特征名称即可,不需要额外的配置,还使用了分类筛选的思想,在图形提取过程中,隔离了其它图形元素对名称匹配所造成的影响,可将图形元素内容精确提出;上述方法虽然都能够实现复杂拓扑结构的电路原理图的检查,但都需要耗费大量时间成本,电路图审查效率较低。
发明内容
1、要解决的问题
针对现有技术中存在的缺陷,本发明的目的在于提供一种大规模原理图检查方法及系统,对电路图表文件进行解析,根据电路原理图的具体信息,快速高效地检查原理图中设计规则是否符合规定。
2、技术方案
为解决上述问题,本发明采用如下的技术方案。
作为本申请的其中一个方面,提供一种大规模原理图检查方法,包括以下步骤:
步骤S100、获取工程原理图,提取工程原理图中各数据对象,解析各数据对象包含的属性;所述数据对象包括各引线、端点、引脚、器件以及模块;
步骤S200、根据提取出的工程原理图中各数据对象构建点矩阵;
步骤S300、根据构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查。
其优选的技术方案为:
如上所述的一种大规模原理图检查方法,步骤S100中,提取工程原理图中各数据对象具体包括:
步骤S110、先提取工程原理图中各引线,创建引线数据对象;再根据引线数据对象,提取引线的两端点,创建端点数据对象;
步骤S120、再提取工程原理图中各芯片和模块,创建器件数据对象;进一步提取各芯片和模块的引脚,创建引脚数据对象。
如上所述的一种大规模原理图检查方法,步骤S100中,提取工程原理图中各数据对象还包括:步骤S130、创建模块的数据对象;步骤S130具体包括:
步骤S131、获取工程原理图中所有模块的名称;
步骤S132、根据模块名称,分别获取各模块外部的引脚、以及内部的引脚、引线、端点和器件;
步骤S133、根据各模块外部的引脚、以及内部的引脚、引线、端点和器件,创建模块的数据对象。
如上所述的一种大规模原理图检查方法,步骤S200中,根据提取出的工程原理图中各数据对象构建点矩阵具体包括:
步骤S210、提取出端点数据对象,其中,每条引线创建有两个端点对象,每个器件创建多个端点对象,每个芯片创建多个端点对象,每个模块创建多个端点对象,每个模块内部创建多个端点对象;
步骤S220、将提取得到的多个端点数据对象组成数组,以端点编号属性的方式表征端点与端点之间是否连接。
如上所述的一种大规模原理图检查方法,步骤S300中,根据构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查具体包括:
步骤S310、根据构建的点矩阵,获取器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路;
步骤S320、过滤所有查找到的线路并判断是否为通路,若是,则进入下一步骤;
步骤S330、查看满足条件的通路中引线的类型,把多个电容或电阻的通路过滤出来显示。
如上所述的一种大规模原理图检查方法,步骤S310中,根据构建的点矩阵,获取器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路具体包括:
步骤S311、依据构建的点矩阵,确定其中一个器件或者模块所有的引脚;
步骤S312、根据该器件或者模块的引脚,确定其对应的端点,对端点依次执行入栈操作;
步骤S313、在构建的点矩阵中寻找最新进栈端点是否存在相连的端点;若是,执行步骤S314,否则执行步骤S315;
步骤S314、对未标记的相连的端点依次执行进栈操作,并对每一个进栈后的端点进行标记;返回步骤S313;
步骤S315、默认该器件或者模块引脚对应的端点至最新进栈的端点之间为通路,将最新进栈端点出栈;
如上所述的一种大规模原理图检查方法,步骤S315中,还包括:判断栈里是否有端点;若是,返回步骤S313,继续对下一个端点进行判断;若否,返回步骤S311,进行下一个器件或者模块的判断。
作为本申请的另一个方面,还提供一种大规模原理图检查系统,包括:
提取模块,用于获取工程原理图,并提取工程原理图中各数据对象,解析各数据对象包含的属性;所述数据对象包括各引线、端点、引脚、器件以及模块;
构建模块,用于根据提取模块提取出的工程原理图中各数据对象构建点矩阵;
以及检查模块,用于根据构建模块构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查。
3、有益效果
相比于现有技术,本发明的有益效果为:
通过在检查器件和器件之间、器件和模块之间、以及模块和模块之间是否有重复串接电容或电阻时,只需要找到从所有器件或者模块的引脚出发的通路,把通路两端是器件或者模块的过滤出来,查看通路中是否有多个电容或电阻,从而可以实现对目标电路模块原理图的功能性设计规则的审查,相比现有技术中通过人工进行审查的方式而言,可以提高审查效率及可靠性。
附图说明
图1为本发明的一种大规模原理图检查方法流程图。
具体实施方式
如上所述,现有的电路原理图审查方法通常是采用人工审图的方法,即通过硬件设计人员对电路原理图进行检查,而人工审查方式的可靠性差、效率低。此外,也可以通过DRC检查工具对电路原理图进行检查,但该工具仅能够依据通用性设计规则进行检查。现有技术中,一种方式是采用各种模式电路的规则存入规则数据库中,使用所述模式电路的匹配方法,在待审电路原理图中匹配相应的模式电路,并根据所述存入规则数据库中的模式电路的规则,对待审电路原理图进行审查。另一种方式是采用预设的电路电气约束条件库,对电路原理图中的元器件的信息以及芯片连接引脚之间的电器网络信息进行检查,并根据检查结果输出检查报告。然而,现有技术中的检查方案,只能检查出是否有短路、断路、器件的连接方式等简单的常识性的错误。当采用大规模原理图设计时,在模块迁移与最终的原理图检查、校对过程中,功能性设计规则依然需要依赖人工检查,而通过人工方式检查存在大量重复性工作,需要耗费大量时间成本,电路原理图审查效率较低。对于同样存在可靠性差、效率低的问题。
下面结合具体实施例和附图对本发明进一步进行描述。
实施例1
如图1所示,本实施例提供一种大规模原理图检查方法,包括以下步骤:
步骤S100、获取工程原理图,提取工程原理图中各数据对象,解析各数据对象包含的属性;所述数据对象包括各引线、端点、引脚、器件以及模块;
一个工程的原理图包含几页到上百页不等,分布着单个器件(如电阻,电容,电感等),芯片,固定的模块(可复用的电路组合包装成一个区块,这个区块可以被设计直接引用),以及之间的引线,上述对象组成了工程原理图的电路信息。而根据原理图的构造,想获得一张完整的电路图连接关系图,可以从以下方面入手:
根据引线两端的连接关系,可以获得初步的线和器件的引脚连接关系;线和芯片的引脚连接关系;线和模块的引脚连接关系。这个结果作为一级连接关系;而模块内的连接关系可同样按照上面第一点的方法处理,这个结果作为二级连接关系;根据上述第一和第二点可以组成三级连接关系,也是最高级的连接关系。注意在整个电路图中存在模块复用的情况,所以复用的模块作为二级连接关系不是唯一性的。
根据上述三点,上述各数据对象的属性可以表示为:
所述引线(line)的属性信息包括但不限于编号、开始端坐标、结束端坐标、类型、页数、以及是否访问等;
所述端点(vertex)的属性信息包括但不限于编号、坐标,Line编号、页数、以及是否访问等;
所述引脚(pin)的属性信息包括但不限于坐标、名称、属于模块名称、页数、引脚号等;
所述器件(symbol)的属性信息包括但不限于坐标、页数、引脚等;
所述模块(model)的信息包括但不限于引脚、引线、器件、端点等。
值得说明的是,点和点的关系有相连和不相连,但在实际的原理图检查中,一个点连接的可能是一个器件,模块,或者是连接到另外一页,因此上述各数据对象的属性还应该包括页数等;此外,对于器件或者模块的属性信息而言,器件或者模块的属性信息与器件或者模块的类型相关,当器件或者模块的类型不同时,相应的属性信息不同。
步骤S200、根据提取出的工程原理图中各数据对象构建点矩阵;示例性地:
pConnect[2,3]=1;//2和3代表端点的编号,1代表相连;
pConnect[2,5]=0;//2和5代表端点的编号,0代表不相连。
本实施例中通过预先建立矩阵数据(pConnect),能够方面在后续对工程原理图通路的检查中,不断提取端点的步骤提供依据,保证了方案实施的稳定性和合理性。
步骤S300、根据构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查。
其优选的技术方案为:
如上所述的一种大规模原理图检查方法,步骤S100中,提取工程原理图中各数据对象具体包括:
步骤S110、先提取工程原理图中各引线,创建引线数据对象;再根据引线数据对象,提取引线的两端点,创建端点数据对象;
步骤S120、再提取工程原理图中各芯片和模块,创建器件数据对象;进一步提取各芯片和模块的引脚,创建引脚数据对象。
如上所述的一种大规模原理图检查方法,步骤S100中,提取工程原理图中各数据对象还包括:步骤S130、创建模块的数据对象;步骤S130具体包括:
步骤S131、获取工程原理图中所有模块的名称;
步骤S132、根据模块名称,分别获取各模块外部的引脚、以及内部的引脚、引线、端点和器件;
步骤S133、根据各模块外部的引脚、以及内部的引脚、引线、端点和器件,创建模块的数据对象。
如上所述的一种大规模原理图检查方法,步骤S200中,根据提取出的工程原理图中各数据对象构建点矩阵具体包括:
步骤S210、提取出端点数据对象,其中,每条引线创建有两个端点对象,每个器件创建多个端点对象,每个芯片创建多个端点对象,每个模块创建多个端点对象,每个模块内部创建多个端点对象;
步骤S220、将提取得到的多个端点数据对象组成数组,以端点编号属性的方式表征端点与端点之间是否连接。
如上所述的一种大规模原理图检查方法,步骤S300中,根据构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查具体包括:
步骤S310、根据构建的点矩阵,获取器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路;
步骤S320、过滤所有查找到的线路并判断是否为通路,若是,则进入下一步骤;
步骤S330、查看满足条件的通路中引线的类型,把多个电容或电阻的通路过滤出来显示。
如上所述的一种大规模原理图检查方法,步骤S310中,根据构建的点矩阵,获取器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路具体包括:
步骤S311、依据构建的点矩阵,确定其中一个器件或者模块所有的引脚;
步骤S312、根据该器件或者模块的引脚,确定其对应的端点,对端点依次执行入栈操作;
步骤S313、在构建的点矩阵中寻找最新进栈端点是否存在相连的端点;若是,执行步骤S314,否则执行步骤S315;
步骤S314、对未标记的相连的端点依次执行进栈操作,并对每一个进栈后的端点进行标记,例如,标记为已访问;返回步骤S313;
步骤S315、默认该器件或者模块引脚对应的端点至最新进栈的端点之间为通路,将最新进栈端点出栈。
在找到一个通路之后,由于器件或者模块或者说芯片的引脚端点连接的可能是一个器件,模块,或者是连接到另外一页,所以会有部分一对多的点的连接关系,因此还需要继续对其他相连端点是否能够组成通路进行检查,因此进一步地,在步骤S315中,还包括:
判断栈里是否有端点;若是,返回步骤S313,继续对下一个端点进行判断;若否,返回步骤S311,进行下一个器件或者模块的判断。
本实施例中通过数据进出栈,以数据循环嵌套的方式,从某一个器件引脚端点出发,通过上述技术方案构建的点的矩阵,来找到与它相连的端点,依次查找直到没有相连的端点为止为一条通路。接着重复从下一个引脚查找来获取所有的通路,通过对端点引脚的连接关系逐级查询,从而实现复杂大规模电路原理图的检查。
实施例2
本实施例提供一种大规模原理图检查系统,包括:
提取模块,用于获取工程原理图,并提取工程原理图中各数据对象,解析各数据对象包含的属性;所述数据对象包括各引线、端点、引脚、器件以及模块;
构建模块,用于根据提取模块提取出的工程原理图中各数据对象构建点矩阵;
以及检查模块,用于根据构建模块构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查。
本实施例通过在检查器件和器件之间、器件和模块之间、以及模块和模块之间是否有重复串接电容或电阻时,只需要找到从所有器件或者模块的引脚出发的通路,把通路两端是器件或者模块的过滤出来,查看通路中是否有多个电容或电阻,从而可以实现对目标电路模块原理图的功能性设计规则的审查,相比现有技术中通过人工进行审查的方式而言,可以提高审查效率及可靠性。
本发明所述实例仅仅是对本发明的优选实施方式进行描述,并非对本发明构思和范围进行限定,在不脱离本发明设计思想的前提下,本领域工程技术人员对本发明的技术方案作出的各种变形和改进,均应落入本发明的保护范围。

Claims (8)

1.一种大规模原理图检查方法,其特征在于:包括以下步骤:
步骤S100、获取工程原理图,提取工程原理图中各数据对象,解析各数据对象包含的属性;所述数据对象包括各引线、端点、引脚、器件以及模块;
步骤S200、根据提取出的工程原理图中各数据对象构建点矩阵;
步骤S300、根据构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查。
2.根据权利要求1所述的一种大规模原理图检查方法,其特征在于:步骤S100中,提取工程原理图中各数据对象具体包括:
步骤S110、先提取工程原理图中各引线,创建引线数据对象;再根据引线数据对象,提取引线的两端点,创建端点数据对象;
步骤S120、再提取工程原理图中各芯片和模块,创建器件数据对象;进一步提取各芯片和模块的引脚,创建引脚数据对象。
3.根据权利要求2所述的一种大规模原理图检查方法,其特征在于:步骤S100中,提取工程原理图中各数据对象还包括:步骤S130、创建模块的数据对象;步骤S130具体包括:
步骤S131、获取工程原理图中所有模块的名称;
步骤S132、根据模块名称,分别获取各模块外部的引脚、以及内部的引脚、引线、端点和器件;
步骤S133、根据各模块外部的引脚、以及内部的引脚、引线、端点和器件,创建模块的数据对象。
4.根据权利要求3所述的一种大规模原理图检查方法,其特征在于:步骤S200中,根据提取出的工程原理图中各数据对象构建点矩阵具体包括:
步骤S210、提取出端点数据对象,其中,每条引线创建有两个端点对象,每个器件创建多个端点对象,每个芯片创建多个端点对象,每个模块创建多个端点对象,每个模块内部创建多个端点对象;
步骤S220、将提取得到的多个端点数据对象组成数组,以端点编号属性的方式表征端点与端点之间是否连接。
5.根据权利要求1所述的一种大规模原理图检查方法,其特征在于:步骤S300中,根据构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查具体包括:
步骤S310、根据构建的点矩阵,获取器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路;
步骤S320、过滤所有查找到的线路并判断是否为通路,若是,则进入下一步骤;
步骤S330、查看满足条件的通路中引线的类型,把多个电容或电阻的通路过滤出来显示。
6.根据权利要求5所述的一种大规模原理图检查方法,其特征在于:步骤S310中,根据构建的点矩阵,获取器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路具体包括:
步骤S311、依据构建的点矩阵,确定其中一个器件或者模块所有的引脚;
步骤S312、根据该器件或者模块的引脚,确定其对应的端点,对端点依次执行入栈操作;
步骤S313、在构建的点矩阵中寻找最新进栈端点是否存在相连的端点;若是,执行步骤S314,否则执行步骤S315;
步骤S314、对未标记的相连的端点依次执行进栈操作,并对每一个进栈后的端点进行标记;返回步骤S313;
步骤S315、默认该器件或者模块引脚对应的端点至最新进栈的端点之间为通路,将最新进栈端点出栈。
7.根据权利要求6所述的一种大规模原理图检查方法,其特征在于:步骤S315中,还包括:判断栈里是否有端点;若是,返回步骤S313,继续对下一个端点进行判断;若否,返回步骤S311,进行下一个器件或者模块的判断。
8.一种大规模原理图检查系统,其特征在于:包括:
提取模块,用于获取工程原理图,并提取工程原理图中各数据对象,解析各数据对象包含的属性;所述数据对象包括各引线、端点、引脚、器件以及模块;
构建模块,用于根据提取模块提取出的工程原理图中各数据对象构建点矩阵;
以及检查模块,用于根据构建模块构建的点矩阵,分别对器件和器件之间的通路、器件和模块之间的通路、以及模块和模块之间的通路进行检查。
CN202111646153.XA 2021-12-29 2021-12-29 一种大规模原理图检查方法及系统 Pending CN114282491A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111646153.XA CN114282491A (zh) 2021-12-29 2021-12-29 一种大规模原理图检查方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111646153.XA CN114282491A (zh) 2021-12-29 2021-12-29 一种大规模原理图检查方法及系统

Publications (1)

Publication Number Publication Date
CN114282491A true CN114282491A (zh) 2022-04-05

Family

ID=80878503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111646153.XA Pending CN114282491A (zh) 2021-12-29 2021-12-29 一种大规模原理图检查方法及系统

Country Status (1)

Country Link
CN (1) CN114282491A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114861593A (zh) * 2022-05-31 2022-08-05 苏州浪潮智能科技有限公司 基于电路拓扑检查原理图网络的方法、装置、设备、介质

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114861593A (zh) * 2022-05-31 2022-08-05 苏州浪潮智能科技有限公司 基于电路拓扑检查原理图网络的方法、装置、设备、介质
CN114861593B (zh) * 2022-05-31 2023-11-07 苏州浪潮智能科技有限公司 基于电路拓扑检查原理图网络的方法、装置、设备、介质

Similar Documents

Publication Publication Date Title
JPH0434951A (ja) プリント配線板の検査方法
CN113935272B (zh) 多级设计连接路径的网络匹配结构显示系统
US7657853B2 (en) Verification apparatus, design verification method, and computer aided design apparatus
CN114282491A (zh) 一种大规模原理图检查方法及系统
CN104756113A (zh) 用于检测数据源中的偏差的方法、设备和计算机程序
CN114153980A (zh) 知识图谱构建方法和装置、检查方法、存储介质
CN115329556A (zh) 变电站cad图纸审核方法及设备
CN115047322A (zh) 一种用于智能医疗设备的故障芯片的标识方法及系统
CN108133103A (zh) 一种电子设计dfm检测系统、方法和介质
CN114840729A (zh) 元器件分类测试数据生成方法及系统、设备、存储介质
CN103745050A (zh) 一种管脚映射方法和系统
CN111045948A (zh) 模块间接口信号的检查方法、设备和存储介质
CN115658692A (zh) 适用于原理图网表的校对分析方法、分析装置及电子设备
CN115420918A (zh) 一种多端子复杂线缆自动测试的装置及方法
CN114781293A (zh) 一种芯片瓶颈分析方法、装置、设备及介质
CN114596302A (zh) 一种pcb板缺陷检测方法、系统、介质、设备及终端
CN115186622B (zh) Pcb设计中快速查找测试点的方法、装置、终端及存储介质
CN114254583B (zh) 一种检查器件引脚连接的方法、装置、设备、存储介质
CN112328554B (zh) 生成二次钻孔文件的方法、装置、电子设备及存储介质
CN113704035B (zh) 一种时延检测方法、装置及相关设备
CN115187153B (zh) 应用于业务风险溯源的数据处理方法及系统
CN109639520B (zh) 一种反应堆保护系统网络通信的计算机辅助测试方法
CN111752886B (zh) 一种基于Excel的PCB板间互联信号检查方法及系统
CN115372793B (zh) 一种用于集成电路的电路检测方法
CN113703695B (zh) 一种复杂航空线束的导线标签设计方法和装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 201210 room 01, floor 4, No. 5, Lane 60, Naxian Road, Pudong New Area, Shanghai

Applicant after: Xinhe Semiconductor Technology (Shanghai) Co.,Ltd.

Address before: 201210 room 01, floor 4, No. 5, Lane 60, Naxian Road, Pudong New Area, Shanghai

Applicant before: Core and semiconductor technology (Shanghai) Co.,Ltd.

CB02 Change of applicant information