CN114781293A - 一种芯片瓶颈分析方法、装置、设备及介质 - Google Patents
一种芯片瓶颈分析方法、装置、设备及介质 Download PDFInfo
- Publication number
- CN114781293A CN114781293A CN202210445336.3A CN202210445336A CN114781293A CN 114781293 A CN114781293 A CN 114781293A CN 202210445336 A CN202210445336 A CN 202210445336A CN 114781293 A CN114781293 A CN 114781293A
- Authority
- CN
- China
- Prior art keywords
- file
- bottleneck
- information
- data
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
本申请公开了一种芯片瓶颈分析方法、装置、设备及介质,涉及芯片开发领域,该方法应用于系统级芯片,包括:利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并利用预设的性能计算脚本对所述目标信息进行处理,以得到设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、所述路径延迟信息以及所述吞吐量信息确定用于进行瓶颈分析的第二文件;将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用第二文件确定系统级芯片中的性能瓶颈点。这样一来,便可以利用预先配置的第一文件,并利用芯片的多种性能参数快速确定系统级芯片中的性能瓶颈点。
Description
技术领域
本发明涉及芯片开发领域,特别涉及一种芯片瓶颈分析方法、装置、设备及介质。
背景技术
随着集成电路设计规模及设计复杂度的不断增大,影响芯片性能的因素也越来越多,对芯片工程师的要求也不断提高。
在芯片整个开发流程中,对芯片性能的优化可从架构层面以及前端设计等层面入手。架构层面的性能优化可通过构建system C模型+TLM模型(即Transaction LevelModeling,事务级建模)来进行评估,在芯片开发早期对架构进行合理的优化,可以为后续RTL(即Register Transfer Level,寄存器转换级电路)设计指明方向,节省研发时间,但是对建立模型的准确性要求较高;前端设计层面的优化需要构建测试用例,通过仿真分析设计电路的各项性能指标,找出具体的瓶颈模块,利用修改设计的方式提升性能。目前市场上流行的SOC(即System on Chip,系统级芯片)性能分析工具有Vivado、Verdi等。相比于system C+TLM模型,前端RTL设计更能真实的反映当前系统性能状况。
芯片性能是体现SOC芯片竞争力的关键点,如何在有限的芯片研发周期内快速优化芯片性能,这就要求芯片研发人员能高效的定位出性能瓶颈点。
由上可见,在芯片性能优化过程中,如何使用更合理的方案实现芯片性能的快速优化,并通过对芯片性能的快速分析,高效地定位出芯片的性能瓶颈点是本领域有待解决的问题。
发明内容
有鉴于此,本发明的目的在于提供一种芯片瓶颈分析方法、装置、设备及介质,能够在RTL仿真过程中对芯片中的各项性能指标进行快速分析,并最终高效定位性能瓶颈点并将其转化为可视化表格进行展示。其具体方案如下:
第一方面,本申请公开了一种芯片瓶颈分析方法,应用于系统级芯片,包括:
利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中;
利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件;
将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。
可选的,所述利用预设的文件解析脚本对预先获取的第一文件进行解析之前,还包括:
利用预设的文件获取接口获取第一文件;所述第一文件中包括项目的名称与寄存器传输级版本、日志文件路径、目标设备的设备名称、所述目标设备的工作模式、总线协议类型、设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值、总线位宽、时钟频率信息以及日志的时间单位;
将所述第一文件输入预设的文件解析脚本中。
可选的,所述利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,包括:
利用预设的文件解析脚本对预先获取的第一文件进行解析,以获取第一文件中的日志文件路径,并根据所述日志文件路径确定目标日志文件;
从所述目标日志文件中确定与目标数据包相对应的目标数据,并利用预设的字符匹配方式从所述目标数据中确定出用于进行性能计算的目标信息。
可选的,所述利用预设的字符匹配方式从所述目标数据中确定出用于进行延迟计算的目标信息之前,还包括:
按照不同的数据流方向创建相应的用于存储数据的哈希变量;所述数据流方向包括数据发送方向与数据接收方向;
相应的,所述从所述目标日志文件中确定出用于进行延迟计算的目标信息,包括:
利用预设的字符匹配方式将所述目标数据按照不同的数据流方向进行分类,并将分类后的目标数据存放至相应的哈希变量中;
基于所述哈希变量对所述目标数据进行分析,以从所述目标数据中确定出用于进行延迟计算的目标信息。
可选的,所述利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息之后,还包括:
将所述设备延迟信息与路径延迟信息分别保存至预设的第二数据结构与第三数据结构中;
相应的,所述基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件,包括:
确定所述第二数据结构与第三数据结构的存储路径,并根据所述第一文件确定设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值;
利用所述第二数据结构与第三数据结构的存储路径、所述吞吐量信息、设备延迟的标准参考值、路径延迟的标准参考值以及吞吐量的标准参考值确定用于进行瓶颈分析的第二文件。
可选的,所述通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点的过程中,包括:
通过所述瓶颈分析脚本利用所述第二文件中的第一信息确定所述系统级芯片中的设备延迟瓶颈点;所述第一信息为基于所述第二数据结构的存储路径和所述设备延迟的标准参考值确定的;
通过所述瓶颈分析脚本利用所述第二文件中的第二信息确定所述系统级芯片中的路径延迟瓶颈点;所述第二信息为基于所述第三数据结构的存储路径和所述路径延迟的标准参考值确定的;
通过所述瓶颈分析脚本利用所述第二文件中的第三信息确定所述系统级芯片中的吞吐量瓶颈点;所述第三信息为基于所述吞吐量信息和所述吞吐量的标准参考值确定的。
可选的,所述利用所述第二文件中的第一信息确定所述系统级芯片中的设备延迟瓶颈点,包括:
通过所述预设的瓶颈分析脚本利用所述第二文件确定所述第二数据结构的存储路径,并基于所述存储路径确定第二数据结构;
将所述第二数据结构中的每行数据进行字符串分割,并确定所述第二数据结构中每行数据中的第一目标列与第二目标列,然后提取与所述第一目标列对应的第一目标数据和与所述第二目标列对应的第二目标数据;所述第一目标列为每行数据中的设备名称列,所述第二目标列为每行数据中除所述设备名称列以外的其他列;
将所述第二目标数据的数据类型转换为预设数据类型,以得到相应的转换后数据,并基于所述转换后数据形成第一列表;
利用所述第二文件确定所述设备延迟信息与所述设备延迟的标准参考值,并基于所述设备延迟信息与所述设备延迟的标准参考值,利用预设的瓶颈计算函数对所述第一列表中的各参数进行计算,以得到与所述第一列表中各参数对应的替换参数,然后基于所述替换参数对所述各参数进行替换,以形成第二列表;
利用预设数据划分方法对所述第二列表中的数据进行划分,以得到划分后数据,利用所述划分后数据与所述第一目标数据生成以所述设备名称为键的双层嵌套字典;所述双层嵌套字典中设备名称与所述设备名称对应的数据流方向、数据流方向与数据流方向对应的参数均为具备映射关系的键值对;
利用预设筛选公式对所述双层嵌套字典中的相应参数进行计算,若满足预设瓶颈条件,则将相应的设备名称对应的键值对进行保留,若不满足预设瓶颈条件,则将相应的设备名称对应的键值对进行删除,以生成更新后字典;
从所述更新后字典中确定瓶颈设备与所述瓶颈设备的瓶颈数据流方向,并根据所述瓶颈设备与所述瓶颈设备的瓶颈数据流方向确定所述系统级芯片中的设备延迟瓶颈点。
可选的,所述芯片瓶颈分析方法,还包括:
利用预设的表格转换方法对所述设备延迟瓶颈点、路径延迟瓶颈点以及吞吐量瓶颈点分别进行转换,以生成相应的设备延迟表格、路径延迟表格以及吞吐量表格;所述设备延迟表格、路径延迟表格以及吞吐量表格中均包含各瓶颈点的瓶颈设备与所述瓶颈设备的瓶颈数据流方向;
将所述设备延迟表格、路径延迟表格以及吞吐量表格分别输出并显示至预设界面中。
第二方面,本申请公开了一种芯片瓶颈分析装置,包括:
文件解析模块,用于利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中;
性能计算模块,用于利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件;
瓶颈分析模块,用于将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。
第三方面,本申请公开了一种电子设备,包括:
存储器,用于保存计算机程序;
处理器,用于执行所述计算机程序,以实现前述的芯片瓶颈分析方法。
第四方面,本申请公开了一种计算机存储介质,用于保存计算机程序;其中,所述计算机程序被处理器执行时实现前述公开的芯片瓶颈分析方法的步骤。
本申请通过利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中,然后利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件,接着将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。这样一来,本方案利用预设的文件解析脚本、性能计算脚本、瓶颈分析脚本对预先配置的第一文件进行一系列的解析与计算,能够在RTL仿真过程中对芯片中的各项性能指标进行快速分析,并最终高效定位性能瓶颈点并将其转化为可视化表格进行展示。本方案可以在RTL仿真过程中对整个SOC系统的各个模块进行性能指标的快速分析,并最终定位性能瓶颈点并将其转化为可视化表格进行展示,使得SOC芯片的性能指标在流片前趋于收敛,在一定程度上降低流片风险。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本申请提供的一种芯片瓶颈分析方法流程图;
图2为本申请提供的一种具体的性能计算方法流程图;
图3为本申请提供的一种具体的设备延迟瓶颈点确定方法流程图;
图4为本申请提供的一种设备延迟性能分析过程示意图;
图5为本申请提供的一种芯片瓶颈分析方法的整体流程图;
图6为本申请提供的一种芯片瓶颈分析装置结构示意图;
图7为本申请提供的一种电子设备结构图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
现有技术中,在芯片整个开发流程中,对芯片性能的优化可从架构层面以及前端设计等层面入手,其中前端RTL设计更能真实的反映当前系统性能状况。市场上流行的SOC性能分析工具有Vivado、Verdi等。在本申请中,提出一种新型的面向芯片开发阶段的,且基于RTL性能分析的芯片瓶颈分析方法,可以快速对整个SOC系统的各个模块进行性能指标分析,找出系统中的性能瓶颈点。
本发明实施例公开了一种芯片瓶颈分析方法,应用于系统级芯片,参见图1所述,该方法包括:
步骤S11:利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中。
可以理解的是,本实施例中所述预设的文件解析脚本可以对所述第一文件进行解析,且所述第一文件是预先获取的,在所述预设的文件解析脚本对所述第一文件进行解析之后,则可以根据第一文件确定用于进行性能计算的目标信息。需要指出的是,所述第一文件为用户根据不同应用场景自定义配置的文件。
本实施例中,所述利用预设的文件解析脚本对预先获取的第一文件进行解析之前,还可以包括:利用预设的文件获取接口获取第一文件;所述第一文件中包括项目的名称与寄存器传输级版本、日志文件路径、目标设备的设备名称、所述目标设备的工作模式、总线协议类型、设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值、总线位宽、时钟频率信息以及日志的时间单位;将所述第一文件输入预设的文件解析脚本中。
可以理解的是,本实施例中所述的第一文件中可以包括:项目的名称与RTL版本(即所述寄存器传输级版本)、log文件(即所述日志文件)路径、目标设备的设备名称、所述目标设备的工作模式、总线协议类型、设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值、总线位宽、时钟频率信息以及日志的时间单位。所述目标设备的工作模式可以包括master模式或slave模式。所述总线协议类型包括但不限于AXI(即AdvancedeXtensible Interface,高级可扩展接口)、AHB(即Advanced High Performance Bus,高级高性能总线)、PCIE(即peripheral component interconnect express,高速串行计算机扩展总线标准)等。需要注意的是,所述第一文件可以根据用户在不同的应用场景下的不同需求,进行自定义配置,且所述日志文件路径可以根据用户需求自定义设置。所述文件解析脚本可以是基于Python工具实现的。
本实施例中,所述利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,可以包括:利用预设的文件解析脚本对预先获取的第一文件进行解析,以获取第一文件中的日志文件路径;根据所述日志文件路径确定目标日志文件,并调用预设的日志解析脚本对所述目标日志文件进行解析,以从所述目标日志文件中确定与目标数据包相对应的目标数据,并利用预设的字符匹配方式从所述目标数据中确定出用于进行性能计算的目标信息。可以理解的是,本实施例中所述预设的文件解析脚本可以对所述第一文件进行解析,所述文件解析脚本可以对所述目标日志文件进行解析。在一种具体的实施方式中,所述文件解析脚本在解析获取到日志文件路径后,会调用预设的日志解析脚本,并利用所述日志解析脚本对所述日志文件路径对应的日志文件进行Transaction解析以提取出目标信息,具体实现过程为通过读取和解析不同协议的日志中的Transaction内容,提取出后续计算延迟信息所需的参数信息,所述参数信息可以包括:命令类型、burst类型、burst size、burst length、ID、命令起始时间、命令结束时间、第一笔数据起始和结束时间、最后一笔数据起始和结束时间、首个resp起始时间、最后一个resp起始和结束时间。
可以理解的是,本实施例中所述的第一文件中保存有日志文件路径,所述文件解析脚本可以利用所述日志文件路径确定目标日志文件,且所述文件解析脚本可以调用预设的日志解析脚本,以便利用所述日志解析脚本从所述目标日志文件中确定目标数据。在一种具体的实施方式中,在对目标日志文件进行确定的过程中,若第一文件中的总线协议类型为PCIE类型,则所述文件解析脚本会在获取到PCIE log路径(即上述日志文件路径)后,通过所述路径获取log文件(即上述目标日志文件),然后确定出文件中包含TLP(即Transaction Layer Packet)信息的字符(此时TLP信息为目标数据包,且所述包含TLP信息的字符为目标数据),并根据所述包含TLP信息的字符确定目标信息。
需要指出的是,本实施例中所述文件解析脚本是基于Python工具实现的,所述日志解析脚本是基于Perl工具实现的。
本实施例中,所述利用预设的字符匹配方式从所述目标数据中确定出用于进行延迟计算的目标信息之前,还包括:按照不同的数据流方向创建相应的用于存储数据的哈希变量;所述数据流方向包括数据发送方向与数据接收方向;相应的,所述从所述目标日志文件中确定出用于进行延迟计算的目标信息,包括:利用预设的字符匹配方式将所述目标数据按照不同的数据流方向进行分类,并将分类后的目标数据存放至相应的哈希变量中;基于所述哈希变量对所述目标数据进行分析,以从所述目标数据中确定出用于进行延迟计算的目标信息。
本实施例中,在从所述目标日志文件中确定与目标数据包相对应的目标数据后,会从目标数据中确定用于进行性能计算的目标信息。在确定目标信息前,会声明两个用于存储所述目标数据的哈希变量,并利用所述哈希变量对目标数据进行分析,其中,所述两个哈希变量中一个用于存储数据发送方向的数据,另一个用于存储数据接收方向的数据。需要指出的是,用于对所述目标数据进行存储的方法包括但不限于使用哈希变量的方法,在一些具体的实施方式中,也可以利用字典对所述目标数据进行保存。
本实施例中,将所述目标数据按照不同的数据流方向进行分类时,具体还可以对数据的TX/RX(即Transmit/Receive,发送/接收)方向、CMD(即command,命令提示符)类型、CPLD(即Complex Programming logic device,复杂可编程逻辑器件)类型、3DW/4DW进行分类。使用字符匹配的方法匹配出命令的起始时间和结束时间,request id、tag、length、size、burst、第一笔数据起始时间和结束时间,最后一笔数据起始时间和结束时间、第一笔响应的起始时间和结束时间、最后一笔响应的起始时间和结束时间等。在具体的实施过程中,一个RC(即Root Complex)设备可能对应多个EP(即EndPoint)设备,因此可以采用循环结构处理EP log,声明哈希变量与处理RC log、EP log的过程如下:
//rc哈希:
my$rc_tx={};
my$rc_rx={};
($rc_tx,$rc_rx)=&rc_data_structure_proc($rc_log_file,$rc_tx,$rc_rx);
//ep哈希:
my$ep_num=0;
foreach my$ep_file(@ep_log_file){
($ep_tx[“$ep_num”],$ep_rx[“$ep_num”])=&ep_data_structure_proc($ep_log_file,$ep_tx[“$ep_num”],$ep_rx[“$ep_num”]);}
其中,rc_data_structure_proc和ep_data_structure_proc为RC和EP的log处理子程序,rc_log_file为RC log文件,ep_log_file为EP log文件。
初步获取的信息如下:
//提取信息内容:
$hash_ref->{“$cmd_id_num”}->{‘begin_cycle’}=0;
$hash_ref->{“$cmd_id_num”}->{‘end_cycle’}=0;
$hash_ref->{“$cmd_id_num”}->{‘cmd’}=$cmd;
$hash_ref->{“$cmd_id_num”}->{‘addr’}=addr;
$hash_ref->{“$cmd_id_num”}->{‘request_id’}=$request_id;
$hash_ref->{“$cmd_id_num”}->{‘tag’}=$tag;
$hash_ref->{“$cmd_id_num”}->{‘length’}=length;
$hash_ref->{“$cmd_id_num”}->{‘size’}=size;
$hash_ref->{“$cmd_id_num”}->{‘burst’}=burst;
接着会基于所述哈希变量对所述目标数据进行分析,以便从所述目标数据中确定出用于进行延迟计算的目标信息。其中对目标数据进行分析过程中会对RC设备EP设备进行匹配,对于RC设备,将RC设备发送方向的每个命令以时间先后顺序进行排列,遍历每个命令,当该命令为写命令时,遍历收集好的所有EP设备接收方向的信息,以时间先后顺序排列,已匹配成功的命令设置标记,后续遍历时不再对其进行匹配。
其中,在对RC进行EP匹配时,需要满足如下要求:RC发出命令的tag信息、地址信息与EP一致,RC发出命令的起始时间小于EP接收到命令的起始时间,RC发出命令的TLP包长与EP接受到的包长一致。将EP接收到命令的起始时间赋给RC发出该笔命令的结束时间。具体地,结束时间映射代码示例如下:
//结束时间映射:
$rc_tx->{$rc_key}->{‘end_time’}=$all_ep_rx_db->{$bresp_key}->{‘begin_time’};
$ep_tx[0]->{$rc_key}->{‘end_time’}=$all_ep_rx_db->{$bresp_key}->{‘begin_time’};
本步骤中在确定目标信息后,会将所述目标信息保存至预设的第一数据结构中。
步骤S12:利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件。
可以理解的是,本实施例中所述预设的性能计算脚本可以对所述目标信息进行处理,并在进行处理后获取到系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,且所述第二文件是通过所述设备延迟信息、路径延迟信息以及吞吐量信息确定的。
本方案中,所述设备延迟信息、路径延迟信息均属于延迟信息,延迟指的是当前主设备发起读写请求命令后,从设备完成该请求回复响应所需的时间,延迟越小,系统响应速度越快,性能越好;吞吐量指的是设备或端口在单位时间内成功传输的数据量,吞吐量越大性能越优。
本实施例中,所述利用预设的性能计算脚本对所述目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,可以包括:利用预设的第一性能计算脚本对所述目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息;所述设备延迟信息包括设备延迟的最大值、最小值以及平均值;所述路径延迟信息包括路径延迟的最大值、最小值以及平均值;利用预设的第二性能计算脚本对所述目标信息进行处理,以得到所述系统级芯片的吞吐量信息;所述吞吐量信息包括吞吐量的最大值、最小值以及平均值。
可以理解的是,所述设备延迟、路径延迟以及吞吐量这三种参数所对应的设备延迟信息、路径延迟信息以及吞吐量信息中均包括其对应的最大值、最小值以及平均值,且本实施例中的设备延迟信息、路径延迟信息均属于延迟信息,这些延迟信息均是通过预设的第一性能计算脚本进行处理得到的,而所述吞吐量信息是通过预设的第二性能计算脚本进行处理得到的。也就是说,所述第一性能计算脚本是用于处理延迟信息的,所述第二性能计算脚本用于处理吞吐量信息的。
在本步骤具体的实施过程中,可以利用第一性能计算脚本按照读写两个方向计算出设备延迟和路径延迟的最大值、最小值和平均值,还可以利用与所述第一性能计算脚本同步运行的第二性能计算脚本计算出吞吐量信息。其中,所述利用第一性能计算脚本按照读写两个方向计算出设备延迟和路径延迟的最大值、最小值和平均值的过程如下:
对于device latency(即设备延迟)来说,需要首先区分设备是master或slave,但不论是对于slave或是对于master,均无需区分每条命令发往哪个slave,而只需区分读写操作,进而计算其延迟最大值、最小值以及平均值。在具体的实施方式中,设备若为master,则最大延迟为master接收到其发出的命令所对应的响应时间与该命令的起始时间之差的最大值;最小延迟为master接收到其发出的命令所对应的响应时间与该命令的起始时间之差的最小值;平均延迟为master发出所有命令与其接收到对应命令的响应做差,求和取平均值。设备若为slave,则思路类似。
对于path latency(即路径延迟)来说,只对master进行分析,分析时区分每条命令发往哪个slave,区分读写操作,进而计算出每条master与slave之间的路径上延迟最大值、最小值以及平均值。
在计算出设备延迟、路径延迟的之后最大值、最小值以及平均值后,会根据这些数值生成相应的设备延迟信息、路径延迟信息。在生成所述系统级芯片的设备延迟信息、路径延迟信息后,会结合获取到的吞吐量信息确定用于进行瓶颈分析的第二文件。
步骤S13:将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。
可以理解的是,本实施例在通过利用所述设备延迟信息、路径延迟信息以及吞吐量信息确定第二文件后,将所述第二文件作为预设的瓶颈分析脚本的输入内容进行输入,在所述瓶颈分析脚本获取到所述第二文件后,会利用所述第二文件确定所述系统级芯片中的性能瓶颈点。需要指出的是,本实施例中所述瓶颈分析脚本是基于python工具实现的。
在一种具体的实施方式中,瓶颈分析脚本中对于确定性能瓶颈点的具体实现过程可以包括:将延迟信息中的最大值和平均值与延迟的标准参考值进行比较,当延迟的最大值或平均值中的任一值超过标准参考值时,给出延迟瓶颈点;分别用吞吐量的最小值和平均值与标准的吞吐量参考值进行比较,当吞吐量的平均值或者最小值低于标准参考值时,给出吞吐量瓶颈点。可以理解的是,本实施例中所述的性能瓶颈点包括所述延迟瓶颈点与吞吐量瓶颈点,且所述延迟瓶颈点包括设备延迟瓶颈点与路径延迟瓶颈点。
另外,需要指出的是,本实施例中所述的第一文件中配置有寄存器传输级版本。本方案中所述的芯片瓶颈分析方法可以根据不同版本的寄存器传输级生成不同的性能瓶颈分析结果,进一步的,可以将当前版本的瓶颈分析结果与历史版本的瓶颈分析结果结合起来,以折线图的形式进行呈现,可以更直观的体现改进方案中对性能瓶颈点的修复结果,以及哪个版本的RTL性能更好,进而为芯片设计工程师提供参考指导。
本实施例中,所述通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点的过程中,包括:通过所述瓶颈分析脚本利用所述第二文件中的第一信息确定所述系统级芯片中的设备延迟瓶颈点;所述第一信息为基于所述第二数据结构的存储路径和所述设备延迟的标准参考值确定的;通过所述瓶颈分析脚本利用所述第二文件中的第二信息确定所述系统级芯片中的路径延迟瓶颈点;所述第二信息为基于所述第三数据结构的存储路径和所述路径延迟的标准参考值确定的;通过所述瓶颈分析脚本利用所述第二文件中的第三信息确定所述系统级芯片中的吞吐量瓶颈点;所述第三信息为基于所述吞吐量信息和所述吞吐量的标准参考值确定的。具体地,本实施例中所述瓶颈分析脚本内部拥有独立的三个模块,分别用于对路径延迟、设备延迟和吞吐量三种参数进行性能瓶颈分析。
本实施例中,所述的芯片瓶颈分析方法,还可以包括:利用预设的表格转换方法对所述设备延迟瓶颈点、路径延迟瓶颈点以及吞吐量瓶颈点分别进行转换,以生成相应的设备延迟表格、路径延迟表格以及吞吐量表格;所述设备延迟表格、路径延迟表格以及吞吐量表格中均包含各瓶颈点的瓶颈设备与所述瓶颈设备的瓶颈数据流方向;将所述设备延迟表格、路径延迟表格以及吞吐量表格分别输出并显示至预设界面中。可以理解的是,在利用本实施例中的芯片瓶颈分析方法确定出系统中的瓶颈点后,还可以将瓶颈点以表格形式进行展示,具体地,可以利用预设的表格转换方法将上述瓶颈点转换为HTML(即Hyper TextMarkup Language,超文本标记语言)格式的表格,以将相应的设备延迟表格、路径延迟表格以及吞吐量表格输出至预设界面进行展示。
本实施例通过利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中,然后利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件,接着将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。这样一来,本方案利用预设的文件解析脚本、性能计算脚本以及瓶颈分析脚本对预先配置的第一文件进行一系列的解析与计算,并利用芯片的三种性能参数快速确定芯片中的性能瓶颈点本方案以配置文件的形式传递用户根据不同场景下自定义配置的所需性能标准参考值,以及日志文件路径,进而能够在RTL仿真过程中对整个SOC系统的各个模块进行性能指标的快速分析,并最终定位性能瓶颈点,使得SOC芯片的性能指标在流片前趋于收敛,在一定程度上降低流片风险。
图2为本申请实施例提供的一种具体的性能计算方法流程图。参见图2所示,该方法包括:
步骤S21:利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息。
步骤S22:将所述设备延迟信息与路径延迟信息分别保存至预设的第二数据结构与第三数据结构中。
本实施例中,在确定设备延迟信息、路径延迟信息后,会将所述设备延迟信息与路径延迟信息分别保存至预设的第二数据结构与第三数据结构中。在一种具体的实施方式中,第二数据结构中保存的设备延迟信息可以包括:设备名称(PCIE EP、PCIE RC)、数据流方向(TX、RX)、写操作或读操作。第三数据结构中保存的路径延迟信息可以包括:路径起始设备名,路径终点设备名,数据流方向(TX、RX)、写操作或读操作。
步骤S23:确定所述第二数据结构与第三数据结构的存储路径,并根据所述第一文件确定设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值。
步骤S24:利用所述第二数据结构与第三数据结构的存储路径、所述吞吐量信息、设备延迟的标准参考值、路径延迟的标准参考值以及吞吐量的标准参考值确定用于进行瓶颈分析的第二文件。
本步骤中通过利用S23中获取的第二数据结构与第三数据结构的存储路径、设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值生成第二文件。在一种具体的实施方式中,在生成第二文件时,可以将第一文件中的中的设备延迟的标准参考值、路径延迟的标准参考值以及吞吐量的标准参考值直接提取至第二文件中,然后根据第二数据结构与第三数据结构的存储路径确定设备延迟信息与路径延迟信息,最后结合第二性能计算脚本生成的吞吐量信息生成第二文件。
本实施例中性能计算脚本在获取到所述目标信息后,会对所述目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,然后将所述设备延迟信息与路径延迟信息分别保存至预设的第二数据结构与第三数据结构中,并基于第二数据结构与第三数据结构的存储路径、设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值生成第二文件。这样一来,通过对设备延迟、路径延迟以及吞吐量这三个参数的进行芯片性能的全面分析,再结合后续瓶颈分析,便可更高效确定出系统级芯片中的性能瓶颈点,提升了芯片优化的全面性与高效性。
图3为本申请实施例提供的一种具体的设备延迟瓶颈点确定方法流程图。
参见图3所示,该方法包括:
步骤S31:通过所述预设的瓶颈分析脚本利用所述第二文件确定所述第二数据结构的存储路径,并基于所述存储路径确定第二数据结构。
本申请中,在将所述第二文件输入至预设的瓶颈分析脚本后,脚本内部会分别设备延迟、路径延迟、吞吐量这三类数据进行瓶颈分析。具体地,所述预设的瓶颈分析脚本内部拥有独立的三个模块,分别用于对路径延迟、设备延迟和吞吐量三种参数进行性能瓶颈的分析。进一步地,本实施例提出的是其中关于利用预设的瓶颈分析脚本内部的第一模块对路径延迟瓶颈点进行分析的过程,本步骤中完成的是其中所述预设的瓶颈分析脚本从所述第二文件中确定第二数据结构的存储路径,并根据所述第二数据结构的存储路径获取第二数据结构的过程。
步骤S32:将所述第二数据结构中的每行数据进行字符串分割,并确定所述第二数据结构中每行数据中的第一目标列与第二目标列,然后提取与所述第一目标列对应的第一目标数据和与所述第二目标列对应的第二目标数据。
需要指出的是,本实施例中所述第一目标列为所述第二数据结构中每行数据中的设备名称列,所述第二目标列为每行数据中除所述设备名称列以外的其他列,所以本实施例中所述第一目标数据即为各设备名称。
需要指出的是,在一些具体的实施方式中,由于分析设备延迟时只需分析某一设备的延迟信息,所以数据结构二中的设备名称列只有一列,所以第一模块在设备名称的提取过程中,可以直接提取第二数据结构中唯一的设备名称列。而分析路径延迟时,设备名包括该路径上的起始设备和终止设备(例如EP到EP的路径,RC到EP的路径),所以第二模块需要提取路径中的起始设备与终止设备所在的设备名称列。进一步地,为便于信息提取,可以直接将第二数据结构中的“设备名称”列置于首列,则第一模块便可以直接提取第二数据结构中的首列便可完成对于设备名称的提取。
需要指出的是,对于第一模块来说,设备延迟中会区分数据流方向与读写操作,所以可分为四种:写发送、写接收、读发送和读接收,每种都对应其最大值、最小值、平均值,因此,设备延迟分析时每个设备对应12个延迟参数。对于第二模块来说,路径延迟不区分发送和接收,只关注是读操作还是写操作,读写又分别对应其最大值、最小值、平均值,因此路径延迟分析时每条路径对应6个延迟参数。
步骤S33:将所述第二目标数据的数据类型转换为预设数据类型,以得到相应的转换后数据,并基于所述转换后数据形成第一列表。
需要指出的是,本实施例中所述预设数据类型可以是int类型。
步骤S34:利用所述第二文件确定所述设备延迟信息与所述设备延迟的标准参考值,并基于所述设备延迟信息与所述设备延迟的标准参考值,利用预设的瓶颈计算函数对所述第一列表中的各参数进行计算,以得到与所述第一列表中各参数对应的替换参数,然后基于所述替换参数对所述各参数进行替换,以形成第二列表。
在具体实施过程中,可以将设备延迟信息其对应的标准参考值进行比对,若当前的设备延迟信息所对应的数值中的某一值大于其对应的标准参考值,则按照预设的延迟计算公式对当前值的延迟进行计算,以生成相应的替换参数,若当前的设备延迟信息所对应的数值中的某一值不大于其对应的标准参考值,则直接将相应的替换参数设置为0。在对每个参数的替换参数进行确定后,基于所述替换参数对所述各参数进行替换,以形成第二列表。需要指出的是,第二模块中利用路径延迟信息完成此步骤的数值比对过程与上述过程类似。
本实施例中生成所述第二列表的相关代码如下:
//通过偏差计算函数对第一列表进行处理,获取第二列表
for i in range(len(list)):
list[i]=calcu_device(list[i],golden_value)
步骤S35:利用预设数据划分方法对所述第二列表中的数据进行划分,以得到划分后数据,利用所述划分后数据与所述第一目标数据生成以所述设备名称为键的双层嵌套字典。
需要指出的是,所述双层嵌套字典中设备名称与所述设备名称对应的数据流方向、数据流方向与数据流方向对应的参数均为具备映射关系的键值对。
本实施例中,在确定第二列表后,会预设数据划分方法对所述第二列表中的数据进行划分,以生成具备内部字典和外部字典的双层嵌套字典。在一种具体的实施方式中,生成内部字典的过程具体可以包括:将第二列表中的元素从左到右每三个(即最大值、最小值以及平均值)划分为一组,构成一个独立的列表,实现列表和其对应的数据流方向的键值对映射,也就是说内部字典由数据流方向与数据流方向对应的设备延迟的最大值、最小值以及平均值构成,且存在多个独立的列表。生成外部字典的过程中,可以包括:根据设备名称和设备名称对应的数据流方向构成外层字典的键值对。其中,可以在步骤S32中提取第一目标列的第一目标数据后,将提取出的设备名称直接作为键生成双层嵌套字典。需要指出的是,第二模块中利用路径延迟信息完成此步骤的字典生成过程与上述过程类似。
需要指出的是,本步骤也可以根据不同的场景生成多层嵌套字典。
步骤S36:利用预设筛选公式对所述双层嵌套字典中的相应参数进行计算,若满足预设瓶颈条件,则将相应的设备名称对应的键值对进行保留,若不满足预设瓶颈条件,则将相应的设备名称对应的键值对进行删除,以生成更新后字典。
本实施例中,可以通过逐层索引内部字典,遍历字典内部的每组值,并利用预设筛选公式计算每组值是否满足预设瓶颈条件的方式判断是否存在性能瓶颈。若满足预设瓶颈条件,则表示该组值存在性能瓶颈,则将其对应的键值对进行保留;若不满足预设瓶颈条件,则表示该设备不存在性能瓶颈,则将其对应的键值对进行删除。在对全部的键值对进行瓶颈分析后,则会生成只包含性能瓶颈项的更新后字典。
本实施例中生成所述更新后字典的相关代码如下:
步骤S37:从所述更新后字典中确定瓶颈设备与所述瓶颈设备的瓶颈数据流方向,并根据所述瓶颈设备与所述瓶颈设备的瓶颈数据流方向确定所述系统级芯片中的设备延迟瓶颈点。
本实施例中,所述从所述更新后字典中确定瓶颈设备与所述瓶颈设备的瓶颈数据流方向,并根据所述瓶颈设备与所述瓶颈设备的瓶颈数据流方向确定所述系统级芯片中的性能瓶颈点,可以包括:利用预设的表格转换方法对所述更新后字典进行转换,以生成可视化表格;从所述可视化表格中确定瓶颈设备与所述瓶颈设备的瓶颈数据流方向,并根据所述瓶颈设备与所述瓶颈设备的瓶颈数据流方向确定所述系统级芯片中的性能瓶颈点。
在本实施例中所述预设的瓶颈分析脚本内部拥有独立的三个模块,分别对设备延迟、路径延迟以及吞吐量进行分析,在一种具体的实施方式中,每个模块内部可以构建字典转HTML表格子模块,在生成更新后字典后,三个模块便可以分别利用各自的字典转HTML表格子模块将更新后字典转化为相应的可视化表格。如表1、表2、表3所示分别为设备延迟瓶颈、路径延迟瓶颈以及吞吐量延迟瓶颈所对应的可视化表格,用户可直观的从表格中获取性能瓶颈点位于哪个设备、以及其数据流方向。
表1
表2
表3
在一种具体的实施方式中,如图4所示为所述瓶颈分析脚本对于设备延迟的性能分析过程,首先根据第二文件确定延迟数据,然后从所述延迟数据中提取设备名和延迟值(延迟的最大值、最小值以及平均值)。具体地,其中通过对数据结构2(即上述第二数据结构)的每行内容进行字符串分割,并将其中每行第一列的内容作为字典1(即上述双层嵌套字典)的键值。再将剩余字符转为int型数据作为值存入列表1(即上述第一列表)中。然后将列表中的所有元素传输至瓶颈计算函数,利用预设的瓶颈计算公式计算各参数对应的latency(即延迟值),并利用各参数对应的latency对列表1中的参数进行替换,以生成列表2(即上述第二列表)。接着根据列表2与设备名称进行多层字典嵌套,以生成包含内部字典与外部字典的字典1,接着对字典1进行遍历,并对字典1中的每组数据进行计算,若相应数据的最大值、最小值以及平均值相加的和为0,则表示该组数据不存在延迟瓶颈,若相应数据的最大值、最小值以及平均值相加的和大于0,则表示该组数据存在延迟瓶颈。然后将不存在延迟瓶颈的数据组所对应的键值对进行删除,以生成新字典(即上述更新后字典),并利用瓶颈分析脚本内部的字典转HTML表格子模块将所述新字典以表格形式输出。
本申请中,所述预设的瓶颈分析脚本中的第二模块用于对路径延迟瓶颈点进行分析,其中分析路径延迟瓶颈点的过程与本实施例提出的对于设备延迟瓶颈点分析的方法类似,具体可以包括:通过所述预设的瓶颈分析脚本利用所述第二文件确定所述第三数据结构的存储路径,并基于所述存储路径确定第三数据结构;将所述第三数据结构中的每行数据进行字符串分割,并对字符串分割后的所述第三数据结构进行数据提取,以获取所述每行数据中的第三目标列与第四目标列,然后确定与所述第三目标列对应的第三目标数据和与所述第四目标列对应的第四目标数据;所述第三目标列为每行数据中的起始设备的设备名称列与终点设备的设备名称列,所述第四目标列为每行数据中除所述第三目标列以外的其他列;将所述第四目标数据的数据类型转换为预设数据类型,以得到相应的转换后数据,并基于所述转换后数据形成第三列表;利用所述第二文件确定所述路径延迟信息与所述路径延迟的标准参考值,并基于所述路径延迟信息与所述路径延迟的标准参考值,利用预设的瓶颈计算函数对所述第三列表中的各参数进行计算,以得到与所述第三列表中各参数对应的替换参数,然后基于所述替换参数对所述各参数进行替换,以形成第四列表;利用预设数据划分方法对所述第四列表中的数据进行划分,以得到划分后数据,利用所述划分后数据与所述第三目标数据生成以所述设备名称为键的双层嵌套字典;所述双层嵌套字典中设备名称与所述设备名称之间的数据传输方向、数据传输方向与数据传输方向对应的参数均为具备映射关系的键值对;利用预设筛选公式对所述双层嵌套字典中的相应参数进行计算,若满足预设瓶颈条件,则将相应的设备名称对应的键值对进行保留,若不满足预设瓶颈条件,则将相应的设备名称对应的键值对进行删除,以生成更新后字典;从所述更新后字典中确定瓶颈设备与所述瓶颈设备的瓶颈数据流方向,并根据所述瓶颈设备与所述瓶颈设备的瓶颈数据流方向确定所述系统级芯片中的路径延迟瓶颈点。可以理解的是,其中所述数据传输方向指某一设备到另一设备的传输,在一种具体的实施方式中可能会存在RC设备向EP设备进行数据传输的情况,则此时数据传输方向为RC设备到EP设备。需要指出的是,图4中的整体流程也适用于路径延迟的性能分析过程,其中需要注意的是,在提取设备名称时,不再提取数据结构2中每行第一列的内容,而是提取数据结构3中起始设备的设备名称列与终点设备的设备名称列,除此步骤之外的其余步骤与图4中的过程是类似的。
本实施例中,通过利用预设的瓶颈分析脚本,并利用所述第二文件与第二数据结构的存储路径、预先设定的各参数的标准参考值对系统级芯片中的设备性能瓶颈点进行确定,且可以将设备性能瓶颈点以可视化表格的形式进行展示。这样一来,利用与本实施例中的方法便可便于芯片工程师快速定位系统或设备的性能瓶颈点,针对性的实施改进方案,从而提高芯片的性能。
如图5为本申请提出的一种芯片瓶颈分析方法的整体流程图,在获取顶层配置文件(即上述第一文件)后,对所述顶层配置文件中的协议类型以及log路径等信息进行解析,然后将设备的设备模式、log路径以及协议类型等信息以字典或哈希的方式进行保存,并根据这些信息以数据格式1生成第一数据结构,然后基于数据格式2生成第二数据结构以及第三数据结构,接着通过预设的瓶颈分析配置文件(即上述第二文件),并利用第二数据结构与第三数据结构对当前系统级芯片进行瓶颈分析,其中,通过三个独立的模块对设备延时的偏差、路径延时的偏差以及吞吐量的偏差进行相应的计算,并分别通过模块各自的HTML转化子模块,最终将分析得到的性能瓶颈点以HTML表格的形式进行展示。
参见图6所示,本申请实施例公开了一种芯片瓶颈分析装置,具体可以包括:
文件解析模块11,用于利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中;
性能计算模块12,用于利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件;
瓶颈分析模块13,用于将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。
本申请通过利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中,然后利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件,接着将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。这样一来,本方案利用预设的文件解析脚本、性能计算脚本、瓶颈分析脚本对预先配置的第一文件进行一系列的解析与计算,能够在RTL仿真过程中对芯片中的各项性能指标进行快速分析,并最终高效定位性能瓶颈点并将其转化为可视化表格进行展示。本方案可以在RTL仿真过程中对整个SOC系统的各个模块进行性能指标的快速分析,并最终定位性能瓶颈点并将其转化为可视化表格进行展示,使得SOC芯片的性能指标在流片前趋于收敛,在一定程度上降低流片风险。
进一步的,本申请实施例还公开了一种电子设备,图7是根据示例性实施例示出的电子设备20结构图,图中的内容不能认为是对本申请的使用范围的任何限制。
图7为本申请实施例提供的一种电子设备20的结构示意图。该电子设备20,具体可以包括:至少一个处理器21、至少一个存储器22、电源23、显示屏24、输入输出接口25、通信接口26和通信总线27。其中,所述存储器22用于存储计算机程序,所述计算机程序由所述处理器21加载并执行,以实现前述任一实施例公开的芯片瓶颈分析方法中的相关步骤。另外,本实施例中的电子设备20具体可以为电子计算机。
本实施例中,电源23用于为电子设备20上的各硬件设备提供工作电压;通信接口26能够为电子设备20创建与外界设备之间的数据传输通道,其所遵循的通信协议是能够适用于本申请技术方案的任意通信协议,在此不对其进行具体限定;输入输出接口25,用于获取外界输入数据或向外界输出数据,其具体的接口类型可以根据具体应用需要进行选取,在此不进行具体限定。
另外,存储器22作为资源存储的载体,可以是只读存储器、随机存储器、磁盘或者光盘等,其上所存储的资源可以包括操作系统221、计算机程序222等,存储方式可以是短暂存储或者永久存储。
其中,操作系统221用于管理与控制电子设备20上的各硬件设备以及计算机程序222,其可以是Windows Server、Netware、Unix、Linux等。计算机程序222除了包括能够用于完成前述任一实施例公开的由电子设备20执行的芯片瓶颈分析方法的计算机程序之外,还可以进一步包括能够用于完成其他特定工作的计算机程序。
进一步的,本申请还公开了一种计算机可读存储介质,这里所说的计算机可读存储介质包括随机存取存储器(Random Access Memory,RAM)、内存、只读存储器(Read-OnlyMemory,ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、磁碟或者光盘或技术领域内所公知的任意其他形式的存储介质。其中,所述计算机程序被处理器执行时实现前述公开的芯片瓶颈分析方法。关于该方法的具体步骤可以参考前述实施例中公开的相应内容,在此不再进行赘述。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其它实施例的不同之处,各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。专业人员还可以进一步意识到,结合本文中所公开的实施例描述的各示例的单元及算法步骤,能够以电子硬件、计算机软件或者二者的结合来实现,为了清楚地说明硬件和软件的可互换性,在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行,取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能,但是这种实现不应认为超出本申请的范围。
结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处理器执行的软件模块,或者二者的结合来实施。软件模块可以置于随机存储器(RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式的存储介质中。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本发明所提供的芯片瓶颈分析方法、装置、设备、存储介质进行了详细介绍,本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本发明的限制。
Claims (11)
1.一种芯片瓶颈分析方法,其特征在于,应用于系统级芯片,包括:
利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中;
利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件;
将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。
2.根据权利要求1所述的芯片瓶颈分析方法,其特征在于,所述利用预设的文件解析脚本对预先获取的第一文件进行解析之前,还包括:
利用预设的文件获取接口获取第一文件;所述第一文件中包括项目的名称与寄存器传输级版本、日志文件路径、目标设备的设备名称、所述目标设备的工作模式、总线协议类型、设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值、总线位宽、时钟频率信息以及日志的时间单位;
将所述第一文件输入预设的文件解析脚本中。
3.根据权利要求2所述的芯片瓶颈分析方法,其特征在于,所述利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,包括:
利用预设的文件解析脚本对预先获取的第一文件进行解析,以获取第一文件中的日志文件路径;
根据所述日志文件路径确定目标日志文件,并调用预设的日志解析脚本对所述目标日志文件进行解析,以从所述目标日志文件中确定与目标数据包相对应的目标数据,并利用预设的字符匹配方式从所述目标数据中确定出用于进行性能计算的目标信息。
4.根据权利要求3所述的芯片瓶颈分析方法,其特征在于,所述利用预设的字符匹配方式从所述目标数据中确定出用于进行延迟计算的目标信息之前,还包括:
按照不同的数据流方向创建相应的用于存储数据的哈希变量;所述数据流方向包括数据发送方向与数据接收方向;
相应的,所述从所述目标日志文件中确定出用于进行延迟计算的目标信息,包括:
利用预设的字符匹配方式将所述目标数据按照不同的数据流方向进行分类,并将分类后的目标数据存放至相应的哈希变量中;
基于所述哈希变量对所述目标数据进行分析,以从所述目标数据中确定出用于进行延迟计算的目标信息。
5.根据权利要求1至4任一项所述的芯片瓶颈分析方法,其特征在于,所述利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息之后,还包括:
将所述设备延迟信息与路径延迟信息分别保存至预设的第二数据结构与第三数据结构中;
相应的,所述基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件,包括:
确定所述第二数据结构与第三数据结构的存储路径,并根据所述第一文件确定设备延迟的标准参考值、路径延迟的标准参考值、吞吐量的标准参考值;
利用所述第二数据结构与第三数据结构的存储路径、所述吞吐量信息、设备延迟的标准参考值、路径延迟的标准参考值以及吞吐量的标准参考值确定用于进行瓶颈分析的第二文件。
6.根据权利要求5所述的芯片瓶颈分析方法,其特征在于,所述通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点的过程中,包括:
通过所述瓶颈分析脚本利用所述第二文件中的第一信息确定所述系统级芯片中的设备延迟瓶颈点;所述第一信息为基于所述第二数据结构的存储路径和所述设备延迟的标准参考值确定的;
通过所述瓶颈分析脚本利用所述第二文件中的第二信息确定所述系统级芯片中的路径延迟瓶颈点;所述第二信息为基于所述第三数据结构的存储路径和所述路径延迟的标准参考值确定的;
通过所述瓶颈分析脚本利用所述第二文件中的第三信息确定所述系统级芯片中的吞吐量瓶颈点;所述第三信息为基于所述吞吐量信息和所述吞吐量的标准参考值确定的。
7.根据权利要求6所述的芯片瓶颈分析方法,其特征在于,所述利用所述第二文件中的第一信息确定所述系统级芯片中的设备延迟瓶颈点,包括:
通过所述预设的瓶颈分析脚本利用所述第二文件确定所述第二数据结构的存储路径,并基于所述存储路径确定第二数据结构;
将所述第二数据结构中的每行数据进行字符串分割,并确定所述第二数据结构中每行数据中的第一目标列与第二目标列,然后提取与所述第一目标列对应的第一目标数据和与所述第二目标列对应的第二目标数据;所述第一目标列为每行数据中的设备名称列,所述第二目标列为每行数据中除所述设备名称列以外的其他列;
将所述第二目标数据的数据类型转换为预设数据类型,以得到相应的转换后数据,并基于所述转换后数据形成第一列表;
利用所述第二文件确定所述设备延迟信息与所述设备延迟的标准参考值,并基于所述设备延迟信息与所述设备延迟的标准参考值,利用预设的瓶颈计算函数对所述第一列表中的各参数进行计算,以得到与所述第一列表中各参数对应的替换参数,然后基于所述替换参数对所述各参数进行替换,以形成第二列表;
利用预设数据划分方法对所述第二列表中的数据进行划分,以得到划分后数据,利用所述划分后数据与所述第一目标数据生成以所述设备名称为键的双层嵌套字典;所述双层嵌套字典中设备名称与所述设备名称对应的数据流方向、数据流方向与数据流方向对应的参数均为具备映射关系的键值对;
利用预设筛选公式对所述双层嵌套字典中的相应参数进行计算,若满足预设瓶颈条件,则将相应的设备名称对应的键值对进行保留,若不满足预设瓶颈条件,则将相应的设备名称对应的键值对进行删除,以生成更新后字典;
从所述更新后字典中确定瓶颈设备与所述瓶颈设备的瓶颈数据流方向,并根据所述瓶颈设备与所述瓶颈设备的瓶颈数据流方向确定所述系统级芯片中的设备延迟瓶颈点。
8.根据权利要求6所述的芯片瓶颈分析方法,其特征在于,还包括:
利用预设的表格转换方法对所述设备延迟瓶颈点、路径延迟瓶颈点以及吞吐量瓶颈点分别进行转换,以生成相应的设备延迟表格、路径延迟表格以及吞吐量表格;所述设备延迟表格、路径延迟表格以及吞吐量表格中均包含各瓶颈点的瓶颈设备与所述瓶颈设备的瓶颈数据流方向;
将所述设备延迟表格、路径延迟表格以及吞吐量表格分别输出并显示至预设界面中。
9.一种芯片瓶颈分析装置,其特征在于,包括:
文件解析模块,用于利用预设的文件解析脚本对预先获取的第一文件进行解析,以基于所述第一文件确定用于进行性能计算的目标信息,并将所述目标信息保存至预设的第一数据结构中;
性能计算模块,用于利用预设的性能计算脚本对所述第一数据结构中的目标信息进行处理,以得到所述系统级芯片的设备延迟信息、路径延迟信息以及吞吐量信息,并基于所述设备延迟信息、路径延迟信息以及吞吐量信息确定用于进行瓶颈分析的第二文件;
瓶颈分析模块,用于将所述第二文件输入至预设的瓶颈分析脚本,以便通过所述瓶颈分析脚本利用所述第二文件确定所述系统级芯片中的性能瓶颈点。
10.一种电子设备,其特征在于,包括处理器和存储器;其中,所述处理器执行所述存储器中保存的计算机程序时实现如权利要求1至8任一项所述的芯片瓶颈分析方法。
11.一种计算机可读存储介质,其特征在于,用于存储计算机程序;其中,所述计算机程序被处理器执行时实现如权利要求1至8任一项所述的芯片瓶颈分析方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210445336.3A CN114781293A (zh) | 2022-04-26 | 2022-04-26 | 一种芯片瓶颈分析方法、装置、设备及介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210445336.3A CN114781293A (zh) | 2022-04-26 | 2022-04-26 | 一种芯片瓶颈分析方法、装置、设备及介质 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114781293A true CN114781293A (zh) | 2022-07-22 |
Family
ID=82432911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210445336.3A Pending CN114781293A (zh) | 2022-04-26 | 2022-04-26 | 一种芯片瓶颈分析方法、装置、设备及介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114781293A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116383155A (zh) * | 2023-06-05 | 2023-07-04 | 成都融见软件科技有限公司 | 一种基于eda验证仿真器的日志查询系统 |
-
2022
- 2022-04-26 CN CN202210445336.3A patent/CN114781293A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116383155A (zh) * | 2023-06-05 | 2023-07-04 | 成都融见软件科技有限公司 | 一种基于eda验证仿真器的日志查询系统 |
CN116383155B (zh) * | 2023-06-05 | 2023-08-11 | 成都融见软件科技有限公司 | 一种基于eda验证仿真器的日志查询系统 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105279090A (zh) | 应用于金融领域的测试脚本生成方法和装置 | |
CN110673839B (zh) | 分布式工具配置化构建生成方法及系统 | |
CN113900958A (zh) | 测试用例脚本的生成方法、系统、介质及电子设备 | |
CN113255258B (zh) | 逻辑综合方法、装置、电子设备及存储介质 | |
CN114781293A (zh) | 一种芯片瓶颈分析方法、装置、设备及介质 | |
CN113761879A (zh) | 报文格式校验方法、装置以及存储介质 | |
CN117785723A (zh) | 动态接口参数关联方法、装置及电子设备 | |
CN116932304A (zh) | 一种寄存器测试方法、装置、电子设备及存储介质 | |
CN116595934A (zh) | 一种涂胶系统配置自动生成方法、电子装置及存储介质 | |
CN112989066B (zh) | 数据处理方法和装置、电子设备、计算机可读介质 | |
CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理系统 | |
CN112015382B (zh) | 一种处理器构架解析方法、装置、设备及储存介质 | |
CN115291963A (zh) | 配置硬件资源的方法、电子设备及存储介质 | |
CN112311679B (zh) | 状态检测方法、装置、电子设备及可读存储介质 | |
JPH04233065A (ja) | タイミング仕様情報の解釈と編成を行う方法と装置 | |
CN111818096B (zh) | 网络协议解析方法和装置 | |
CN115062571A (zh) | 应用于集成电路器件的数据区域动态选取方法、系统、设备和计算机可读存储介质 | |
CN113419959A (zh) | 一种生成覆盖率验证报告的方法和设备 | |
US6684372B2 (en) | Method, system and computer product to translate electronic schematic files between computer aided design platforms | |
CN112015957A (zh) | 基于es的数据查询方法及装置 | |
CN111176624A (zh) | 一种流式计算指标的生成方法及装置 | |
CN116431582B (zh) | 一种自动化扩展硬件设计电路资源的方法 | |
CN116847005B (zh) | 报文解析方法、解析器件及网络设备 | |
CN117406996B (zh) | 硬件描述代码的语义分析方法及装置 | |
CN108052654A (zh) | 数据提取方法、装置、设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |