CN114258537B - 用于多相和幅度编码传输器的驱动器架构 - Google Patents

Abstract

某些公开的方法、装置和系统能够通过改进的编码技术和协议在多相通信链路上实现改进的通信。一种数据通信装置具有多个线路驱动器和数据编码器，多个线路驱动器被配置为将该装置耦合到3线链路，数据编码器被配置为在由多个线路驱动器通过3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，使得每对连续传输符号包括两个不同符号。每个符号限定在相关联的符号传输间隔期间3线链路的信令状态，使得3线链路的每个线在相关联的符号传输间隔期间与3线链路的其他线处于不同信令状态。可以使用3相和脉冲幅度调制的组合对数据进行编码。

Description

用于多相和幅度编码传输器的驱动器架构

相关申请的交叉引用

本申请要求于2020年8月4日在美国专利局提交的非临时专利申请序列号16/984,896，以及于2019年8月19日在美国专利局提交的临时专利申请序列号62/888,995的优先权和权益，其全部内容通过引用并入本文，如同在下面完整阐述一样并且用于所有适用目。

技术领域

本公开总体上涉及高速数据通信接口，并且更具体地涉及提高多线多相数据通信链路上的数据吞吐量。

背景技术

诸如蜂窝电话等移动设备的制造商可以从包括不同制造商在内的各种来源获取移动设备的组件。例如，蜂窝电话中的应用处理器可以从第一制造商获取，而成像设备或相机可以从第二制造商获取，显示器可以从第三制造商获取。应用处理器、成像设备、显示控制器或其他类型的设备可以使用基于标准的或专有的物理接口互连。在一个示例中，可以使用由移动工业处理器接口(MIPI)联盟限定的相机串行接口(CSI)来连接成像设备。在另一示例中，显示器可以包括符合由移动工业处理器接口(MIPI)联盟指定的显示器串行接口(DSI)标准的接口。

由MIPI联盟限定的多相三线(C-PHY)接口使用导体三元组在设备之间传输信息。在通过C-PHY接口进行的符号传输期间，三个线中的每个线可以处于三个信令状态中的一个信令状态。时钟信息被编码在在C-PHY接口上传输的符号序列中，并且接收器从连续符号之间的转变中生成时钟信号。C-PHY接口的最大速度以及时钟和数据恢复(CDR)电路恢复时钟信息的能力，可能会受到与在通信链路的不同线上传输的信号的转变相关的最大时间变化的限制，这可能随着对增加的数据吞吐量的需求的不断增加而限制由C-PHY接口提供的数据吞吐量。

发明内容

本文中公开的某些实施例提供了系统、方法和装置，使得能够通过改进的编码技术和协议，来实现多线和/或多相通信链路上的改进通信。在一些实施例中，通过使用3相编码和脉冲幅度调制(PAM)的组合对二进制数据进行编码，来增加每个符号转变的编码位数以提高数据吞吐量。通信链路可以部署在诸如具有多个集成电路(IC)器件的移动终端等装置中。

在本公开的各个方面，一种数据通信装置具有多个线路驱动器和数据编码器，多个线路驱动器被配置为将该装置耦合到3线链路，数据编码器被配置为在由多个线路驱动器通过3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，使得每对连续传输符号包括两个不同符号。每个符号限定在相关联的符号传输间隔期间3线链路的信令状态，使得3线链路的每个线在相关联的符号传输间隔期间与3线链路的其他线处于不同信令状态。

在本公开的各个方面，一种用于数据通信的方法包括：通过3线链路传输多个符号；以及在通过3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，其中每对连续传输符号包括两个不同符号。每个符号限定在相关联的符号传输间隔期间3线链路的信令状态，使得3线链路的每个线在相关联的符号传输间隔期间与3线链路的其他线处于不同信令状态。

在某些方面，公开了一种存储计算机可执行代码的非瞬态处理器可读介质。该处理器可读介质维护数据和指令，该数据和指令被配置为使计算机：通过3线链路传输多个符号，并且在通过3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码。每对连续传输符号可以包括两个不同符号，其中每个符号限定在相关联的符号传输间隔期间3线链路的信令状态，使得3线链路的每个线在相关联的符号传输间隔期间与3线链路的其他线处于不同信令状态。

在本公开的各个方面，一种数据通信装置包括：用于通过3线链路传输多个符号的部件、以及用于在通过3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码的部件。每对连续传输符号可以包括两个不同符号。每个符号可以限定在相关联的符号传输间隔期间3线链路的信令状态，使得3线链路的每个线在相关联的符号传输间隔期间与3线链路的其他线处于不同信令状态.

在某些方面，通过3线链路传输的至少一个符号为3线链路的每个线限定非零电流流动，并且其中非零电流流动的总和为零。3线链路的线的信令状态可以包括7个电压电平，并且通过3线链路传输的至少一个符号为3线链路的每个线限定高于或低于7个电压电平中的中间电压电平的电压电平。

在某些方面，数据编码器还被配置为使用3相编码和PAM的组合对二进制数据进行编码。可以通过3线链路2420传输第一符号。在一个示例中，当数据编码器被配置用于第一编码方案时，数据编码器从12个符号的集合中选择第一符号。在另一示例中，当数据编码器被配置用于第二编码方案时，数据编码器从18个符号的集合中选择第一符号。在另一示例中，当数据编码器被配置用于第一编码方案时，数据编码器从42个符号的集合中选择第一符号。装置2700可以通过3线链路2420传输第二符号。数据编码器还可以被配置为从排除了第一符号的可用符号集合中选择第二符号。

在某些方面，该装置包括线状态编码器，该线状态编码器被配置为从数据编码器接收符号序列，并且向多个线路驱动器提供控制信号，该控制信号使多个线路驱动器中的每个线路驱动器在针对第一符号而提供的符号传输间隔期间、将3线链路的一个线驱动到由符号序列中的第一符号限定的信令状态。

在某些方面，多个线路驱动器可以包括三个电压驱动器，并且线状态编码器还可以被配置为配置每个电压驱动器中的多个开关，使得3线链路的每个线在每个符号传输间隔期间、通过三个电压驱动器中的一个电压驱动器中的两个或更多个电阻器耦合到一个或多个电压电平。每个电压驱动器中的多个开关可以在每个符号传输间隔中配置，使得耦合到3线链路的对应线的电阻器组合与3线链路的对应线的特征阻抗匹配。

在某些方面，多个线路驱动器包括三个电流驱动器，并且线状态编码器还被配置为配置多个开关，该多个开关使三个电流驱动器中的每个电流驱动器在3线链路的对应线中提供电流，该电流具有由在当前符号传输间隔中传输的符号所限定的大小。该装置可以包括耦合到3线链路的电阻器，每个电阻器与3线链路的特征阻抗匹配。

附图说明

图1描绘了在IC器件之间采用数据链路的装置，该装置根据可以包括C-PHY协议在内的多个可用标准或协议中的一个来选择性地操作。

图2示出了用于在IC器件之间采用数据链路的装置的系统架构，该装置根据多个可用标准中的一个来选择性地操作。

图3示出了C-PHY 3相传输器。

图4示出了C-PHY 3相编码接口中的信令。

图5示出了C-PHY 3相接收器。

图6是示出C-PHY 3相编码接口中的潜在状态转变的状态图。

图7示出了可以根据本文中公开的某些方面进行适配的C-PHY接收器的接收器中提供的总线接口电路。

图8示出了与图7的总线接口电路相关联的信令。

图9示出了可以根据本文中公开的某些方面进行适配的C-PHY驱动器电路的示例。

图10示出了被配置为使用四个信令状态对两位数据进行编码的PAM驱动器的示例。

图11示出了被配置为支持根据本公开的某些方面而提供的一种或多种组合的3相和PAM编码方案的接口。

图12-图14示出了根据本公开的某些方面的其中3相编码与PAM-4调制组合的编码方案的第一示例。

图15-图17示出了根据本公开的某些方面的其中3相编码与PAM-3调制组合的编码方案的第二示例。

图18和图19示出了根据本公开的某些方面的将3相编码与PAM-8调制组合的编码方案的第三示例。

图20示出了支持根据本公开的某些方面而提供的一种或多种组合的3相和PAM编码方案的解码器。

图21示出了根据本公开的某些方面的采用接收器电路的接口，接收器电路被配置为区分使用3相编码和PAM-4调制的组合来传输的符号。

图22示出了根据本公开的某些方面而配置或适配的电压模式驱动器。

图23示出了根据本公开的某些方面而配置或适配的电流模式驱动器的示例。

图24示出了根据本文中公开的某些方面的已被适配为支持使用PAM来调制多相信号的编码方案的系统的示例。

图25示出了采用可以根据本文中公开的某些方面进行适配的处理电路的装置的示例。

图26是根据本文中公开的某些方面的在接收器处执行的方法的流程图。

图27是示出根据本文中公开的某些方面的接收装置的硬件实现的示例的图。

具体实施方式

下面结合附图阐述的详细描述旨在作为对各种配置的描述，而不旨在表示可以实践本文中描述的概念的唯一配置。详细描述包括特定细节，目的是提供对各种概念的透彻理解。然而，对于本领域技术人员来说很清楚的是，可以在没有这些具体细节的情况下实践这些概念。在某些情况下，众所周知的结构和组件以框图形式示出，以避免混淆这样的概念。

如本申请中使用的，术语“组件”、“模块”、“系统”等旨在包括计算机相关实体，诸如但不限于硬件、固件、硬件和软件的组合、软件或正在执行的软件。例如，组件可以是但不限于在处理器上运行的进程、处理器、对象、可执行文件、执行线程、程序和/或计算机。作为说明，在计算设备上运行的应用和计算设备都可以是组件。一个或多个组件可以驻留在进程和/或执行线程中，并且组件可以位于一个计算机上和/或分布在两个或更多个计算机之间。此外，这些组件可以从其上存储有各种数据结构的各种处理器可读介质执行。组件可以通过本地和/或远程进程来通信，诸如根据具有一个或多个数据分组的信号，诸如来自与本地系统、分布式系统中的另一组件交互的一个组件的数据，和/或组件可以通过网络(诸如互联网)与其他系统通过信号的方式通信。

此外，术语“或”旨在表示包括性的“或”而不是排他性的“或”。即，除非另有说明或从上下文中很清楚，否则短语“X采用A或B”旨在表示任何自然的包括性排列。即，以下情况中的任何一个满足“X采用A或B”这一短语：X采用A；X采用B；或X采用A和B两者。此外，除非另有说明或从上下文中很清楚指向单数形式，否则本申请和所附权利要求中使用的冠词“一个(a)”和“一个(an)”通常应当解释为表示“一个或多个”。

概述

本公开的某些方面可以适用于改进由MIPI联盟指定的C-PHY接口，该接口通常用于连接作为移动装置的子组件的电子设备，诸如电话、移动计算设备、电器、汽车电子、航空电子系统等。移动装置的示例包括蜂窝电话、智能电话、会话发起协议(SIP)电话、膝上型电脑、笔记本电脑、上网本、智能本、个人数字助理(PDA)、卫星收音机、全球定位系统(GPS)设备、多媒体设备、视频设备、数字音频播放器(例如，MP3播放器)、相机、游戏控制台、可穿戴计算设备(例如，智能手表、健康或健身追踪器等)、电器、无人机、传感器、自动售货机或任何其他类似功能的设备。

本文中公开的某些方面使得设备能够通过三线通信链路、以比使用常规C-PHY符号率可能的更高的数据率进行通信。在本公开的各个方面，数据通信装置具有多个线路驱动器和数据编码器，多个线路驱动器被配置为将该装置耦合到3线链路，数据编码器被配置为在由多个线路驱动器通过3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，使得每对连续传输符号包括两个不同符号。每个符号限定在相关联的符号传输间隔期间3线链路的信令状态，使得3线链路的每个线在相关联的符号传输间隔期间与3线链路的其他线处于不同信令状态。可以使用3相和PAM的组合对数据进行编码。该装置可以包括线状态编码器，线状态编码器被配置为从数据编码器接收符号序列并且向多个线路驱动器提供控制信号。控制信号使多个线路驱动器中的每个线路驱动器在针对符号序列中的每个符号而提供的符号传输间隔期间、将3线链路的一个线驱动到由每个符号限定的信令状态。线状态编码器可以针对PAM-2、PAM-3、PAM-4、PAM-8和其他PAM实现进行配置或可配置。

C-PHY接口是可以在带宽受限通道上提供高吞吐量的高速串行接口。C-PHY接口可以被部署为将应用处理器连接到外围设备，包括显示器和相机。C-PHY接口将数据编码为符号，该符号通过三线组在3相信号中传输，该三线组可以称为三元组或三元线组。3相信号在三元组的每个线上以不同相位传输。每个三线三元组在通信链路上提供通道。符号间隔可以被限定为时间间隔，在其中单个符号控制三元组的信令状态。在每个符号间隔中，一个线“未被驱动”或被驱动到中间电平电压状态，而三个线中的其余两个线被差分驱动，使得两个差分驱动线中的一个差分驱动线呈现第一电压电平，而另一个差分驱动线呈现不同于第一电压电平的第二电压电平。在一些实现中，第三线是未驱动的或浮置的，使得由于端接的动作，第三线呈现处于或接近于第一电压电平与第二电压电平之间的中间电平电压的第三电压电平。在一些实现中，第三线朝向中间电平电压被驱动。在一个示例中，驱动电压电平可以是+V和-V，其中未驱动电压为0V。在另一示例中，驱动电压电平可以是+V和0V，其中未驱动电压为+V/2。在每个连续传输的符号对中传输不同符号，并且不同线对可以在不同符号间隔中被差分驱动。

图1描绘了可以采用C-PHY 3相协议来实现一个或多个通信链路的装置100的示例。装置100可以包括SoC或处理电路102，处理电路102具有可以在一个或多个ASIC中实现的多个电路或器件104、106和/或108。在一个示例中，装置100可以作为通信设备操作，并且处理电路102可以包括在ASIC 104中提供的处理设备、一个或多个外围设备106、以及使得该装置能够通过天线124与无线电接入网、核心接入网、互联网和/或另一网络进行通信的收发器108。

ASIC 104可以具有一个或多个处理器112、一个或多个调制解调器110、板载存储器114、总线接口电路116和/或其他逻辑电路或功能。处理电路102可以由操作系统控制，该操作系统可以提供应用程序编程接口(API)层，该API层使得一个或多个处理器112能够执行驻留在板载存储器114或设置在处理电路102上的其他处理器可读存储装置122中的软件模块。软件模块可以包括存储在板载存储器114或处理器可读存储装置122中的指令和数据。ASIC 104可以访问其板载存储器114、处理器可读存储装置122、和/或处理电路102外部的存储装置。板载存储器114、处理器可读存储装置122可以包括只读存储器(ROM)或随机存取存储器(RAM)、电可擦除可编程ROM(EEPROM)、闪存卡、或可以用于处理系统和计算平台的任何存储器设备。处理电路102可以包括、实现、或有权访问本地数据库或其他参数存储装置，该本地数据库或其他参数存储装置可以维护用于配置和操作装置100和/或处理电路102的操作参数和其他信息。本地数据库可以使用寄存器、数据库模块、闪存、磁介质、EEPROM、软或硬盘等实现。处理电路102还可以可操作地耦合到外部设备，诸如天线124、显示器126、诸如开关或按钮128、130或外部小键盘132等操作员控件、以及其他组件。用户接口模块可以被配置为通过专用通信链路或者通过一个或多个串行数据互连与显示器126、外部小键盘132等一起操作。

处理电路102可以提供使得某些设备104、106和/或108能够通信的一个或多个总线118a、118b、120。在一个示例中，ASIC 104可以包括总线接口电路116，该总线接口电路116包括电路、计数器、定时器、控制逻辑和其他可配置电路或模块的组合。在一个示例中，总线接口电路116可以被配置为根据通信规范或协议进行操作。处理电路102可以包括或控制配置和管理装置100的操作的电源管理功能。

图2示出了包括多个IC器件202和230的装置200的某些方面，装置200可以通过通信链路220交换数据和控制信息。通信链路220可以用于连接IC器件对202和230，该IC器件对202和230彼此靠近地定位、或者物理地定位在装置200的不同部分中。在一个示例中，通信链路220可以设置在承载IC器件202和230的芯片载体、基板或电路板上。在另一示例中，第一IC器件202可以位于翻盖电话的键盘部分中，而第二IC器件230可以位于翻盖电话的显示部分中。在另一示例中，通信链路220的一部分可以包括电缆或光学连接。

通信链路220可以包括多个通道222、224和226。一个或多个通道226可以是双向的，并且可以以半双工和/或全双工模式操作。一个或多个通道222和224可以是单向的。通信链路220可以是不对称的，以在一个方向上提供较高带宽。在本文中描述的一个示例中，第一通道222可以称为前向通道222，而第二通道224可以称为反向通道224。第一IC器件202可以被指定为主机系统或传输器，而第二IC器件230可以被指定为客户端系统或接收器，即使IC器件202和230都被配置为在通道222上传输和接收。在一个示例中，前向通道222可以在从第一IC器件202向第二IC器件230传送数据时以较高数据速率操作，而反向通道224可以在从第二IC器件230向第一IC器件202传送数据时以较低数据速率操作。

IC器件202和230各自可以包括处理器206、236或其他处理和/或计算电路或器件。在一个示例中，第一IC器件202可以执行装置200的核心功能，包括通过无线收发器204和天线214建立和维护无线通信，而第二IC器件230可以支持管理或操作显示控制器232的用户接口，并且可以使用相机控制器234控制相机或视频输入设备的操作。由IC器件202和230中的一个或多个支持的其他特征可以包括键盘、语音识别组件和其他输入或输出设备。显示控制器232可以包括支持诸如液晶显示器(LCD)面板、触摸屏显示器、指示器等显示器的电路和软件驱动器。存储介质208和238可以包括被适配为维护由相应处理器206和236和/或IC器件202和230的其他组件使用的指令和数据的瞬态和/或非瞬态存储设备。每个处理器206、236及其对应存储介质208和238以及其他模块和电路之间的通信，可以通过通信链路220的一个或多个内部总线212和242和/或通道222、224和/或226来促进。

反向通道224可以以与前向通道222相同的方式操作。前向通道222和反向通道224可以能够以可比较的速度或以不同速度进行传输，其中速度可以表示为数据传输速率和/或时钟速率。取决于应用，前向和反向数据速率可以基本相同或可以相差若干量级。在一些应用中，单个双向通道226可以支持第一IC器件202与第二IC器件230之间的通信。前向通道222和/或反向通道224可以可配置为在例如前向通道222和反向通道224共享相同物理连接时以双向模式操作，并且前向通道222和/或反向通道224可以可配置为以半双工方式操作。在一个示例中，通信链路220可以被操作为根据工业或其他标准在第一IC器件202与第二IC器件230之间传送控制、命令和其他信息。

图2的通信链路220可以根据针对C-PHY的MIPI联盟规范来实现，并且可以提供包括多个信号线(表示为M条线)的有线总线。M条线可以被配置为在诸如移动显示数字接口(MDDI)等高速数字接口中携带N相编码数据。M条线可以促进通道222、224和226中的一个或多个上的N相极性编码。物理层驱动器210和240可以被配置或被适配为生成N相极性编码数据以在通信链路220上传输。N相极性编码的使用提供高速数据传输，并且可能消耗其他接口的功率的一半或更少，因为在N相极性编码数据链路中活动驱动器较少。

当被配置用于N相极性编码时，物理层驱动器210和240通常可以在通信链路220上的每次转变对多个位进行编码。在一个示例中，3相编码和极性编码的组合可以用于支持宽视频图形阵列(WVGA)每秒80帧的LCD驱动器IC，而无需帧缓冲器，从而以810Mbps的速度递送像素数据以进行显示刷新。

图3是示出可以用于实现图2中描绘的通信链路220的某些方面的3线3相极性编码器的图300。选择3线3相编码的示例仅仅是为了简化对本发明的某些方面的描述。针对3线3相编码器而公开的原理和技术可以适用于M线N相极性编码器的其他配置。

针对3线3相极性编码串行总线中的3个线中的每个线而限定的信令状态，可以包括未驱动或中间电平状态、正驱动状态和负驱动状态。正驱动状态和负驱动状态可以通过以下方式来获取：在信号线318a、318b和/或318c中的两个之间提供电压差、和/或通过驱动电流通过串联连接的信号线318a、318b和/或318c中的两个，使得电流在两个信号线318a、318b和/或318c中在不同方向上流动。未驱动状态可以通过将信号线318a、318b或318c的驱动器的输出置于高阻抗模式来实现。在一些情况下，中间电平状态可以通过以下方式在驱动信号线318a、318b和/或318c上获取：被动或主动地使信号线318a、318b或318c获取基本位于在信号线318a、318b或318c上提供的正电压电平与负电压电平之间的中间的电压电平。通常，没有显著的电流流过未驱动或中间电平信号线318a、318b或318c。针对3线3相极性编码方案而限定的信令状态可以使用三个电压或电流状态(+1、-1和0)来表示。

3线3相极性编码器可以采用线路驱动器308来控制信号线318a、318b和318c的信令状态。驱动器308可以实现为单元级电流模式或电压模式驱动器。在一个示例中，每个驱动器308可以接收确定对应信号线318a、318b和318c的输出状态的信号316a、316b和316c中的两个或更多个的集合。在一个示例中，两个信号316a、316b和316c的集合可以包括上拉信号(PU信号)和下拉信号(PD信号)，它们为高时，分别激活朝向较高电平电压或较低电平电压驱动信号线318a、318b和318c的上拉和下拉电路。在该示例中，当PU信号和PD信号都为低时，信号线318a、318b和318c可以端接于中间电平电压。

对于M线N相极性编码方案中的每个传输符号间隔，至少一个信号线318a、318b或318c处于中间电平/未驱动(0)电压或电流状态，而正驱动(+1电压或电流状态)信号线318a、318b或318c的数目等于负驱动(-1电压或电流状态)信号线318a、318b或318c的数目，使得流向接收器的电流总和始终为零。对于每个符号，至少一个信号线318a、318b或318c的信令状态从在先前传输间隔中传输的线状态发生改变。

在操作中，映射器302可以接收16位数据310并且将其映射到7个符号312。在3线示例中，7个符号312中的每个符号限定信号线318a、318b和318c在一个符号间隔内的状态。可以使用针对每个信号线318a、318b和318c提供定时符号序列314的并行到串行转换器304来串行化7个符号312。符号序列314通常使用传输时钟来被定时。3线3相编码器306接收由映射器一次一个符号所产生的7个符号的序列314，并且计算每个信号线318a、318b和318c在每个符号间隔内的状态。3线3相编码器306基于当前输入符号314以及信号线318a、318b和318c的先前状态，来选择信号线318a、318b和318c的状态。

M线N相编码的使用允许在其中每个符号的位不是整数的多个符号中编码多个位。在3线通信链路的示例中，可以同时驱动2个线的3种可用组合，并且在被驱动的线对上有2种可能的极性组合，从而产生6个可能状态。由于每次转变都是从当前状态发生的，因此每次转变都可以使用6个状态中的5个。每次转变都需要改变至少一个线的状态。对于5个状态，每个符号可以编码

位。因此，映射器可以接受16位字并且将其转换为7个符号，因为每个符号携带2.32位的7个符号可以编码16.24位。换言之，编码五个状态的七个符号的组合具有5⁷(78,125)个排列。因此，7个符号可以被用于对16位的2¹⁶(65,536)个排列进行编码。

图4包括使用3相调制数据编码方案而被编码的信号的时序图400的示例，3相调制数据编码方案基于循环状态图450。信息可以被编码在信令状态序列中，其中例如，线或连接器处于由圆形状态图450限定的三个相位状态S₁、S₂和S₃中的一个。每个状态可以与其他状态分隔120°相移。在一个示例中，可以用在线或连接器上的相位状态的旋转方向对数据进行编码。信号中的相位状态可以在顺时针方向452和452'或逆时针方向454和454'上旋转。例如，在顺时针方向452和452'上，相位状态可以以包括从S₁到S₂、从S₂到S₃和从S₃到S₁的转变中的一个或多个的序列前进。在逆时针方向454和454'上，相位状态可以以包括从S₁到S₃、从S₃到S₂和从S₂到S₁的转变中的一个或多个的序列前进。三个信号线318a、318b和318c承载相同信号的不同版本，其中版本可以相对于彼此相移120°。每个信令状态可以表示为线或连接器上的不同电压电平和/或流过线或连接器的电流方向。在3线系统中的信令状态序列中的每个信令状态期间，每个信号线318a、318b和318c与其他线处于不同信令状态。当在3相编码系统中使用多于3个信号线318a、318b和318c时，两个或更多个信号线318a、318b和/或318c在每个信令间隔可以处于相同信令状态，尽管每个状态在每个信令间隔中存在于至少一个信号线318a、318b和/或318c上。

可以用每个相位转变410处的旋转方向对信息进行编码，并且对于每个信令状态，3相信号可以改变方向。可以通过考虑在相位转变之前和之后哪些信号线318a、318b和/或318c处于“0”状态来确定旋转方向，因为未驱动信号线318a、318b和/或318c在每个信令状态下在旋转3相信号中改变，而与旋转方向无关。

编码方案还可以在被主动驱动的两个信号线318a、318b和/或318c的极性408中编码信息。在3线实现中的任何时间，信号线318a、318b、318c中的恰好两个由相对方向上的电流和/或由电压差来驱动。在一种实现中，可以使用两位值412对数据进行编码，其中一位用相位转变410的方向来被编码，而第二位以针对当前状态的极性408来被编码。

时序图400示出了使用相位旋转方向和极性两者进行数据编码。曲线402、404和406分别与多相状态的三个信号线318a、318b和318c上承载的信号相关。最初，相位转变410处于顺时针方向并且最高有效位被设置为二进制“1”，直到相位转变410的旋转在时间414切换到逆时针方向，如由最高有效位的二进制“0”表示的。最低有效位反映信号处于每个状态下的极性408。

根据本文中公开的某些方面，在3线3相编码系统中，一位数据可以用旋转或相位变化来被编码，并且附加位可以以两个驱动线的极性来被编码。通过允许从当前状态转变到任何可能的状态，可以在3线3相编码系统的每次转变中对附加信息进行编码。给定3个旋转相位和每个相位两个极性，在3线3相编码系统中有6个状态可用。因此，从任何当前状态都有5个状态可用，并且每个符号(转变)可以编码有

位，这允许映射器302接受16位字并且将其编码为7个符号。

图5是示出3线3相解码器500的某些方面的图。差分接收器502a、502b、502c和线状态解码器504被配置为提供三个传输线(例如，图3所示的信号线318a、318b和318c)相对于彼此的状态的数字表示，并且检测与在先前符号时段中传输的状态相比的三个传输线的状态的变化。七个连续状态由串行到并行转换器506组合以获取7个符号的集合以由解映射器508处理。解映射器508产生16位数据518，该16位数据518可以缓存在先入先出(FIFO)寄存器510中，该FIFO寄存器510提供解码器500的输出520。

线状态解码器504可以从差异信号522中提取符号序列514，差异信号522由差分接收器502a、502b、502c从信号线318a、318b和318c接收的相位编码信号中导出。符号514被编码为如本文中公开的相位旋转和极性的组合。线状态解码器可以包括CDR电路524，CDR电路524提取时钟526，时钟526可以用于从信号线318a、318b和318c可靠地捕获线状态。在每个符号边界处在信号线318a、318b和318c中的至少一个上发生转变，并且CDR电路524可以被配置为基于转变或多个转变的发生来生成时钟526。可以延迟时钟的边沿以允许使所有信号线318a、318b和318c稳定的时间并且由此确保捕获当前线状态以用于解码目的。

图6是示出三个线的可能的信令状态602、604、606、612、614、616的状态图600，其中示出了从每个状态的可能转变。在3线3相通信链路的示例中，6个状态和30个状态转变是可用的。状态图600中的可能状态602、604、606、612、614和616包括并且扩展图4的循环状态图450中所示的状态。如状态元素628的示例中所示，状态图600中的每个状态602、604、606、612、614和616限定分别标记为A、B和C的信号线318a、318b、318c的电压信令状态。例如，在状态602(+x)下，线A＝+1，线B＝-1并且线C＝0，从而产生差分接收器602a的输出(A-B)＝+2，差分接收器602b的输出(B-C)＝-1并且差分接收器602c的输出(C-A)＝-1。接收器中的相位改变检测电路做出的转变决定，基于由差分接收器502a、502b、502c产生的5个可能电平，包括-2、-1、0、+1和+2电压状态。

状态图600中的转变可以由翻转、旋转、极性符号(例如，FRP符号626)来表示，该极性符号具有以下集合中的三位二进制值中的一个：{000，001，010，011，100}。FRP符号626的旋转位622指示与到下一状态的转变相关联的相位旋转方向。当到下一状态的转变涉及极性变化时，FRP符号626的极性位624设置为二进制1。当FRP符号626的翻转位620设置为二进制1时，旋转和极性值可以被忽略和/或归零。翻转表示仅涉及极性变化的状态转变。因此，3相信号的相位被认为在发生翻转时没有旋转，并且极性位在发生翻转时是冗余的。FRP符号626对应于每次转变的线状态变化。状态图600可以被分成包括正极性状态602、604、606的内圆608和包括负极性状态612、614、616的外圆618。

图7和图8示出了可以根据本文中公开的某些方面进行调节的C-PHY接口的操作的某些方面。图7示出了设置在C-PHY 3相接口中的接收器中的总线接口电路700。每个差分接收器702、704和706被配置为观察其输入处存在的电压差，并且生成与其中存在差分电压的带相对应的一位数字差异信号710、712、714。每个差分接收器702、704、706接收三个信号线318a、318b、318c中的两个作为输入。在所示示例中，第一差分接收器702比较信号线318a和318b的状态，第二差分接收器704比较信号线318b和318c的状态，第三差分接收器706比较信号线318a和318c的状态。每个差分接收器702、704、706输出差异信号710、712、714，差异信号710、712、714指示三元组中的信号线318a、318b和/或318c的相应输入对之间的负差异。差异信号710、712、714被提供给例如可以被配置为根据图6的状态图600进行操作的解码器。在与图6的状态图600相对应的3线3相接口的示例中，解码器708可以将每个差异信号710、712、714与零伏参考进行比较，以确定表示三元组的信令状态的三位符号的每一位的二进制值。解码器708可以生成能够被解码以提取编码数据的符号序列，作为解码器708的输出716。

图8示出了在总线接口电路700的操作期间预期的信令的某些方面。第一时序图800示出了为C-PHY接口中的三个信号线318a、318b、318c中的每个而限定的三个信令状态802、804、806。每个信令状态802、804、806可以根据在信号线318a、318b、318c上观察到的电压电平来限定，或者如第一时序图800中所示，可以根据流过信号线318a、318b、318c的电流来限定。每个状态下电流的安培数表示为±I安培或0安培。在第一信令状态802下，+1安培的电流在C-PHY总线的线中流动，在第二信令状态804下，0安培的电流在线中流动，并且在第三信令状态806下，-I安培的电流在线中流动。I的值可以由应用要求或目标和/或设备规格确定。在一个示例中，可以选择I的值以在耦合到C-PHY总线的接收器处产生电压电平或电压范围。

提供表810作为将符号映射到在三个信号线318a、318b、318c(标识为线A、B和C)中流动的电流的示例。图示的符号集合{+x，-x，+y，-y，+z，-z}中的每个可以对应于图6所示的状态602、604、606、612、614和616。转变间隔808表示连续符号之间的持续时间，在此期间，可以预期信令状态802、804、806之间的转变将完成。示出了从每个信令状态802、804、806开始的两个转变，并且某些符号转变可以不产生三个信号线318a、318b、318c中的一个的信令状态的改变。

第二时序图820示出了由差分接收器702、704、706产生的差异信号710、712、714的四个信令状态822、824、826、828。每个信令状态822、824、826、828可以限定在差异信号710、712、714中观察到的标称电压电平或电压范围。每个状态的电压电平可以表示为单位电压(V_State)的倍数。第一信令状态822由+2V_State的标称电压电平表示，第二信令状态824由+1V_State的标称电压电平表示，第三信令状态826由-1V_State的标称电压电平表示，并且第四信令状态822由-2V_State的标称电压电平表示。V_State的标称值可以由应用要求或目标和/或设备规格确定。

提供表840作为符号到为图6所示的符号集合{+x，-x，+y，-y，+z，-z}而生成的三个差异信号710、712、714(标识为Diff_A-B、Diff_B-C、Diff_C-A)中的信令状态822、824、826、828的映射的示例。转变间隔830表示连续符号之间的持续时间，在此期间，可以预期信令状态822、824、826、828是不确定的。示出了从每个信令状态802、804、806到不同信令状态802、804、806的三个可能转变。某些符号转变可能不会产生两个中间信令状态824、826的变化。

图9示出了可以在C-PHY接口中采用的线路驱动器900、940的示例。电压模式线路驱动器900采用开关910、912、914a、914b来为C-PHY总线的线916选择电压状态。在一个示例中，开关910、912、914a、914b可以由图3的3线3相编码器306控制。表920示出了提供根据C-PHY协议而为线916限定的三个信令状态的开关状态的组合。当表920中指示二进制1时，开关910、912、914a、914b接通或激活，而当表920中指示二进制0时，开关910、912、914a、914b关断或停用。

在电压模式线路驱动器900的所示示例中，当线916通过接通第一开关910而经由第一电阻器902被耦合到高电压电平918时，实现高信令状态922。当线916通过接通第二开关912而经由第二电阻器904被耦合到系统接地或另一低电压电平时，实现低信令状态924。当线916通过接通第一中间电平开关914a而经由第三电阻器906被耦合到高电压电平918时，同时第二中间电平开关914b接通并且经由第四电阻器908将线916耦合到系统接地或另一低电压电平，实现中间电平信令状态926。第一电阻器902和第二电阻器904中的每个的电阻值(R)与与线916相关联的特征阻抗(Z₀)匹配。电压模式线路驱动器900在仅第一开关910接通或仅第二开关912接通时呈现与Z₀匹配的阻抗。第三电阻器902和第四电阻器904中的每个具有电阻值(2R)，当中间电平开关914a和914b两者都接通时，该电阻值(2R)使电压模式线路驱动器900呈现与Z₀匹配的阻抗。

电流模式线路驱动器940采用开关946、948，开关946、948可以被操作为选择与为C-PHY总线的线950而限定的每个信令状态相对应的电流。在一个示例中，开关946、948可以由图3的3线3相编码器306控制。表960示出了根据C-PHY协议提供为线950而限定的三个信令状态的开关状态的组合。当表960中指示二进制1时，开关946、948接通或激活，而当表960中指示二进制0时，开关946、948关断或停用。

在电流模式线路驱动器940的所示示例中，当线950通过接通第一开关946而被耦合到第一电流源942时，实现高信令状态962，导致电流流向线950。在某些情况下，电流模式线路驱动器940具有端接电阻器952，端接电阻器952的电阻值(R)与与线950相关联的特征阻抗(Z₀)匹配。端接电阻器952在一端耦合到中点电压，并且流过端接电阻器952的电流产生高压状态。当线950通过接通第二开关948被耦合到第二电流源944时，实现低信令状态964，导致电流从线950流出。当电流流过端接电阻器952时，低电压状态在线950上被产生。第一电流源942和第二电流源944通常产生相同标称大小的电流，并且当开关946、948都接通时，实现中间电平信令状态966，导致来自电流源942和944的电流抵消，没有电流流过线950。

通过增加用于控制C-PHY总线上的传输的时钟频率，可以在一定程度上满足通过C-PHY链路的数据吞吐量增加的需求。增加时钟频率的能力受到以下限制：转变间隔808、830以及由于设备切换速度、传输线特性等引起的其他时序限制。

本公开的某些方面使得设备能够通过三线通信链路以比在常规C-PHY实现中可能的更高的数据速率进行通信。3线3相编码器的理论编码速率为

位/符号。在C-PHY接口中，通过禁止在连续符号间隔中传输相同符号来嵌入时钟信息，从而提供

位/符号的合成编码速率降低。在本公开的某些方面，使用将3相编码与PAM组合的编码方案，C-PHY接口中每符号编码的位数可以增加到超过2.32位/符号。

图10示出了被配置为使用四个信令状态(PAM-4)对两位数据进行编码的PAM驱动器1000的示例。在所示示例中，PAM驱动器1000包括两个电流单元1002、1004。第一电流单元1002提供单位安培数(±I)的电流，而第二电流单元1004提供较大安培数(这里为±2I)的电流。由第一电流单元1002和第二电流单元1004产生的电流相加以提供输出电流(I_out)，输出电流在PAM驱动器1000端接时产生电压电平(V_out)。如时序图1020所示，四个状态1022、1024、1026、1028可用于编码。这四个状态使得数据的log₂(4)＝2能够按每传输符号被编码。

本文中公开的某些方面涉及如下编码方案，其中将PAM与3相编码组合以增加在传输符号之间的每次转变中能够被编码的位数。PAM可以用于增加可以用于限定3线链路的信令状态的电压或电流电平的数目。三个电压或电流电平用于限定根据常规C-PHY协议进行操作的3线链路的信令状态，这些协议有效地使用PAM-2调制。本公开的某些方面提供限定如下符号的编码方案：当至少5个电压或电流电平可用于每个线时，该符号表示或限定在符号传输间隔期间3线链路的信令状态。在一个示例中，PAM-3调制为3线链路的每个线提供5个电压或电流电平。在另一示例中，PAM-4调制为3线链路的每个线提供7个电压或电流电平。在另一示例中，PAM-8调制为3线链路的每个线提供15个电压或电流电平。

在PAM-4编码的3相信号的示例中，数据在选自符号集合的符号之间的转变中被编码，该符号表示和/或确定符号传输间隔中的相位和电压幅度或相位和电流。在每个符号传输间隔期间，PAM调制的3相信号在3线链路的每个线上以不同相位传输。在PAM-4调制的示例中，18个符号可以用于编码数据。在一些情况下，单位数据的某些位可以在符号之间的转变中被有效地编码，和/或单位数据的其他位可以用PAM-4电压电平来被编码。在一些情况下，单位数据可以用于基于紧接在前符号和要在转变中被编码的单位数据，来选择要传输的符号。在某些情况下，较大的单位数据(例如，字节或字)可以被用于选择要传输的符号序列。

下面的表A示出了可以根据本文中公开的某些方面而实现的编码方案的示例的样本。

PAM	所提供的状态	log<sub>2</sub>(状态)	log<sub>2</sub>(状态-1)
				PAM-2	6×(2-1)＝6	2.58	2.32
PAM-3	6×(3-1)＝12	3.58	3.46
				PAM-4	6×(4-1)＝18	4.17	4.09
PAM-8	6×(8-1)＝42	5.39	5.36

表A

每种编码方案采用3相编码来获取多相信号，该信号使用PAM进行调制。在C-PHY接口中使用的3相编码方案的特点是采用PAM-2调制。编码方案的编码容量可以表示为每个符号的位数，计算为以2为底的、可用于在多线链路上对每个符号进行编码的状态数的对数。根据本文中公开的某些方面，当时钟信息被嵌入传输信号中时，可用状态的数目减少1。在某些实现中，编码方案可以使用各种其他数目的脉冲幅度，包括PAM-16、PAM-32等。

图11示出了包括通过3线链路1106耦合的传输器1102和接收器1104的接口1100的示例，其中接口1100被配置为支持采用根据本公开的某些方面的3相和PAM编码的组合的一种或多种编码方案。3线链路1106的每个线1112、1114、1116可以通过与线1112、1114、1116的特征阻抗匹配的电阻器1118、1120、1122在接收器处端接。在所示示例中，特征阻抗可以对应于50Ω的电阻。传输器1102具有三个线路驱动器1108，每个线路驱动器1108被配置为根据所选择的或配置的编码方案(例如，参见表A)驱动对应线1112、1114、1116。线路驱动器1108可以实现为电流驱动器或电压驱动器。接收器1104具有产生多状态差异信号1124、1126、1128的三个差分接收器1110。多状态差异信号1124、1126、1128被提供给解码器1130，解码器1130可以被配置为区分由3相编码和PAM的组合产生的所有可能的信令状态。解码器1130可以可配置为从使用3相编码而编码的信号中解码数据，其中3相编码信号可以进一步使用PAM进行调制。解码器1130可以被配置为支持在本公开中作为示例而提供的编码方案。

3线链路1106中的线1112、1114、1116的信令状态可以基于电流的大小和方向或者基于电压电平和极性来限定。在一个示例中，线上的可用信令状态可以根据标称单位电流流动(I)来限定，并且该状态包括零流动状态、N个正电流流动信令状态{I，...NI}和N个负电流流动信令状态{-I，...-NI}，共2N+1个信令状态。5个可用状态也可以根据在接收器处检测到的电压来表示。例如，每个状态的电压(V_State)可以被计算为V_State＝I_StatexR_Term其中I_State表示与正在传输的信令状态相关联的电流，R_Term对应于对应线1112、1114、1116的端接电阻或特征阻抗。

在一些实现中，差分接收器1110以提供给解码器的模拟信号的形式提供差异信号1124、1126、1128，该解码器包括比较电路，该比较电路被配置为将差异信号1124、1126、1128转换为表示使用3相编码和PAM的组合而传输的符号的数字值。在一些实现中，差分接收器1110可以包括比较电路，该比较电路被配置为提供差异信号1124、1126、1128作为表示使用3相编码和PAM的组合而传输的符号的多位数字值。

在本公开的一个方面，在由本文中公开的编码方案限定的每个符号的传输期间，零净电流在传输器1102与接收器1104之间流动。每个符号限定线1112、1114、1116的三元组的信令状态，该信令状态使流向传输器1102的组合电流等于流向接收器1104的组合电流。当流过3线链路1106的电流的总和为零时，3线链路1106可以表现出增强的共模噪声抑制。

图12-图14示出了根据本公开的某些方面的其中3相编码与PAM-4调制组合的编码方案的第一示例。图11的接口1100可以被适配为支持使用图12和图13所示的PAM-4调制方案的3相编码。图12中的表1200示出了选自由3相编码和PAM-4调制的组合提供的符号的18个可用符号。如图12的时序图1220所示，3相信号的PAM-4调制可以在C-PHY 3相信号中提供的3个信令状态之外提供4个附加信令状态(参见图8中的时序图800)。所得的7个信令状态的集合{3I，2I，I，0，-I，-2I，-3I}限定流过3线总线的线的可能电流，这里表示为标称电流(I)的倍数。7个信令状态也可以根据在接收器处检测到的电压来表示。

在符号之间的转变时段1236中，从每个信令状态1222、1224、1226、1228、1230、1232、1234示出了六个可能的转变。在所示编码方案中，考虑到其他两个线上发生的转变，少于六个转变在三个线中的一个或多个上可以是可用的或是可能的。在表1200中的18个符号的每个中，3线链路1106中没有两个线1112、1114、1116处于相同信令状态。图12和图13所示的编码方案规定，两个线1112、1114、1116不能转变使得它们处于相同信令状态1222、1224、1226、1228、1230、1232或1234。在一个示例中，在第一线1112、1114或1116正在转变到2I状态时，其他线1112、1114或1116都不能转变到2I状态。在连续符号之间的转变时段1236期间，信令状态的改变发生在线1112、1114、1116中的至少一个上。时钟信息可以由接收器1104从发生在每对连续传输符号之间的一个或多个线中的转变中导出。

3相编码和PAM-4调制组合使得能够在每个符号传输间隔内传输4位数据。如表1200所示，当组合3相编码和PAM-4调制时，可以限定表示信令状态或相位的相互可区分的组合的18个符号。18个符号的可用性使得能够在每个符号传输间隔中传输多达

位。通过禁止在连续符号传输间隔中传输相同符号，可以将时钟信息嵌入连续传输符号之间的转变中，以保证至少一个线1112、1114、1116上的信令状态的改变。当18个符号中的17个可用于符号传输间隔之间的每个边界处的传输时，所得到的编码速率可以计算为/>

位/符号传输间隔。

图13包括时序图1300，时序图1300示出了由图11所示的差分接收器1110的集合为图12的表1200中限定的每个符号而产生的差异信号1124、1126、1128的信令状态。每个信令状态可以限定在差异信号1124、1126、1128中观察到的标称电压电平或电压范围。在所示编码方案中，限定18个符号，并且可以在接收器1104处检测到差异信号1124、1126、1128的信令状态的对应18个组合。由每个差异信号1124、1126、1128表示的电压电平的差值可以是单位电压(V_State)的倍数，并且该差值可以在+6V_State差值1304与-6V_State差值1306之间。零伏差值1302、+2V_State差值1308和-2V_State差值1310预计不会在转变时段1312之外产生，传输器1102或接收器1104不存在信令错误或故障。V_State的标称值可以由应用要求或目标和/或设备规格确定。表1320示出了图12的表1200中限定的每个符号的差异信号1124、1126、1128的信令状态。

图14包括根据本公开的方面的表1400，表1400包括不具有未被驱动或被驱动到中间电平信令状态1228的3线链路1106的线1112、1114、1116的符号。表1400包括两组符号1402、1404。当来自第一组符号1402的符号被传输时，3线链路1106的一个线1112、1114、1116未被驱动或被驱动到中间电平信令状态1228。未驱动的线1112、1114、1116可以不承载电流和/或呈现中点电压电平。当来自第一组符号1402的符号被传输时，在传输器1102与接收器1104之间流动的电流的总和为零。当来自第二组符号1404的符号被传输时，3线链路1106的线1112、1114、1116都没有未被驱动或被驱动到中间电平信令状态1228。当来自第二组符号1404的符号被传输时，在传输器1102与接收器1104之间流动的电流的总和为零。不要求3线链路1106的至少一个线1112、1114、1116未被驱动或被驱动到中间电平信令状态1228的符号的可用性在选择符号集时提供附加灵活性并且可以简化线路驱动器1108的设计。

图15-图17示出了根据本公开的某些方面的其中3相编码与PAM-3调制组合的编码方案的第二示例。图11的接口1100可以被适配为支持使用图15和图16所示的PAM-3调制编码方案的3相编码。在一些情况下，PAM-3编码器或解码器可以使用PAM-4编码器或解码器来实现，其中两个最大幅度PAM电平在编码期间未使用。图15中的表1500包括选自通过3相编码和PAM-3调制的组合而提供的符号中的12个符号。如图15的时序图1520所示，3相信号的PAM-3调制可以在C-PHY3相信号中提供的3个信令状态之外提供2个附加信令状态(参见图8中的时序图800)。所得的5个信令状态的集合{2I，I，0，-I，-2I}限定流过3线总线的线的可能电流，这里表示为标称电流(I)的倍数。5个信令状态1522、1524、1526、1528、1530也可以根据在接收器1104处检测到的电压来表示。

在符号之间的转变时段1532中，从每个信令状态1522、1524、1526、1528、1530示出了四个可能的转变。在所示编码方案中，考虑到其他两个线上发生的转变，少于四个转变在三个线中的每个上可以是可用的或是可能的。在本公开的一个方面，对于六个符号的集合1502，两个线1112、1114或1116处于相同信令状态。在连续符号之间的转变时段1532期间，信令状态的改变发生在至少一个线上。时钟信息可以由接收器从发生在每对连续传输符号之间的一个或多个线中的转变中导出。

3相编码和PAM-3调制组合使得能够在每个符号传输间隔内传输3.46位数据。如表1500所示，当组合3相编码和PAM-3调制时，可以限定表示信令状态或相位的相互可区分的组合的12个符号。12个符号使得能够在每个符号传输间隔中传输多达

位。通过禁止在连续符号传输间隔中传输相同符号，可以将时钟信息嵌入连续传输符号之间的转变中，以保证至少一个线1112、1114、1116上的信令状态的改变。当要保证在至少一个线上的信令状态的改变时，12个符号中的11个可用于符号传输间隔之间的每个边界处的传输，从而产生的编码速率为/>

位/符号传输间隔。

图16包括时序图1600，时序图1600示出了由图11所示的差分接收器1110的集合针对图15的表1500中限定的每个符号而产生的差异信号1124、1126、1128的信令状态。每个信令状态可以限定在差异信号1124、1126、1128中观察到的标称电压电平或电压范围。在所示编码方案中，限定12个符号，并且可以在接收器1104处检测到差异信号1124、1126、1128的信令状态的对应12个组合。由每个差异信号1124、1126、1128表示的电压电平的差值可以是线的单位电压(V_State)的倍数，并且该差值可以在+4V_State差值1604与-4V_State差值1606之间。V_State差值1608和-V_State差值1610预计不会在转变时段1612之外产生，传输器或接收器不存在信令错误或故障。V_State的标称值可以由应用要求或目标和/或设备规格确定。表1620示出了图15的表1500中限定的每个符号的差异信号1124、1126、1128的信令状态。

图17示出了根据本公开的某些方面而限定为包括一些符号的符号集1700，这些符号不需要：3线链路1106的线1112、1114、1116中的一个未被驱动或被驱动到中间电平信令状态1526。符号集1700包括两组符号1702、1704。当来自第一组符号1702的符号被传输时，3线链路1106的一个线1112、1114、1116未被驱动或被驱动到中间电平信令状态1526。未驱动的线可以不承载电流和/或呈现中点电压电平。当来自第一组符号1702的符号被传输时，在传输器1102与接收器1104之间流动的电流的总和为零。当来自第二组符号1704的符号被传输时，3线链路1106的线1112、1114、1116都没有未被驱动或被驱动到中间电平信令状态1526。此外，第二组符号1704中的每个符号为三个线1112、1114、1116中的两个限定相同信令状态。在所示示例中，将两个线1112、1114、1116限定为相同信令状态使得当来自第二组符号的符号被传输时在传输器1102与接收器1104之间流动的电流的总和能够为零。不要求3线链路1106的至少一个线1112、1114、1116未被驱动或被驱动到中间电平信令状态1526的符号的可用性在选择符号集时提供附加灵活性并且可以简化线路驱动器1108的设计。

图18和图19示出了根据本公开的某些方面的将3相编码与PAM-8调制组合的编码方案的第三示例。图11的接口1100可以被适配为支持使用图18和图19所示的PAM-8调制编码方案的3相编码。图18中的表1800包括选自通过3相编码和PAM-8调制的组合而提供的符号中的42个符号。3相信号的PAM-8调制可以在C-PHY3相信号中提供的3个信令状态之外提供42个附加信令状态。所得的15个信令状态的集合{7I，6I，5I，4I，3I，2I，I，0，-I，-2I，-3I，-4I，-5I，-6I，-7I}限定流过3线总线的线的可能电流，这里表示为标称电流(I)的倍数。15个信令状态也可以根据在接收器处检测到的电压来表示。

每个信令状态有14个可能的转变。在表1800中的42个符号中的每个中，没有两个线1112、1114、1116处于相同信令状态。在连续传输的符号之间的转变时段期间，信令状态的改变发生在线路1112、1114、1116中的至少一个上。时钟信息可以由接收器1104从发生在每对连续传输符号之间的一个或多个线1112、1114、1116中的转变中导出。3相编码和PAM-8调制组合使得能够在每个符号传输间隔内传输5.36位数据。如表1800所示，当组合3相编码和PAM-8调制时，可以限定由信令状态或相位的相互可区分的组合表示的42个符号。42个信令状态使得能够在每个符号传输间隔中传输多达

位。通过禁止在连续符号传输间隔中传输相同符号，可以将时钟信息嵌入连续传输符号之间的转变中。当要保证至少一个线上的信令状态的改变时，42个符号中的41个可用于符号传输间隔之间的每个边界处的传输，从而产生的编码速率为/>

位/符号传输间隔。

在本公开的一个方面，可以限定包括一些符号的符号集，这些符号不需要3线链路1106的线1112、1114、1116中的一个未被驱动或被驱动到中间电平信令状态。表1800示出了两组符号1802、1804。当来自第一组符号1802的符号被传输时，3线链路1106的一个线1112、1114、1116未被驱动或被驱动到中间电平信令状态。未驱动的线1112、1114、1116可以不承载电流和/或呈现中点电压电平。当来自第一组符号1802的符号被传输时，在传输器1102与接收器1104之间流动的电流的总和为零。当来自第二组符号1804的符号被传输时，3线链路1106中没有线1112、1114、1116未被驱动或被驱动到中间电平信令状态。当来自第二组符号1804的符号被传输时，在传输器1102与接收器1104之间流动的电流的总和为零。不需要3线链路1106的至少一个线1112、1114、1116未被驱动或被驱动到中间电平信令状态的符号的可用性，在选择符号集时提供附加灵活性并且可以简化线路驱动器1108的设计。

图19包括表1900，表1900示出了由图11所示的差分接收器1110的集合针对图18的表1800中限定的每个符号而产生的差异信号1124、1126、1128的信令状态。每个信令状态可以限定在差异信号1124、1126、1128中观察到的标称电压电平或电压范围。在所示编码方案中，限定42个符号，并且可以在接收器1104处检测到差异信号1124、1126、1128的信令状态的对应42个组合。由每个差异信号1124、1126、1128表示的电压电平差值可以是单位电压(V_State)的倍数，并且该差值可以在+14V_State差值与-14V_State差值之间。零伏差值和±V_State、±4V_State和±6V_State差值预计不会在转变时段之外产生，传输器1102或接收器1104不存在信令错误或故障。V_State的标称值可以由应用要求或目标和/或设备规格确定。

图20示出了接收器中提供的解码器架构2000，解码器架构被配置为支持根据本公开的某些方面而提供的一种或多种组合的3相和PAM编码方案。所示解码器架构2000提供三个PAM差分接收器2002、2004、2006。PAM差分接收器2002、2004、2006被配置为在其相应输出信号2010、2012、2014中提供多位差异值，该多位差异值表示3线链路1106中的三个线1112、1114、1116中的不同对之间的电压差。在根据本公开的某些方面而提供的一些实现中，每个PAM差分接收器2002、2004、2006提供差异值，该差异值指示包括线1112、1114、1116中的两个线的信令状态之间的差异的差异值的带。

在图12-图14所示的编码方案的示例中，PAM差分接收器2002、2004、2006被配置用于解码使用3相和PAM-4编码的组合而生成的符号。PAM差分接收器2002、2004、2006可以被适配或配置为支持使用其他级别的PAM(包括PAM-3和PAM-8)的编码方案。第一PAM差分接收器2002比较3线链路1106中的A线1112和B线1114的信令状态，第二PAM差分接收器2004比较3线链路1106中的B线1114和C线1116的信令状态，并且第三PAM差分接收器2006比较3线链路1106中的C线1116和A线1112的信令状态。每个PAM差分接收器2002、2004、2006基于其输入处存在的差异电压的比较来生成输出。PAM差分接收器2002、2004、2006基于限定带的阈值来生成多位数字输出信号2010、2012、2014，该多位数字输出信号2010、2012、2014表示其中存在差异电压的带。在一个示例中，阈值可以设置为-2.0V_State、0.0V和+2.0V_State，其中V_State对应于表示可能电压电平之间的最小间隔的单位电压。输出信号2010、2012、2014被提供给解码器2008，解码器2008使用在每个符号间隔中接收的多位数字输出信号2010、2012、2014来组装线状态序列，该线状态序列可以被解码以提取编码符号数据作为解码器2008的输出2016。

图21示出了根据本公开的某些方面的接口2100的示例，接口2100采用接收器2120，接收器2120被配置为区分使用3相编码和PAM-4调制的组合而传输的符号。接收器2120可以被适配或配置为支持使用其他级别的PAM(包括PAM-3和PAM-8)的编码方案。在一个示例中，接收器电路可以对应于图11所示的接收器1104，和/或可以采用图20所示的解码器架构2000。接口2100包括耦合到3线链路2104的传输器2102。3线链路2104的每个线2108、2110、2112可以通过与线2108、2110、2112的特征阻抗匹配的电阻器2114、2116、2118在接收器处端接。在所示示例中，特征阻抗可以对应于50Ω的电阻。根据本公开的某些方面，传输器2102具有三个线路驱动器2106，该三个线路驱动器2106被配置为使用3相编码和PAM-4调制的组合来驱动对应线2108、2110、2112。线路驱动器2106可以实现为电流驱动器或电压驱动器。

在所示示例中，接收器2120包括缓冲电路2122和比较电路2132。缓冲电路2122可以包括耦合到3线链路2104的差分接收器2124，并且缓冲电路2122可以向比较电路2132提供模拟差异信号2126、2128、2130。比较电路2132可以包括模数转换器(ADC)电路2134、2136、2138，ADC电路2134、2136、2138产生表示模拟差异信号2126、2128、2130的电压电平的多位数字值2142、2144、2146。在所示示例中，ADC电路2134、2136、2138针对每个差异信号2126、2128、2130使用比较器集合来实现，其中每个集合中的比较器将差异信号2126、2128、2130与多个阈值电压电平2140进行比较。在一个示例中，阈值电压可以包括图16所示的零伏电平1602、+2V_State差值1608和-2V_State差值1610。

在一些实现中，可以组合由缓冲电路2122和比较电路2132执行的功能。ADC电路2134、2136、2138可以使用不同类型的模拟和数字电路来实现。

图22示出了根据本公开的某些方面而配置或适配的电压模式驱动器2200。传输器可以包括用于3线链路的每个线的电压模式驱动器2200的实例。电压模式驱动器2200采用开关2212、2214、2216、2232、2234、2236来针对3线链路的一个线2210选择电压状态。在一个示例中，开关2212、2214、2216、2232、2234、2236可以由编码器控制，该编码器被适配或配置为选择图14中的表1400中限定的符号并且因此可以在传输符号之间的转变中对数据进行编码。图22中的第一表2240示出了根据本公开的某些方面的提供为线2210而限定的七个信令状态2242的开关状态的组合。当图22中的第一表2240中指示二进制1时，开关2212、2214、2216、2232、2234、2236接通或激活，而当图22中的第一表2240中指示二进制0时，开关2212、2214、2216、2232、2234、2236关断或停用。

开关2212、2214、2216、2232、2234、2236可以用于配置电压模式驱动器2200中的电阻器网络。开关2212、2214、2216、2232、2234、2236中的每个耦合到对应电阻器2202、2204、2206、2222、2224、2226。电阻器2202、2204、2206、2222、2224、2226的值被选择为使得可以通过将电阻器2202、2204、2206、2222、2224、2226中的两个或更多个耦合到线2210来提供的电阻2250的每个组合，呈现与和线2210相关联的特征阻抗匹配的组合电阻。在所示示例中，耦合到正电压2208的三个电阻器2202、2204、2206和耦合到地或低于正电压2208的另一电压的三个电阻器2222、2224、2226，可以被组合以提供由图14中的表1400中限定的符号所限定的每个状态。针对所示示例限定有三个电阻值：电阻器2202、2222的电阻值为6R，电阻器2204、2224的电阻值为3R，电阻器2206、2226的电阻值为1.5R，其中R是与与线2210相关联的特征阻抗匹配的电阻值。耦合到线2210的电阻器2202、2204、2206、2222、2224、2226中的两个或更多个相对于特征阻抗表现为并联电阻。图22中的第二表2260限定产生阻抗匹配电阻值2262或中间电阻值2264的并联电阻组合，该组合是产生阻抗匹配电阻值2262中的一个的更大并联组合的一部分。图22中的第二表2260可以与电压模式驱动器2200一起使用。电阻器对(R1和R2)的并联电阻可以计算为：

七个信令状态2242是使用在图22中的第一表2240中标识的开关状态的对应组合来获取的。

图23示出了可以根据本公开的某些方面而配置或适配的电流模式驱动器2300、2350的示例。传输器可以包括用于3线链路的每个线的电流模式驱动器2300或2350的实例。第一电流模式驱动器2300采用开关2312、2314、2316、2332、2334、2336来为3线链路的一个线2310选择信令状态。在一个示例中，开关2312、2314、2316、2332、2334、2336可以由编码器控制，该编码器被适配或配置为在图14中的表1400中限定的符号中对数据进行编码。图23中的第一表2340示出了根据本公开的某些方面的提供为线2310而限定的七个信令状态2342的开关状态的组合。当图23中的第一表2340中指示二进制1时，开关2312、2314、2316、2332、2334、2336接通或激活，而当图23中的第一表2340中指示二进制0时，开关2312、2314、2316、2332、2334、2336关断或停用。

开关2312、2314、2316、2332、2334、2336中的每个耦合到对应电流源2302、2304、2306、2322、2324、2326。在所示示例中，电流源2302、2304、2306、2322、2324、2326中的每个在通过对应开关2312、2314、2316、2332、2334、2336耦合到线2310时供应或汲取单位电流(I)。当电流源2302、2304、2306、2322、2324、2326中的两个或更多个并发耦合到线2310时，供应或汲取单位电流的倍数。线2310可以使用阻抗匹配电阻2338端接。

第二电流模式驱动器2350可以使用比第一电流模式驱动器2300少的电流源2352、2354、2362、2364来操作。第一电流模式驱动器2300中的电流源2302、2304、2306、2322、2324、2326被额定为供应或汲取相同标称单位电流值。第二电流模式驱动器2350包括供应或汲取单位电流值的第一电流源2352、2362和供应或汲取单位电流值的两倍的第二电流源2354、2364。第二电流模式驱动器2350操作开关2356、2358、2366、2368以选择总电流，该总电流针对为3线链路的一个线2360产生期望信令状态。

图23中的第二表2380示出了根据本公开的某些方面的提供针对线2360而限定的七个信令状态2382的开关状态的组合。当图23中的第二表2380中指示二进制1时，开关2356、2358、2366、2368接通或激活，而当图23中的第二表2380中指示二进制0时，开关2356、2358、2366、2368关断或停用。线2360可以使用阻抗匹配电阻2372端接。

图24示出了根据本文中公开的某些方面的已被适配为支持使用3相编码和PAM的组合的编码方案的系统2400的示例。传输器2402通过3线链路2420耦合到接收器2422。

传输器2402包括数据缓冲器2404，数据缓冲器2404接收并且保存要传送到接收器2422的数据。该数据可以由数据缓冲器2404从应用处理器、外围设备、传感器、存储设备、成像设备、显示器或其他数据源接收。在一些示例中，数据被存储为8位字节、16位、32位或64位字、或其他大小的字。在一些示例中，每个单位数据与奇偶校验位和/或错误检查位一起存储；例如，可以为每个字节提供奇偶校验位，和/或可以为数据字节或字的块计算奇偶校验位或循环冗余位并且将其作为附加字节或字进行传输。在一些情况下，数据可以与控制信息一起封装在根据通信协议的一个或多个层而生成的分组或其他数据结构中。数据缓冲器2404可以以由应用限定的大小被提供给数据编码器2406。数据编码器2406可以包括被配置为重新格式化从数据缓冲器2404接收的数据、将重新格式化的数据映射到一个或多个符号、以及根据传输时钟来对符号进行串行化或以其他方式进行串行化以用于传输的组件。

在某些实现中，数据编码器2406以根据与编码方案相关联的编码速率而确定大小的单位大小，从数据缓冲器2404接收数据。在一些示例中，数据编码器2406被配置为以8位字节、16位字或32位字处理数据。在一些示例中，数据编码器2406可以包括如下电路，该电路将由数据缓冲器2404提供的数据重新组织为8位字节的集合或16位字的集合，使得数据的单位大小是恒定的而与被配置用于数据编码器2406的编码方案无关。在一个示例中，数据编码器2406生成三个多位代码2416，该三个多位代码2416表示在每个符号传输间隔期间3线链路2420的每个线的信令状态。数据编码器2406将三个多位代码2416提供给线状态编码器2410。线状态编码器2410生成提供给线路驱动器2414的控制信号2418。线路驱动器2414中的每个接收控制信号2418中的一个或多个，控制信号用于限定3线链路2420的对应线的信令状态。

在某些实现中，三个多位代码2416中的每个可以使线状态编码器2410生成控制信号2418的集合，该组控制信号2418配置线路驱动器2414中的开关，其中开关的状态(例如，接通或关断)可以选择提供给三线链路2420的线的电流或电压电平。由线状态编码器2410响应于三个多位代码2416而生成的控制信号2418的状态可以基于有源编码方案或基于用于实现线路驱动器2414的线路驱动电路的类型来配置。不同类型的线路驱动电路可以具有要被控制以选择期望信令状态的不同数目的开关。例如，控制图22的电压模式驱动器2200的开关所需要的信号的数目，可以大于控制图23的电流模式驱动器2300的开关所需要的信号的数目。数据编码器2406和线状态编码器2410的操作可以根据由时钟发生器提供的时钟信号中指示的定时信息来执行。

数据编码器2406操作以使符号流在3线链路2420上被传输，其中每个符号作为3线链路2420的3个线的信令状态的组合来传输。图12、图15和图18中的1200、1500和1800示出了为某些编码方案而生成的符号和为每个符号而限定的对应信令状态的示例。数据编码器2406可以被配置用于一种或多种操作模式以及一种或多种编码方案。

在第一示例中，传输器2402可以通过3线链路2420主动传输符号流，其中数据编码器2406已生成第N符号(S_N)并且已将S_N添加到符号流中。数据编码器2406可以被配置用于第一操作模式，在第一操作模式下，每个单位数据被独立编码。在该第一模式下，数据编码器2406使用要编码的下一单位数据来选择用于传输的下一符号。在一个示例中，数据编码器2406可以生成用于选择下一符号(S_N+1)的索引，其中S_N+1的索引是使用接下来的四个位作为与S_N的索引的偏移来生成的。索引以防止选择与S_N和S_N+1相同的符号的方式生成。在一个示例中，S_N+1的索引可以通过将接下来的四个位与S_N的索引相加或相减来计算。在另一示例中，S_N+1的索引可以使用接收接下来的四个位和S_N的索引作为变量的算法来计算。

在第二示例中，传输器2402可以通过3线链路2420主动传输符号流，其中数据编码器2406已生成第N符号(S_N)并且已将S_N添加到符号流中。数据编码器2406可以被配置用于第二操作模式，在第二操作模式下，一个或多个数据字节被编码在符号序列{S_N+1，S_N+2，...}中。在一个示例中，数据编码器2406使用S_N的值和一个或多个数据字节来索引维护符号序列的表。在另一示例中，数据编码器2406使用一个或多个数据字节来索引维护用于基于S_N值来选择符号序列的偏移集合的表。数据编码器2406通过使用组合偏移从用于生成先前生成符号的索引中生成下一符号的索引来产生符号序列。例如，数据编码器2406可以基于偏移集合中的第一偏移的值和用于选择S_N的索引来生成符号表2408的索引以用于选择S_N+1。在一些情况下，偏移集合可以通过以下方式来获取：使用一个或多个字节的内容作为索引来索引表。在某些情况下，偏移集合可以通过将单位数据分解为一个或多个字节或字来生成。

在一些实现中，数据编码器2406可以包括或耦合到并行到串行转换器，该转换器将表示为多位代码块的符号转换为时间有序符号序列，该多位代码表示3线链路2420的信令状态。符号序列{S₁，S₂，...S_N，S_N+1，...}可以在对应符号传输间隔{t₁，t₂，...t_N，t_N+1，...}中传输，其中符号传输间隔是基于由时钟发生器2412提供的时钟信号来限定的。提供给线状态编码器2410的多位码序列2416包括，用于在对应的第N符号传输间隔(t_N)符号期间生成3线链路2420的信令状态的第N符号(S_N)，在其之后的用于在对应的第(N+1)符号传输间隔(t_N+1)期间生成3线链路2420的信令状态的第(N+1)符号(S_N+1)。

接收器2422包括接收来自3线链路2420的信号的差分接收器2434。根据本文中公开的某些方面，差分接收器2434可以可操作为区分在使用PAM来调制多相信号的编码方案中限定的N个信令状态。差分接收器2434向线状态解码器2430提供差分输出信号，线状态解码器2430被配置为从差分输出信号中提取符号。然后，该符号被提供给数据解码器2426，数据解码器2426可以被配置为对个体符号或符号组进行操作。数据解码器2426可以包括被配置为对接收符号进行解串行化、并且对一个或多个符号进行解映射以获取解码数据的组件。数据解码器2426可以包括被配置为重新组装和重新格式化解码数据的组件。

在一种模式操作中，数据解码器2426可以使用所接收的符号(S_N+1)与先前符号(S_N)之间的差异，来索引符号表2428以获取4位解码数据。在另一模式操作中，数据解码器2426可以使用所接收的符号序列和先前符号(S_N)，来索引符号表2428以获取8、16、32或更多位解码数据。解码数据可以被提供给先入先出寄存器(FIFO 2424)或另一缓冲器。

线状态解码器2430可以包括时钟和数据恢复电路(CDR 2432)，CDR 2432检测3线链路2420的一个或多个线上的信令状态的转变并且基于转变的定时生成时钟信号。时钟信号可以由数据解码器2426使用，FIFO 2424和接收器2422的其他组件可以根据时钟信号进行操作。

处理电路和方法的示例

图25是示出采用处理电路2502的装置的硬件实现的概念图2500，处理电路2502可以被配置为执行本文中公开的一个或多个功能。根据本公开的各个方面，如本文中公开的元件或元件的任何部分或元件的任何组合可以使用处理电路2502来实现。处理电路2502可以包括支持本文中公开的各种编码方案的某些设备、电路和/或逻辑。在一个示例中，处理电路2502可以包括促进将数据编码成符号的电路系统和模块的某种组合、以及被适配为在串行总线的线上断言三个或更多个电压电平的线路驱动器。在另一示例中，处理电路2502可以包括促进根据本文中公开的某些方面的使用通过3相编码和PAM的组合进行的编码方案将数据编码成符号的电路系统和模块的某种组合。处理电路2502可以包括管理如本文中公开的编码和/或解码过程的状态机或另一类型的处理设备。

处理电路2502可以包括由硬件和软件模块的某种组合控制的一个或多个处理器2504。处理器2504的示例包括微处理器、微控制器、数字信号处理器(DSP)、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、状态机、定序器、门控逻辑、分立硬件电路、和被配置为执行在整个本公开中描述的各种功能的其他合适的硬件。一个或多个处理器2504可以包括执行特定功能并且可以由软件模块2516中的一个配置、增强或控制的专用处理器。一个或多个处理器2504可以通过在初始化期间加载的软件模块2516的组合来配置，并且还可以通过在操作期间加载或卸载一个或多个软件模块2516来配置。

在所示示例中，处理电路2502可以用总线架构来实现，总线架构通常由总线2510表示。总线2510可以包括任何数目的互连总线和桥接器，这取决于处理电路2502的具体应用和整体设计约束。总线2510将各种电路链接在一起，包括一个或多个处理器2504和处理器可读存储介质2506。处理器可读存储介质2506可以包括存储器设备和大容量存储设备，并且在本文中可以称为计算机可读介质和/或处理器可读介质。总线2510还可以链接各种其他电路，诸如定时源、定时器、外围设备、电压调节器和电源管理电路。总线接口2508可以提供总线2510与一个或多个收发器2512之间的接口。可以为处理电路支持的每种联网技术提供收发器2512。在一些情况下，多种联网技术可以共享设置在收发器2512中的一些或全部电路系统或处理模块。每个收发器2512提供用于通过传输介质与各种其他装置通信的手段。取决于装置的性质，还可以提供用户接口2518(例如，键盘、显示器、扬声器、麦克风、操纵杆)，并且用户接口2518可以直接或通过总线接口2508通信耦合到总线2510。

处理器2504可以负责管理总线2510和一般处理，可以包括存储在处理器可读介质(可以包括处理器可读存储介质2506)中的软件的执行。在这点上，包括处理器2504的处理电路2502可以用于实现本文中公开的任何方法、功能和技术。处理器可读存储介质2506可以用于存储处理器2504在执行软件时所操纵的数据，并且该软件可以被配置为实现本文中公开的方法中的任何一种。

处理电路2502中的一个或多个处理器2504可以执行软件。软件应当广义地解释为指代指令、指令集、代码、代码段、程序代码、程序、子程序、软件模块、应用、软件应用、软件包、例程、子例程、对象、可执行文件、执行线程、过程、函数、算法等，无论是指软件、固件、中间件、微码、硬件描述语言还是其他。软件可以以计算机可读形式驻留在处理器可读存储介质2506或另一外部处理器可读介质中。处理器可读存储介质2506可以包括非瞬态处理器可读介质。非瞬态处理器可读介质例如包括磁存储设备(例如，硬盘、软盘、磁条)、光盘(例如，压缩盘(CD)或数字多功能盘(DVD))、智能卡、闪存设备(例如，“闪存驱动器”、卡、棒或密钥驱动器)、随机存取存储器(RAM)、ROM、PROM、可擦除PROM(EPROM)、EEPROM、寄存器、可移动磁盘、以及用于存储可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。作为示例，处理器可读存储介质2506还可以包括载波、传输线、以及用于传输可以由计算机访问和读取的软件和/或指令的任何其他合适的介质。处理器可读存储介质2506可以驻留在处理电路2502中、在处理器2504中、在处理电路2502外部、或者分布在包括处理电路2502在内的多个实体中。处理器可读存储介质2506可以体现为计算机程序产品。例如，计算机程序产品可以包括包装材料中的处理器可读介质。本领域技术人员将认识到如何根据特定应用和强加于整个系统的总体设计约束来最好地实现贯穿本公开而描述的功能。

处理器可读存储介质2506可以维护在可加载代码段、模块、应用、程序等(在本文中可以称为软件模块2516)中维护和/或组织的软件。软件模块2516中的每个可以包括当安装或加载在处理电路2502上并且由一个或多个处理器2504执行时有助于控制一个或多个处理器2504的操作的运行时映像2514的指令和数据。当执行时，某些指令可以使处理电路2502根据本文中描述的某些方法、算法和过程来执行功能。

软件模块2516中的一些可以在处理电路2502的初始化期间被加载，并且这些软件模块2516可以将处理电路2502配置为使得能够执行本文中公开的各种功能。例如，一些软件模块2516可以配置处理器2504的内部设备和/或逻辑电路2522，并且可以管理对诸如收发器2512、总线接口2508、用户接口2518、定时器、数学协处理器等外部设备的访问。软件模块2516可以包括与中断处理程序和设备驱动程序交互并且控制对由处理电路2502提供的各种资源的访问的控制程序和/或操作系统。资源可以包括存储器、处理时间、对收发器2512的访问、用户接口2518等。

处理电路2502的一个或多个处理器2504可以是多功能的，由此一些软件模块2516被加载并且被配置为执行不同功能或相同功能的不同实例。例如，一个或多个处理器2504可以另外被适配为管理响应于来自用户接口2518、收发器2512和设备驱动器的输入而发起的后台任务。为了支持多个功能的执行，一个或多个处理器2504可以被配置为提供多任务环境，由此多个功能中的每个被实现为根据需要或期望由一个或多个处理器2504服务的任务集合。在一个示例中，多任务环境可以使用分时程序2520来实现，分时程序2520在不同任务之间传递对处理器2504的控制，由此每个任务在任何未完成的操作完成时和/或响应于诸如中断等输入而将一个或多个处理器2504的控制返回给分时程序2520。当任务控制一个或多个处理器2504时，处理电路有效地专门用于由与控制任务相关联的功能所解决的目的。分时程序2520可以包括操作系统、在循环的基础上转移控制的主循环、根据功能的优先级来分配一个或多个处理器2504的控制的功能、和/或通过将一个或多个处理器2504的控制提供给处理功能来响应于外部事件的中断驱动主循环。

图26是可以在耦合到多线通信链路的传输器处执行的数据通信方法的流程图2600。在一个示例中，通信链路可以具有三个线，并且数据可以用信号的相位状态和幅度来被编码，该信号在三个线中的每个线上以不同相位来传输。该方法可以至少部分在图24所示的传输器2402处执行。在框2602处，传输器2402可以通过3线链路传输多个符号。每个符号限定在相关联的符号传输间隔期间3线链路的信令状态，使得3线链路的每个线在相关联的符号传输间隔期间与3线链路的其他线处于不同信令状态。在框2604处，传输器2402可以在通过3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，其中每对连续传输符号包括两个不同符号。

在一些实现中，通过3线链路传输的至少一个符号为3线链路的每个线限定非零电流流动，其中非零电流流动的总和为零。3线链路的线的信令状态可以包括7个电压电平，其中通过3线链路传输的至少一个符号限定针对3线链路的每个线的、高于或低于7个电压电平中的中间电压电平的电压电平。传输器2402可以从针对3线链路而限定的一组符号中选择用于传输的每个符号。在某些示例中，主动编码方案可以提供包括多达12、18、42个可用符号的符号集合。

在一些实现中，传输器2402可以使用3相编码和PAM的组合来对二进制数据的至少3位进行编码。传输器2402可以通过3线链路传输第一符号。当数据编码器被配置用于第一编码方案时，数据编码器可以从12个符号的集合中选择第一符号。当数据编码器被配置用于第二编码方案时，数据编码器可以从18个符号的集合中选择第一符号。当数据编码器被配置用于第三编码方案时，数据编码器可以从42个符号的集合中选择第一符号。传输器2402可以通过3线链路传输第二符号。数据编码器可以从排除了第一符号的可用符号集合中选择第二符号。

在一些实现中，传输器2402可以向多个线路驱动器提供控制信号，该控制信号使多个线路驱动器中的每个线路驱动器在针对每个符号而提供的符号传输间隔期间、将3线链路的一个线驱动到由每个符号限定的信令状态。

在一个示例中，多个线路驱动器可以包括三个电压驱动器，并且传输器2402可以配置每个电压驱动器中的多个开关，使得3线链路的每个线在每个符号传输间隔期间、通过三个电压驱动器中的一个电压驱动器中的两个或更多个电阻器耦合到一个或多个电压电平。传输器2402可以在每个符号传输间隔中配置每个电压驱动器中的多个开关，使得耦合到3线链路的对应线的电阻器组合与3线链路的对应线的特征阻抗匹配。在另一示例中，多个线路驱动器包括三个电流驱动器，并且传输器2402可以配置多个开关，该多个开关使三个电流驱动器中的每个电流驱动器在3线链路的对应线路中提供电流，该电流具有由在当前符号传输间隔中传输的符号所限定的大小。在某些情况下，电阻器耦合到3线链路并且与3线链路的特征阻抗匹配。

在一些情况下，控制信号可以被提供给线路驱动器，该控制信号使线路驱动器中的每个将3线链路的一个线驱动到由在符号传输间隔期间传输的符号所限定的信令状态。当使用电压模式线路驱动器时，控制信号可以配置线路驱动器中的多个开关，使得3线链路的每个线在每个符号传输间隔期间通过一个或多个电阻器耦合到一个或多个电压电平。多个开关可以在每个符号传输间隔中被配置，使得耦合到3线链路的线的电阻器的每个组合与3线链路的特征阻抗匹配。当使用电流模式线路驱动器时，控制信号可以配置多个线路驱动器中的多个开关，使得3线链路的每个线被耦合到在每个线中提供电流的电流驱动器，其中电流具有由在其对应符号传输间隔中传输的符号所限定的大小。电流模式线路驱动器可以包括耦合到3线链路以与3线链路的特征阻抗匹配的电阻器。

图27是示出采用处理电路2702的装置2700的硬件实现的示例的图。处理电路通常具有处理器2716，处理器2716可以包括微处理器、微控制器、数字信号处理器、定序器和状态机中的一种或多种。处理电路2702可以用总线架构来实现，总线架构通常由总线2710表示。总线2710可以包括任何数目的互连总线和桥接器，这取决于处理电路2702的具体应用和总体设计约束。总线2710将各种电路链接在一起，包括一个或多个处理器和/或硬件模块，由处理器2716、模块或电路2704、2706和2708、被配置为驱动3线链路2420(例如，参见图24)的线的线路驱动器2712、和处理器可读存储介质2718表示。总线2710还可以链接各种其他电路，诸如定时源、外围设备、电压调节器和电源管理电路，这些电路在本领域是众所周知的，并且因此将不再进一步描述。

处理器2716负责一般处理，包括存储在处理器可读存储介质2718上的软件的执行。当由处理器2716执行时，该软件使处理电路2702执行上文针对任何特定装置而描述的各种功能。处理器可读存储介质2718还可以用于存储在执行软件时由处理器2716操纵的数据，包括符号表和用于访问符号表的中间索引。处理电路2702还包括模块2704、2706和2708中的至少一个。模块2704、2706和2708可以实现为在处理器2716中运行、常驻/存储在处理器可读存储介质2718中的软件模块、耦合到处理器2716的一个或多个硬件模块、或其某种组合。模块2704、2706和/或2708可以包括微控制器指令、状态机配置参数、或其某种组合。

在一种配置中，装置2700可以被配置用于通过多线接口进行的数据通信。装置2700可以包括被配置为以支持3线链路2420的每个线上的多个信令状态的方式控制线路驱动器2712的模块和/或电路2704。在一个示例中，线路驱动器2712在每个线上提供7个或更多个信令状态，并且每个线被驱动到与3线链路2420中的其他线不同的信令状态。装置2700可以包括被配置为使用3相编码和PAM-4调制的组合来在符号中对数据进行编码的编码模块和/或电路2706。在一个示例中，编码模块和/或电路2706可以包括、管理或协作符号表管理和映射模块和/或电路2708。

在一个示例中，装置2700具有被配置为将该装置耦合到3线链路2420的多个线路驱动器、以及数据编码器。数据编码器可以被配置为：在由多个线路驱动器通过3线链路2420连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，使得每对连续传输符号包括两个不同符号。在一个示例中，每个符号限定在相关联的符号传输间隔期间3线链路2420的信令状态，使得3线链路2420的每个线在相关联的符号传输间隔期间与3线链路2420的其他线处于不同信令状态。

在一些实现中，通过3线链路2420传输的至少一个符号为3线链路2420的每个线限定非零电流流动，其中非零电流流动的总和为零。3线链路2420的线的信令状态可以包括7个电压电平。在一些情况下，通过3线链路2420传输的至少一个符号限定针对3线链路2420的每个线的、高于或低于7个电压电平中的中间电压电平的电压电平。

在一些实现中，数据编码器还被配置为使用3相编码和PAM的组合来对二进制数据进行编码。装置2700可以通过3线链路2420传输第一符号。在一个示例中，当数据编码器被配置用于第一编码方案时，数据编码器从12个符号的集合中选择第一符号。在另一示例中，当数据编码器被配置用于第二编码方案时，数据编码器从18个符号的集合中选择第一符号。在另一示例中，当数据编码器被配置用于第一编码方案时，数据编码器可以从42个符号的集合中选择第一符号。装置2700可以通过3线链路2420传输第二符号。数据编码器还可以被配置为从排除第一符号的可用符号集合中选择第二符号。

在一些实现中，装置2700具有线状态编码器，该线状态编码器被配置为从数据编码器接收符号序列，并且向多个线路驱动器提供控制信号，该控制信号使多个线路驱动器中的每个线路驱动器在为符号序列中的每个符号而提供的符号传输间隔期间将3线链路2420的一个线驱动到由每个符号限定的信令状态。

在一个示例中，多个线路驱动器包括三个电压驱动器，并且线状态编码器还可以被配置为：每个电压驱动器中的多个开关，使得3线链路2420的每个线在每个符号传输间隔期间、通过三个电压驱动器中的一个电压驱动器中的两个或更多个电阻器耦合到一个或多个电压电平。每个电压驱动器中的多个开关可以在每个符号传输间隔中配置，使得耦合到3线链路2420的对应线的电阻器组合与3线链路2420的对应线的特征阻抗匹配。

在一个示例中，多个线路驱动器包括三个电流驱动器，并且线状态编码器还被配置为配置多个开关，该多个开关使三个电流驱动器中的每个电流驱动器在3线链路2420的对应线中提供电流，该电流的大小由在当前符号传输间隔中传输的符号限定。在一些实现中，电阻器耦合到3线链路2420，每个电阻器与3线链路2420的特征阻抗匹配。

在一些情况下，控制信号可以被提供给线路驱动器，该控制信号使线路驱动器中的每个将3线链路的一个线驱动到由在符号传输间隔期间传输的符号限定的信令状态。当使用电压模式线路驱动器时，控制信号可以配置线路驱动器中的多个开关，使得3线链路的每个线在每个符号传输间隔期间通过一个或多个电阻器耦合到一个或多个电压电平。多个开关可以在每个符号传输间隔中被配置，使得耦合到3线链路的线的电阻器的每个组合与3线链路的特征阻抗匹配。当使用电流模式线路驱动器时，控制信号可以配置多个线路驱动器中的多个开关，使得3线链路的每个线被耦合到在每个线中提供电流的电流驱动器，其中电流具有由在其对应符号传输间隔中传输的符号所限定的大小。电流模式线路驱动器可以包括耦合到3线链路以与3线链路的特征阻抗匹配的电阻器。

处理器可读存储介质2718可以存储与图26所示的方法相关的指令和其他信息。例如，处理器可读存储介质2718可以包括使处理电路2702进行以下操作的指令：通过3线链路2420传输多个符号，并且在通过3线链路2420连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码。每对连续传输符号可以包括两个不同符号。每个符号可以限定在相关联的符号传输间隔期间3线链路2420的信令状态，使得3线链路2420的每个线在相关联的符号传输间隔期间与3线链路2420的其他线处于不同信令状态。

在一些实现中，通过3线链路2420传输的至少一个符号为3线链路2420的每个线限定非零电流，其中非零电流的总和为零。3线链路2420的线的信令状态可以包括7个电压电平，其中通过3线链路2420传输的至少一个符号限定针对3线链路2420的每个线的、高于或低于7个电压电平中的中间电压电平的电压电平。可以从针对3线链路2420而限定的18个符号的集合中选择用于传输的每个符号。

在一个示例中，存储介质2718包括使处理电路2702进行以下操作的指令：配置数据以使用3相编码和PAM的组合来对二进制数据进行编码。该指令可以使处理电路2702通过3线链路2420传输第一符号。在一个示例中，当数据编码器被配置用于第一编码方案时，第一符号选自12个符号的集合。在另一示例中，当数据编码器被配置用于第二编码方案时，第一符号选自18个符号的集合。在另一示例中，当数据编码器被配置用于第一编码方案时，第一符号选自42个符号的集合。该指令可以使处理电路2702通过3线链路2420传输第二符号。第二符号可以选自排除第一符号的可用符号集合。

在某些实现中，存储介质2718包括使处理电路2702向多个线路驱动器提供控制信号的指令，该控制信号使多个线路驱动器中的每个线路驱动器在针对每个符号而提供的符号传输间隔期间、将3线链路2420的一个线驱动到由每个符号限定的信令状态。在一个示例中，多个线路驱动器包括三个电压驱动器，并且存储介质2718可以包括使处理电路2702进行以下操作的指令：配置每个电压驱动器中的多个开关，使得3线链路2420的每个线在每个符号传输间隔期间、通过三个电压驱动器中的一个电压驱动器中的两个或更多个电阻器耦合到一个或多个电压电平。存储介质2718可以包括使处理电路2702进行以下操作的指令：在每个符号传输间隔中配置每个电压驱动器中的多个开关，使得耦合到3线链路2420的对应线的电阻器组合与3线链路2420的对应线的特征阻抗匹配。

在一个示例中，多个线路驱动器包括三个电流驱动器，并且存储介质2718可以包括使处理电路2702配置多个开关的指令，该多个开关使三个电流驱动器中的每个电流驱动器在3线链路2420的对应线中提供电流，该电流具有由在当前符号传输间隔中传输的符号所限定的大小。

在一些情况下，控制信号可以被提供给线路驱动器，该控制信号使线路驱动器中的每个，将3线链路的一个线驱动到由在符号传输间隔期间传输的符号限定的信令状态。当使用电压模式线路驱动器时，控制信号可以配置线路驱动器中的多个开关，使得3线链路的每个线在每个符号传输间隔期间、通过一个或多个电阻器耦合到一个或多个电压电平。多个开关可以在每个符号传输间隔中被配置，使得耦合到3线链路的线的电阻器的每个组合与3线链路的特征阻抗匹配。当使用电流模式线路驱动器时，控制信号可以配置多个线路驱动器中的多个开关，使得3线链路的每个线被耦合到在每个线中提供电流的电流驱动器，其中电流具有由在其对应符号传输间隔中传输的符号所限定的大小。电流模式线路驱动器可以包括耦合到3线链路以与3线链路的特征阻抗匹配的电阻器。

应当理解，所公开的过程中步骤的特定顺序或层次是示例性方法的说明。基于设计偏好，可以理解，可以重新布置过程中步骤的特定顺序或层次。此外，可以组合或省略一些步骤。随附的方法权利要求以示例顺序呈现各个步骤的元素，而不表示限于所呈现的特定顺序或层次。

提供前述描述以使得本领域任何技术人员能够实践本文中描述的各个方面。对这些方面的各种修改对于本领域技术人员来说将是很清楚的，并且本文中限定的一般原理可以应用于其他方面。因此，权利要求不旨在限于本文所示的方面，而是应当符合与语言权利要求一致的全部范围，其中除非如此明确说明，否则对单数形式的元素的引用不旨在表示“一个且只有一个”，而是表示“一个或多个”。除非另有明确说明，否则术语“一些”是指一个或多个。本领域普通技术人员已知或以后将会知道的贯穿本公开而描述的各个方面的元素的所有结构和功能等同物通过引用明确地并入本文并且旨在被权利要求所涵盖。此外，本文中公开的任何内容均不旨在献给公众，无论这样的公开内容是否在权利要求中明确记载。任何权利要求要素均不得解释为手段加功能，除非该要素使用短语“用于……的手段”明确说明。

Claims (23)

1.一种用于数据通信的装置，包括：

多个线路驱动器，被配置为将所述装置耦合到3线链路；以及

数据编码器，被配置为使用3相编码和脉冲幅度调制的组合，在由所述多个线路驱动器通过所述3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，并且被配置为提供用于通过所述3线链路进行传输的第一符号，其中当所述数据编码器被配置用于第一编码方案时，所述第一符号选自12个符号的集合，当所述数据编码器被配置用于第二编码方案时，所述第一符号选自18个符号的集合，并且当所述数据编码器被配置用于第三编码方案时，所述第一符号选自42个符号的集合，

其中通过所述3线链路传输的每个符号限定在相关联的符号传输间隔期间所述3线链路的信令状态，使得所述3线链路的每个线在所述相关联的符号传输间隔期间与所述3线链路的其他线处于不同信令状态，

其中每对连续传输符号包括两个不同符号，以及

其中可用于所述3线链路的每个线的信令状态包括至少5个电压电平或电流电平。

2.根据权利要求1所述的装置，其中通过所述3线链路传输的至少一个符号限定针对所述3线链路的每个线的非零电流流动，并且其中所述非零电流流动的总和为零。

3.根据权利要求1所述的装置，其中通过所述3线链路传输的至少一个符号限定针对所述3线链路的每个线的、高于或低于所述至少5个电压电平或电流电平中的中间电平的电压电平或电流电平。

4.根据权利要求1所述的装置，其中所述数据编码器还被配置为：

通过所述3线链路传输第二符号，其中所述第二符号选自排除了所述第一符号的可用符号集合。

5.根据权利要求1所述的装置，还包括线状态编码器，所述线状态编码器被配置为：

从所述数据编码器接收符号序列；以及

向所述多个线路驱动器提供控制信号，所述控制信号使所述多个线路驱动器中的每个线路驱动器将所述3线链路的一个线驱动到由所述符号序列限定的信令状态。

6.一种用于数据通信的装置，包括：

多个线路驱动器，被配置为将所述装置耦合到3线链路；

数据编码器，被配置为使用3相编码和脉冲幅度调制的组合，在由所述多个线路驱动器通过所述3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，

其中通过所述3线链路传输的每个符号限定在相关联的符号传输间隔期间所述3线链路的信令状态，使得所述3线链路的每个线在所述相关联的符号传输间隔期间与所述3线链路的其他线处于不同信令状态，并且

其中每对连续传输符号包括两个不同符号；以及

线状态编码器，所述线状态编码器被配置为从所述数据编码器接收符号序列，以及向所述多个线路驱动器提供控制信号，所述控制信号使所述多个线路驱动器中的每个线路驱动器将所述3线链路的一个线驱动到由所述符号序列限定的信令状态，其中所述控制信号配置所述多个线路驱动器中的多个开关，使得所述3线链路的每个线在每个符号传输间隔期间通过一个或多个电阻器耦合到一个或多个电压电平，并且其中可用于所述3线链路的每个线的信令状态包括至少5个电压电平。

7.根据权利要求6所述的装置，其中所述多个开关在每个符号传输间隔中被配置，使得耦合到所述3线链路的线的电阻器的每个组合与所述3线链路的特征阻抗匹配。

8.一种用于数据通信的装置，包括：

多个线路驱动器，被配置为将所述装置耦合到3线链路；

数据编码器，被配置为使用3相编码和脉冲幅度调制的组合，在由所述多个线路驱动器通过所述3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，

其中通过所述3线链路传输的每个符号限定在相关联的符号传输间隔期间所述3线链路的信令状态，使得所述3线链路的每个线在所述相关联的符号传输间隔期间与所述3线链路的其他线处于不同信令状态，并且

其中每对连续传输符号包括两个不同符号；以及

线状态编码器，所述线状态编码器被配置为从所述数据编码器接收符号序列，以及向所述多个线路驱动器提供控制信号，所述控制信号使所述多个线路驱动器中的每个线路驱动器将所述3线链路的一个线驱动到由所述符号序列限定的信令状态，其中所述控制信号配置所述多个线路驱动器中的多个开关，使得所述3线链路的每个线耦合到在所述每个线中提供电流的电流驱动器，所述电流具有由在对应符号传输间隔中传输的符号所限定的大小，并且其中可用于所述3线链路的每个线的信令状态包括至少5个电流电平。

9.根据权利要求8所述的装置，其中所述3线链路的每个线被耦合到与所述3线链路的特征阻抗匹配的电阻器。

10.一种用于数据通信的方法，包括：

通过3线链路传输多个符号，其中每个符号限定在相关联的符号传输间隔期间所述3线链路的信令状态，使得所述3线链路的每个线在所述相关联的符号传输间隔期间与所述3线链路的其他线处于不同信令状态；

使用3相编码和脉冲幅度调制的组合，在通过所述3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，其中每对连续传输符号包括两个不同符号；以及

提供用于通过所述3线链路进行传输的第一符号，

其中当使用第一编码方案时，所述第一符号选自12个符号的集合，当使用第二编码方案时，所述第一符号选自18个符号的集合，并且当使用第三编码方案时，所述第一符号选自42个符号的集合，以及

其中可用于所述3线链路的每个线的信令状态包括至少5个电压电平或电流电平。

11.根据权利要求10所述的方法，其中通过所述3线链路传输的至少一个符号限定针对所述3线链路的每个线的非零电流流动，并且其中所述非零电流流动的总和为零。

12.根据权利要求10所述的方法，其中通过所述3线链路传输的至少一个符号限定针对所述3线链路的每个线的、高于或低于所述至少5个电压电平或电流电平中的中间电平的电压电平或电流电平。

13.根据权利要求10所述的方法，还包括：

通过所述3线链路传输第二符号，其中所述第二符号选自排除了所述第一符号的可用符号集合。

14.根据权利要求10所述的方法，还包括：

向多个线路驱动器提供控制信号，所述控制信号使所述多个线路驱动器中的每个线路驱动器将所述3线链路的一个线驱动到由在符号传输间隔期间传输的符号所限定的信令状态。

15.根据权利要求14所述的方法，其中所述控制信号配置所述多个线路驱动器中的多个开关，使得所述3线链路的每个线在每个符号传输间隔期间通过一个或多个电阻器耦合到一个或多个电压电平。

16.根据权利要求15所述的方法，其中所述多个开关在每个符号传输间隔中被配置，使得耦合到所述3线链路的线的电阻器的每个组合与所述3线链路的特征阻抗匹配。

17.根据权利要求14所述的方法，其中所述控制信号配置所述多个线路驱动器中的多个开关，使得所述3线链路的每个线耦合到在所述每个线中提供电流的电流驱动器，所述电流具有由在所述电流的对应符号传输间隔中传输的符号所限定的大小。

18.根据权利要求17所述的方法，其中耦合到所述3线链路的电阻器与所述3线链路的特征阻抗匹配。

19.一种处理器可读存储介质，包括用于以下操作的代码：

通过3线链路传输多个符号，其中每个符号限定在相关联的符号传输间隔期间所述3线链路的信令状态，使得所述3线链路的每个线在所述相关联的符号传输间隔期间与所述3线链路的其他线处于不同信令状态；

使用3相编码和脉冲幅度调制的组合，在通过所述3线链路连续传输的两个符号之间的每次转变中、对二进制数据的至少3位进行编码，其中每对连续传输符号包括两个不同符号；

提供用于通过所述3线链路进行传输的第一符号，其中当使用第一编码方案时，所述第一符号选自12个符号的集合，当使用第二编码方案时，所述第一符号选自18个符号的集合，并且当使用第三编码方案时，所述第一符号选自42个符号的集合；以及

通过所述3线链路传输第二符号，其中所述第二符号选自排除了所述第一符号的可用符号集合，

其中可用于所述3线链路的每个线的信令状态包括至少5个电压电平或电流电平。

20.根据权利要求19所述的存储介质，其中通过所述3线链路传输的至少一个符号限定针对所述3线链路的每个线的非零电流流动，并且其中所述非零电流流动的总和为零。

21.根据权利要求19所述的存储介质，其中通过所述3线链路传输的至少一个符号限定针对所述3线链路的每个线的、高于或低于所述至少5个电压电平或电流电平中的中间电平的电压电平或电流电平。

22.根据权利要求19所述的存储介质，还包括用于以下操作的代码：

向多个线路驱动器提供控制信号，所述控制信号使所述多个线路驱动器中的每个线路驱动器将所述3线链路的一个线驱动到由在符号传输间隔期间传输的符号所限定的信令状态，

其中所述控制信号配置所述多个线路驱动器中的多个开关，使得所述3线链路的每个线在每个符号传输间隔期间通过一个或多个电阻器耦合到一个或多个电压电平，以及

其中所述多个开关在每个符号传输间隔中被配置，使得耦合到所述3线链路的线的电阻器的每个组合与所述3线链路的特征阻抗匹配。

23.根据权利要求19所述的存储介质，还包括用于以下操作的代码：

向多个线路驱动器提供控制信号，所述控制信号使所述多个线路驱动器中的每个线路驱动器将所述3线链路的一个线驱动到由符号序列限定的信令状态，

其中所述控制信号配置所述多个线路驱动器中的多个开关，使得所述3线链路的每个线耦合到在所述每个线中提供电流的电流驱动器，所述电流具有由在所述电流的对应符号传输间隔中传输的符号所限定的大小。

Images