CN114256356A - 薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法 - Google Patents
薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法 Download PDFInfo
- Publication number
- CN114256356A CN114256356A CN202011017287.0A CN202011017287A CN114256356A CN 114256356 A CN114256356 A CN 114256356A CN 202011017287 A CN202011017287 A CN 202011017287A CN 114256356 A CN114256356 A CN 114256356A
- Authority
- CN
- China
- Prior art keywords
- layer
- conductive layer
- thin film
- film transistor
- channel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 45
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 239000004065 semiconductor Substances 0.000 claims description 72
- 238000005530 etching Methods 0.000 claims description 66
- 239000000463 material Substances 0.000 claims description 62
- 229910044991 metal oxide Inorganic materials 0.000 claims description 31
- 150000004706 metal oxides Chemical group 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 20
- 239000002184 metal Substances 0.000 claims description 20
- 239000007788 liquid Substances 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 15
- 230000004888 barrier function Effects 0.000 abstract description 16
- 239000007769 metal material Substances 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 306
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 12
- 238000010586 diagram Methods 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 6
- QTBSBXVTEAMEQO-UHFFFAOYSA-N Acetic acid Chemical compound CC(O)=O QTBSBXVTEAMEQO-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- FZIPCQLKPTZZIM-UHFFFAOYSA-N 2-oxidanylpropane-1,2,3-tricarboxylic acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O.OC(=O)CC(O)(C(O)=O)CC(O)=O FZIPCQLKPTZZIM-UHFFFAOYSA-N 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- YBCVMFKXIKNREZ-UHFFFAOYSA-N acoh acetic acid Chemical compound CC(O)=O.CC(O)=O YBCVMFKXIKNREZ-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 239000002355 dual-layer Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法，该薄膜晶体管包括基底结构；有源层，有源层包括通道层、第一导电层和第二导电层，通道层设置于基底结构上，第一导电层和第二导电层分别设置于通道层的两端；源极，设置于基底结构和第一导电层上；漏极，设置于基底结构和第二导电层上；其中，在源极和漏极之间暴露部分所述通道层。本发明的所提供的薄膜晶体管不仅可以避免通道层的界面因刻蚀用于形成源极和漏极的金属材料造成损伤的现象出现，同时还可以降低源极与第一导电层之间的势垒高度、漏极与第二导电层之间的势垒高度，从而提高了最终制备的器件的开态电流及整体电性性能。
Description
技术领域
本发明属于显示技术领域，具体涉及一种薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法。
背景技术
随着信息技术的发展，人们对显示装置的需求得到了快速的增长。为了满足这种需求，以液晶显示器(LCD，Liquid Crystal Display)、等离子体显示器(PDP，PlasmaDisplay Panel)、有机发光显示器件(OLED，Organic Light Emitting Diode)为代表的显示装置都得到了迅猛地发展。
随着显示器行业的发展，特别是应用于OLED的电流驱动，要求TFT((Thin FilmTransistor)是薄膜晶体管)具有较高的迁移率和更佳的稳定性。在目前制备TFT技术中，相较于A-Si(非晶硅)，LTPS(Low Temperature Poly-Silicon，低温多晶硅)与MOSTFT(金属氧化物半导体薄膜晶体管)所制备的TFT均具有较高的迁移率，能达到比较高的开电流。但是LTPS仍有较大的漏电流，且制造成本会比较高。而MOSTFT中IGZO-TFT已较多应用于显示器背板技术中，MOSTFT可以在传统A-Si BCE(Back Channel Etching，背沟道刻蚀)生产工艺上简单转换便可以实现技术变更：通过增加PVD(Physical Vapour Deposition，物理气相沉积)完成金属氧化物溅镀，通过增加Oven(高温炉)完成Anneal(退火工艺)膜质改善，且绝缘层或保护膜可以由SiNx换成SiOx。因此，目前MOSTFT得到了广泛的应用
但是，当MOSTFT应用于BCE结构中时，在刻蚀制备源极和漏极时会刻蚀掉一定厚度的有源层，造成有源层界面损伤，由此会影响显示面板的稳定性和信赖性。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法。本发明要解决的技术问题通过以下技术方案实现：
一种薄膜晶体管，包括：
基底结构；
有源层，所述有源层设置于所述基底结构上，所述有源层包括通道层、第一导电层和第二导电层，其中，所述通道层设置于所述基底结构上，所述第一导电层和所述第二导电层分别设置于所述通道层的两端，且所述第一导电层和所述第二导电层的材料相同；
源极，所述源极设置于所述基底结构和所述第一导电层上，且所述源极覆盖所述第一导电层的上表面；
漏极，所述漏极设置于所述基底结构和第二导电层上，且所述漏极覆盖所述第二导电层的上表面；
其中，在所述源极和所述漏极之间暴露部分所述通道层。
在本发明的一个实施例中，所述第一导电层和所述第二导电层的导电性大于所述通道层的导电性。
在本发明的一个实施例中，所述通道层的材料为三元或四元金属氧化物半导体材料。
在本发明的一个实施例中，所述第一导电层和所述第二导电层的材料为二元或三元金属氧化物半导体材料。
本发明一个实施例还提供一种显示面板，包括上述任一项实施例所述的薄膜晶体管。
本发明一个实施例还提供一种显示器，包括上述实施例所述的显示面板。
本发明一个实施例还提供一种薄膜晶体管的制备方法，包括：
制备基底结构；
在所述基底结构上形成通道层；
在所述通道层上形成半导体层；
在所述半导体层上形成覆盖所述半导体层的金属层；
去除预设区域的所述半导体层的材料和所述金属层的材料，以在所述通道层的两端形成第一导电层和第二导电层，以及在所述基底结构和所述第一导电层上形成源极，在所述基底结构和所述第二导电层上形成漏极，其中，所述源极覆盖所述第一导电层的上表面，所述漏极覆盖所述第二导电层的上表面。
在本发明的一个实施例中，所述第一导电层和所述第二导电层的导电性大于所述通道层的导电性。
在本发明的一个实施例中，去除预设区域的所述半导体层的材料和所述金属层的材料，包括：
利用第一刻蚀液刻蚀所述预设区域的所述金属层的材料；
利用第二刻蚀液刻蚀所述预设区域的所述半导体层的材料。
在本发明的一个实施例中，所述第二刻蚀液刻蚀所述半导体层的刻蚀速率大于所述通道层的刻蚀速率。
本发明的有益效果：
本发明的所提供的薄膜晶体管不仅可以避免通道层的界面因刻蚀用于形成源极和漏极的金属材料造成损伤的现象出现，同时还可以降低源极与第一导电层之间的势垒高度、漏极与第二导电层之间的势垒高度，从而提高了最终制备的器件的开态电流及整体电性性能。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1为现有技术提供的一种薄膜晶体管的结构示意图；
图2为现有技术提供的另一种薄膜晶体管的结构示意图；
图3为本发明实施例提供的一种薄膜晶体管的结构示意图；
图4为本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图；
图5为本发明实施例提供的一种不同刻蚀液的对于不同半导体材料的刻蚀速率的示意图。
附图标记说明：
10-基底结构；20-有源层；30-源极；40-漏极；201-通道层；202-第一导电层；203-第二导电层；101-基板；102-栅极；103-绝缘层。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1，图1为现有技术提供的一种薄膜晶体管的结构示意图。目前，在利用MOSTFT制备显示面板时，会利用BCE的方式进行制备，而在制备源极(Source，简称S)和漏极(Drain，简称D)时，会利用干法刻蚀方法或者湿法刻蚀方法刻蚀金属材料，以形成源极和漏极，而在刻蚀金属材料时，因为处于金属材料下方的为有源层(AC)，有源层作为源极和漏极的临近层，在刻蚀掉处于中心区域的金属材料时，一般情况下会不可避免的刻蚀掉一定厚度的有源层，由此会造成有源层上与源极和漏极临近界面的损伤(Etch Damage)，而有源层作为开关传输层，其背沟道处(即靠近源极和漏极的界面)的损伤会造成最终制备的显示面板的稳定性和信赖性变差。
另外，目前在利用MOSTFT制备显示面板时，会在有源层的上方设置一层刻蚀阻挡层(ESL，Etch Stop Layer)，刻蚀阻挡层用于改善因制备源极和漏极在刻蚀金属材料时造成的有源层的损伤。例如请参见图2，图2为现有技术提供的另一种薄膜晶体管的结构示意图，图2的显示面板的有源层采用的为双层有源层，分别为金属氧化物半导体层和设置于有源层上的刻蚀阻挡层，刻蚀阻挡层起绝缘保护的作用，这种结构虽然能够保护金属氧化物半导体层不被刻蚀，但是在制备该刻蚀阻挡层时需要增加一道光罩(MASK)，由此会增加成本，另外，这种结构对有源层的电性性能也没有明显改善。
基于上述原因，请参见图3，图3为本发明实施例提供的一种薄膜晶体管的结构示意图，本实施例提供了一种薄膜晶体管，该薄膜晶体管包括：基底结构10、有源层20、源极30、漏极40，其中，有源层20设置于基底结构10上，且有源层20包括通道层201、第一导电层202和第二导电层203，通道层201设置于基底结构10上，第一导电层202和第二导电层203分别设置于通道层201的两端，且第一导电层202和第二导电层203的材料相同，源极30设置于基底结构10和第一导电层202上，且源极30覆盖第一导电层202的上表面，漏极40设置于基底结构10和第二导电层202上，且漏极40覆盖第二导电层202的上表面，在源极30和漏极40之间暴露部分通道层201。
在本实施例中，第一导电层202和第二导电层203为高导率功能层，第一导电层202和第二导电层203用于将源极30、漏极40与通道层201导通，通道层201为源极30、漏极40的传输层，因此通道层201、第一导电层202和第二导电层203均可以选用金属氧化物半导体材料。而在制备本实施例的薄膜晶体管时，首先需要在通道层201上制备一层用于制备第一导电层202和第二导电层203的金属氧化物半导体层，然后在该金属氧化物半导体层上制备一层用于制备源极30和漏极40的金属材料层，之后再通过刻蚀金属氧化物半导体层和金属材料层形成第一导电层202、第二导电层203、源极30和漏极40，这样金属氧化物半导体层可以作为保护层，利用刻蚀液对不同的半导体层的蚀刻速率差异，在源极30和漏极40图形的保护下同步完成处于通道层201之上的金属氧化物半导体层的刻蚀，保护了通道层201，避免了通道层201被刻蚀，由此可以提高最终制备的显示面板的稳定性和信赖性；另外，分别与源极30和漏极40接触的第一导电层202、第二导电层203的存在可以降低势垒高度，因此可以减小接触电阻，从而了提高器件的导电性及开态电流，同时，因为与源极30和漏极40接触的第一导电层202、第二导电层203的存在，增加了欧姆接触，降低了界面势垒，提高了TFT的电性性能。
在一个具体实施例中，基底结构10可以包括基板101、栅极102、绝缘层103，其中，栅极102设置于基板101上，绝缘层103设置于基板101和栅极102上，通道层201设置于绝缘层103上，基板101例如为玻璃基板或者其他类型的基板，绝缘层103的材料例如为SiOx。
在一个具体实施例中，本实施例的第一导电层202和第二导电层203的导电性大于通道层201的导电性，由此不仅便于在刻蚀时通过处于通道层201上方的金属氧化物半导体层保护通道层201，且由于第一导电层202和第二导电层203的高导电性，还可以有效降低第一导电层202和源极30之间的势垒高度、第二导电层203与漏极40之间的势垒高度，从而可以进一步改善减小第一导电层202和源极30之间的接触电阻、第二导电层203与漏极40之间接触电阻，最终达到提高器件的导电性及开态电流的效果。
进一步地，通道层201的材料为三元或四元金属氧化物半导体材料，例如通道层201的材料为IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)或者ITZO(Indium TinZinc Oxide，铟锡锌氧化物)等。
进一步地，第一导电层202和第二导电层203的材料为二元或三元金属氧化物半导体材料，例如第一导电层202和第二导电层203的材料为ZnO(氧化锌)、IZO(Indium ZincOxide，氧化铟锌)、IGO(Indium Gallium Oxide，氧化铟镓)、ITO(铟锡氧化物，Indium TinOxide)或者IGZO等。
优选地，第一导电层202和第二导电层203的厚度范围为2-30nm。
需要说明的是，第一导电层202、第二导电层203和通道层201也可以为同类型元素的半导体，在实际使用时，为了满足要求，可以仅使得元素比例存在差异即可。
另外，为了充分保证在刻蚀用于形成第一导电层202、第二导电层203的金属氧化物半导体层时，不会对通道层201造成损伤，则用于刻蚀该金属氧化物半导体层的刻蚀液刻蚀该金属氧化物半导体层的刻蚀速率要大于刻蚀通道层201的刻蚀速率。
本实施例所提供的薄膜晶体管不仅可以避免通道层201的界面因刻蚀用于形成源极30和漏极40的金属材料造成损伤的现象出现，同时还可以降低源极30与第一导电层202之间的势垒高度、漏极40与第二导电层203之间的势垒高度，从而提高了最终制备的器件的开态电流及整体电性性能。
实施例二
请参见图4，图4为本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图，本实施例在上述实施例的基础上提供了一种薄膜晶体管的制备方法，该制备方法包括步骤1至步骤5，其中：
步骤1、制备基底结构10，基底结构10可以包括基板101、栅极102、绝缘层103。
步骤1.1、选取基板101，基板101例如为玻璃基板或者其他类型的基板。
步骤1.2、在基板101上形成栅极102。
步骤1.3、在基板101和栅极102上形成绝缘层103，绝缘层103的材料例如为SiOx。
步骤2、在基底结构10上形成通道层201。
具体地，在绝缘层103上形成通道层201，通道层201的材料为三元或四元金属氧化物半导体材料，例如通道层201的材料为IGZO或者ITZO等。
步骤3、在通道层201上形成半导体层。
具体地，该半导体层用于制备第一导电层202和第二导电层203，该半导体层的材料为金属氧化物半导体材料，该半导体层的材料为二元或三元金属氧化物半导体材料，例如为ZnO、IZO、IGO、ITO或者IGZO等。
进一步地，半导体层的厚度范围为2-30nm。
步骤4、在半导体层上形成覆盖半导体层的金属层。
具体地，该金属层用于制备源极30和漏极40。
步骤5、去除预设区域的半导体层的材料和金属层的材料，以在通道层201的两端形成第一导电层202和第二导电层203，以及在基底结构10和第一导电层202上形成源极30，在基底结构10和第二导电层203上形成漏极40，其中，源极30覆盖第一导电层202的上表面，漏极40覆盖第二导电层203的上表面，预设区域即为在源极30和漏极40之间所暴露的通道层201的区域。
步骤5.1、利用第一刻蚀液刻蚀预设区域的金属层的材料。
具体地，首先利用第一刻蚀液刻蚀金属层材料，以刻蚀掉预设区域的金属层的材料，从而形成源极30和漏极40，刻蚀金属层的第一刻蚀液可以根据所选择的金属的不同进行选择，例如第一刻蚀液可以选择Al酸或者Cu酸等。
步骤5.2、利用第二刻蚀液刻蚀预设区域的半导体层的材料。
具体地，在刻蚀完成金属层之后，便利用第二刻蚀液刻蚀预设区域的半导体层。
进一步地，为了保证在刻蚀半导体层时不会损坏通道层201，可以选择对于该半导体层和通道层201有高选择比的刻蚀液来刻蚀半导体层，即要求第二刻蚀液刻蚀半导体层的刻蚀速率大于通道层201的刻蚀速率，请参见图5，图5中的第一幅图为乙酸(aceticacid)对于IZO、IGZO、IGO和ITO随着湿度变化其刻蚀速率的变化关系，图5中的第二幅图为在室温(R.T.，room temperature)条件下柠檬酸(Citric acid)对于IZO、IGZO、IGO和ITO随着湿度变化其刻蚀速率的变化关系，图5中的第三幅图为在50℃温度条件下柠檬酸(Citricacid)对于IZO、IGZO、IGO和ITO随着湿度变化其刻蚀速率的变化关系，由此可知，在刻蚀半导体层时，可以通过选择不同的半导体层材料和通道层201，并在不同条件下，利用更易刻蚀半导体层的第二刻蚀液刻蚀半导体层。例如，当半导体层的材料为IZO，通道层201的材料为IGZO，则可以选择醋酸或柠檬酸。
另外，需要说明的是，也可以采用一种刻蚀液同时刻蚀金属层和半导体层，本领域人员可以根据所选择的金属层和半导体层的材料，通过调配刻蚀液的比例及相应参数来进行刻蚀，这种刻蚀液要求可以同时完成金属层和半导体层的刻蚀，同时又对通道层201无影响。
需要说明的是，上述步骤可以只是实现本申请实施例提供的薄膜晶体管的制备方法的部分步骤。
本实施例的半导体层可以作为保护层，利用刻蚀液对不同的半导体层的蚀刻速率差异，选择更易刻蚀半导体层的刻蚀液，这样可以避免通道层201被刻蚀，由此可以提高最终制备的显示面板的稳定性和信赖性，且在刻蚀半导体层时不需要使用光罩，由此可以降低成本；另外，分别与源极30和漏极40接触的第一导电层202、第二导电层203的存在可以降低势垒高度，因此可以减小接触电阻，从而了提高器件的导电性及开态电流，同时，因为与源极30和漏极40接触的第一导电层202、第二导电层203的存在，增加了欧姆接触，降低了界面势垒，提高了TFT的电性性能。
实施例三
本实施例在上述实施例的基础上还提供一种显示面板，该显示面板包括薄膜晶体管，该薄膜晶体管包括：基底结构10、有源层20、源极30、漏极40，其中，有源层20设置于基底结构10上，且有源层20包括通道层201、第一导电层202和第二导电层203，通道层201设置于基底结构10上，第一导电层202和第二导电层203分别设置于通道层201的两端，且第一导电层202和第二导电层203的材料相同，源极30设置于基底结构10和第一导电层202上，且源极30覆盖第一导电层202的上表面，漏极40设置于基底结构10和第二导电层202上，且漏极40覆盖第二导电层202的上表面，在源极30和漏极40之间暴露部分通道层201。
进一步地，基底结构10可以包括基板101、栅极102、绝缘层103，其中，栅极102设置于基板101上，绝缘层103设置于基板101和栅极102上，通道层201设置于绝缘层103上。
进一步地，本实施例的第一导电层202和第二导电层203的导电性大于通道层201的导电性。
进一步地，刻蚀用于形成第一导电层202和第二导电层203的金属氧化物半导体层的刻蚀液刻蚀该金属氧化物半导体层的刻蚀速率大于刻蚀通道层201的刻蚀速率。
优选地，通道层201的材料为三元或四元金属氧化物半导体材料，例如通道层201的材料为IGZO或者ITZO等。
优选地，第一导电层202和第二导电层203的材料为二元或三元金属氧化物半导体材料，例如第一导电层202和第二导电层203的材料为ZnO、IZO、IGO、ITO或者IGZO等。
优选地，第一导电层202和第二导电层203的厚度范围为2-30nm。
本实施例所提供的显示面板不仅可以避免通道层201的界面因刻蚀用于形成源极30和漏极40的金属材料造成损伤的现象出现，同时还可以降低源极30与第一导电层202之间的势垒高度、漏极40与第二导电层203之间的势垒高度，从而提高了最终制备的器件的开态电流及整体电性性能。
另外，本实施例的显示面板还可以包括其它结构，对于显示面板的其它结构本领域技术人员可以根据实际需求进行设计，在此不再赘述。
实施例四
本发明实施例还提供一种显示器，例如为OLED显示器，该OLED显示器例如可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框等任何具有显示功能的产品或部件。该显示器包括上述实施例提供的显示面板，该显示面板包括薄膜晶体管，该薄膜晶体管包括：基底结构10、有源层20、源极30、漏极40，其中，有源层20设置于基底结构10上，且有源层20包括通道层201、第一导电层202和第二导电层203，通道层201设置于基底结构10上，第一导电层202和第二导电层203分别设置于通道层201的两端，且第一导电层202和第二导电层203的材料相同，源极30设置于基底结构10和第一导电层202上，且源极30覆盖第一导电层202的上表面，漏极40设置于基底结构10和第二导电层202上，且漏极40覆盖第二导电层202的上表面，在源极30和漏极40之间暴露部分通道层201。
进一步地，基底结构10可以包括基板101、栅极102、绝缘层103，其中，栅极102设置于基板101上，绝缘层103设置于基板101和栅极102上，通道层201设置于绝缘层103上。
进一步地，本实施例的第一导电层202和第二导电层203的导电性大于通道层201的导电性。
进一步地，刻蚀用于形成第一导电层202和第二导电层203的金属氧化物半导体层的刻蚀液刻蚀该金属氧化物半导体层的刻蚀速率大于刻蚀通道层201的刻蚀速率。
优选地，通道层201的材料为三元或四元金属氧化物半导体材料，例如通道层201的材料为IGZO或者ITZO等。
优选地，第一导电层202和第二导电层203的材料为二元或三元金属氧化物半导体材料，例如第一导电层202和第二导电层203的材料为ZnO、IZO、IGO、ITO或者IGZO等。
优选地，第一导电层202和第二导电层203的厚度范围为2-30nm。
本实施例所提供的显示面板不仅可以避免通道层201的界面因刻蚀用于形成源极30和漏极40的金属材料造成损伤的现象出现，同时还可以降低源极30与第一导电层202之间的势垒高度、漏极40与第二导电层203之间的势垒高度，从而提高了最终制备的器件的开态电流及整体电性性能。
需要说明的是，本实施例的显示器的其它结构属于本领域的公知常识，其制备和位置均与本领域常规的方式相同，因此对于其它结构本实施例不再赘述。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。
Claims (10)
1.一种薄膜晶体管，其特征在于，包括：
基底结构；
有源层，所述有源层设置于所述基底结构上，所述有源层包括通道层、第一导电层和第二导电层，其中，所述通道层设置于所述基底结构上，所述第一导电层和所述第二导电层分别设置于所述通道层的两端，且所述第一导电层和所述第二导电层的材料相同；
源极，所述源极设置于所述基底结构和所述第一导电层上，且所述源极覆盖所述第一导电层的上表面；
漏极，所述漏极设置于所述基底结构和第二导电层上，且所述漏极覆盖所述第二导电层的上表面；
其中，在所述源极和所述漏极之间暴露部分所述通道层。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一导电层和所述第二导电层的导电性大于所述通道层的导电性。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述通道层的材料为三元或四元金属氧化物半导体材料。
4.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述第一导电层和所述第二导电层的材料为二元或三元金属氧化物半导体材料。
5.一种显示面板，其特征在于，包括权利要求1至4任一项所述的薄膜晶体管。
6.一种显示器，其特征在于，包括权利要求5所述的显示面板。
7.一种薄膜晶体管的制备方法，其特征在于，包括：
制备基底结构；
在所述基底结构上形成通道层；
在所述通道层上形成半导体层；
在所述半导体层上形成覆盖所述半导体层的金属层；
去除预设区域的所述半导体层的材料和所述金属层的材料，以在所述通道层的两端形成第一导电层和第二导电层，以及在所述基底结构和所述第一导电层上形成源极，在所述基底结构和所述第二导电层上形成漏极，其中，所述源极覆盖所述第一导电层的上表面，所述漏极覆盖所述第二导电层的上表面。
8.根据权利要求7所述的薄膜晶体管的制备方法，其特征在于，所述第一导电层和所述第二导电层的导电性大于所述通道层的导电性。
9.根据权利要求7或8所述的薄膜晶体管的制备方法，其特征在于，去除预设区域的所述半导体层的材料和所述金属层的材料，包括：
利用第一刻蚀液刻蚀所述预设区域的所述金属层的材料；
利用第二刻蚀液刻蚀所述预设区域的所述半导体层的材料。
10.根据权利要求9所述的薄膜晶体管的制备方法，其特征在于，所述第二刻蚀液刻蚀所述半导体层的刻蚀速率大于所述通道层的刻蚀速率。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011017287.0A CN114256356A (zh) | 2020-09-24 | 2020-09-24 | 薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011017287.0A CN114256356A (zh) | 2020-09-24 | 2020-09-24 | 薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114256356A true CN114256356A (zh) | 2022-03-29 |
Family
ID=80788782
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011017287.0A Pending CN114256356A (zh) | 2020-09-24 | 2020-09-24 | 薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114256356A (zh) |
-
2020
- 2020-09-24 CN CN202011017287.0A patent/CN114256356A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9960189B2 (en) | Thin film transistor and manufacturing method thereof, array substrate and display device | |
| US10340354B2 (en) | Manufacturing method of thin-film transistor (TFT) array substrate | |
| US8912538B2 (en) | Thin film transistor array substrate and method for manufacturing the same | |
| WO2020019908A1 (zh) | 静电保护电路、阵列基板及显示装置 | |
| EP2506308A1 (en) | Amorphous oxide thin film transistor, method for manufacturing the same, and display panel | |
| US9553176B2 (en) | Semiconductor device, capacitor, TFT with improved stability of the active layer and method of manufacturing the same | |
| EP3089217B1 (en) | Thin film transistor, preparation method therefor, array substrate, and display device | |
| US20220077318A1 (en) | Semiconductor device and method for manufacturing same | |
| CN104779302A (zh) | 薄膜晶体管及其制作方法、阵列基板、显示装置 | |
| CN103872060A (zh) | 阵列基板及其制造方法 | |
| CN103018990A (zh) | 一种阵列基板和其制备方法、及液晶显示装置 | |
| CN103531640A (zh) | 薄膜晶体管、阵列基板及其制造方法和显示装置 | |
| CN104952879A (zh) | 采用coa技术的双栅极tft基板结构 | |
| CN102629611B (zh) | 一种显示装置、阵列基板及其制作方法 | |
| US20160181290A1 (en) | Thin film transistor and fabricating method thereof, and display device | |
| CN103022083A (zh) | 一种阵列基板、显示装置及阵列基板的制备方法 | |
| US10714514B2 (en) | Back-channel-etched TFT substrate | |
| US20210335850A1 (en) | Display panel and manufacturing method thereof, and electronic equipment | |
| US20190267476A1 (en) | Back-channel-etched tft substrate and manufacturing method thereof | |
| CN107808885B (zh) | 背沟道蚀刻型氧化物半导体tft基板及其制作方法 | |
| CN114256356A (zh) | 薄膜晶体管、显示面板、显示器及薄膜晶体管的制备方法 | |
| KR101950834B1 (ko) | 산화물 박막 트랜지스터 및 이의 제조 방법 | |
| JP2017500727A (ja) | 薄膜トランジスタ基板の製造方法及び前記方法によって製造された薄膜トランジスタ基板 | |
| CN105304650A (zh) | 薄膜晶体管阵列基板及其制备方法、显示装置 | |
| KR20140014447A (ko) | 어레이 기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |